【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を提供する。
【解決手段】ドレイン領域の一部に半球状の窪みを設けトンネル領域を形成し、フローティングゲート電極はトンネル領域の半球状の窪みに沿って入り込む形状となるように形成する。 （もっと読む）

【課題】シリコン膜のエッチング時に膜厚方向中央部での括れの発生を防止する。
【解決手段】多結晶シリコン膜３の上部と下部はノンドープ層３ａ、３ｃにてそれぞれ構成され、多結晶シリコン膜３の中央部は不純物ドープ層３ｂにて構成され、多結晶シリコン膜３に凹部Ｍ１を形成した後、多結晶シリコン膜３の酸化処理にて凹部Ｍ１の表面にシリコン酸化膜６を形成し、凹部Ｍ１下の多結晶シリコン膜３を除去する。 （もっと読む）

【課題】オフ電流の極めて小さい酸化物半導体膜を用いたトランジスタを提供する。また、該トランジスタを適用することで、消費電力の極めて小さい半導体装置を提供する。
【解決手段】基板上に加熱処理により酸素を放出する下地絶縁膜を形成し、下地絶縁膜上に第１の酸化物半導体膜を形成し、基板を加熱処理する。次に、第１の酸化物半導体膜上に導電膜を形成し、該導電膜を加工してソース電極およびドレイン電極を形成する。次に、第１の酸化物半導体膜を加工して第２の酸化物半導体膜を形成した直後にソース電極、ドレイン電極および第２の酸化物半導体膜を覆うゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成する。 （もっと読む）

【課題】書き込み時間の短縮及び読み出し電圧の上昇の抑制を図る不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、メモリ部と、制御部と、を備える。メモリ部は、積層構造体と、半導体ピラーと、記憶層と、内側絶縁膜と、外側絶縁膜と、メモリセルトランジスタと、を有する。制御部は、メモリセルトランジスタの各閾値を正または負の一方に設定する制御、及び各閾値のうち０ボルトから最も離れた第ｎ閾値の分布の幅よりも、第ｎ閾値と同じ符号の第ｍ（ｍはｎよりも小さい１以上の整数）閾値の分布の幅を狭く設定する制御を行う。 （もっと読む）

【課題】短チャネルでも動作するフローティングゲートを有する半導体メモリ装置を提供する。
【解決手段】フローティングゲート１０４に窒化インジウム、窒化亜鉛等の仕事関数が５．５電子ボルト以上の高仕事関数化合物半導体を用いる。このことにより、基板１０１とフローティングゲート１０４の間のフローティングゲート絶縁膜１０３のポテンシャル障壁が従来のものより高くなり、フローティングゲート絶縁膜１０３を薄くしても、トンネル効果による電荷の漏洩を低減できる。フローティングゲート絶縁膜１０３をより薄くできるのでチャネルをより短くできる。 （もっと読む）

【課題】データ消失温度が高く、かつ生産性の高い不揮発性記憶装置およびその製造方法を提供することである。
【解決手段】実施形態に係る不揮発性記憶装置の製造方法は、第１の記憶部と、第１の記憶部が有するデータ消失温度よりも高いデータ消失温度を有する第２の記憶部と、を有する不揮発性記憶装置の製造方法であって、第２の記憶部のメモリセルを形成するための第２の積層体を形成する工程と、第１の記憶部が形成される領域に形成された第２の積層体を除去する工程と、第１の記憶部のメモリセルを形成するための第１の積層体を形成する工程と、第２の記憶部が形成される領域に形成された第１の積層体を除去する工程と、第１の記憶部が形成される領域に形成された第１の積層体と、第２の記憶部が形成される領域に形成された第２の積層体と、を同時に処理して、第１の積層体から第１の記憶部のメモリセルを形成するとともに、第２の積層体から第２の記憶部のメモリセルを形成する工程と、を備えている。 （もっと読む）

【課題】製造が容易なＮＡＮＤ型半導体記憶装置の製造方法を提供する。
【解決手段】製造方法は、基板１０１上に第１絶縁膜１０５及び第２絶縁膜１０６を交互に積層して積層体１１０を形成する工程と、第１絶縁膜１０５及び第２絶縁膜１０６の積層方向に延び、積層体１１０を貫通する貫通孔１１４を形成する工程と、貫通孔１１４の内面上に、ＭＯＮＯＳ１１６を構成するブロック絶縁膜、チャージトラップ膜及びトンネル誘電体膜の少なくとも一部を形成する工程と、トンネル誘電体膜上にチャネル半導体１１７を形成する工程と、積層体１１０にトレンチ１２１を形成する工程と、トレンチ１２１を介してエッチングを施すことにより、第２絶縁膜１０６を除去する工程と、第２絶縁膜１０６を除去した後の空間内に導電材料を埋め込む工程と、を備える。 （もっと読む）

【課題】半導体装置の高集積化を図り、単位面積あたりの記憶容量を増加させる。
【解決手段】半導体装置は、半導体基板に設けられた第１のトランジスタと、第１のトランジスタ上に設けられた第２のトランジスタとを有する。また、第２のトランジスタの半導体層は、半導体層の上側で配線と接し、下側で第１のトランジスタのゲート電極と接する。このような構造とすることにより、配線及び第１のトランジスタのゲート電極を、第２のトランジスタのソース電極及びドレイン電極として機能させることができる。これにより、半導体装置の占有面積を低減することができる。 （もっと読む）

【課題】電荷の蓄積を制御することによりメモリセルを消去するフラッシュＥＥＰＲＯＭの消去方法を提供する。
【解決手段】フラッシュメモリの消去方法は、Ｆ/Ｎトンネリング期間において、ウェル電極と第二半導体領域に対し正極性の第一電圧バイアスを印加し、且つコントロールゲート電極に対し負極性の第二電圧バイアスを印加するステップと、Ｆ/Ｎトンネリング期間のあとのトラップ減少期間において、ウェル電極と第二半導体領域に対し正極性の第三電圧バイアスを印加し、且つコントロールゲート電極に対し第一ゼロ電圧バイアスを印加するステップと、トラップ減少期間のあとのトラップアシストトンネリング期間において、コントロールゲート電極に対し負極性の第四電圧バイアスを印加し、且つウェル電極と第二半導体領域に対し第二ゼロ電圧バイアスを印加するステップと、を有する。 （もっと読む）

【課題】コントロールゲートの低抵抗化とボイドの抑制とを両立させることができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板の上方に設けられ電荷を蓄積可能なフローティングゲートと、フローティングゲートの上方に設けられ該フローティングゲートに蓄積された電荷量を制御するコントロールゲートとを含むメモリセルを備えている。コントロールゲートは、エッチングで加工可能な金属または金属シリサイドから成る下層コントロールゲート部分と、下層コントロールゲート部分とは異なる材料を用いた上層コントロールゲート部分とを備えている。 （もっと読む）

【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることを目的とする。
【解決手段】ドレイン領域内のトンネル領域には、ドレイン領域と同一の電位に固定されたドレイン領域に比べて不純物濃度の低い第２導電型の領域と、不純物濃度の低い第１導電型の領域とを形成し、不純物濃度の低い第２導電型の領域と、不純物濃度の低い第１導電型の領域のそれぞれの上面に、フローティングゲート電極への電子注入用と電子引き抜き用のトンネル絶縁膜を独立して設けた。また、データ書き換え時に印加されるストレスが偏らないように、電子引き抜き用のトンネル絶縁膜に比べて電子注入用のトンネル絶縁膜の面積を大きくあるいは厚くした。 （もっと読む）

【課題】面積の縮小を図る。
【解決手段】不揮発性半導体記憶装置は、複数のメモリストリング２００を具備し、各メモリストリングは、一対の柱状部Ａ、および一対の柱状部の下端を連結させるように形成された連結部Ｂを有する半導体層ＳＰと、柱状部に直交したコントロールゲートＣＧと、一対の柱状部の一方と直交し、コントロールゲートの上方に形成された第１選択ゲートＳＧＳと、一対の柱状部の他方と直交し、コントロールゲートの上方に形成され、第１選択ゲートと同一レベルでかつ一体である第２選択ゲートＳＧＤと、柱状部とコントロールゲートとの各交差部に形成されたメモリセルトランジスタＭＴｒと、柱状部と第１選択ゲートとの交差部に形成された第１選択トランジスタＳＳＴｒと、柱状部と第２選択ゲートとの交差部に形成された第２選択トランジスタＳＤＴｒと、を含む。 （もっと読む）

【課題】半導体記憶装置のメモリセルの参照セルとなる副記憶領域の読出し電流の変動を抑制して、メモリセルの読出し電流の判定時における誤判定を低減することができる半導体記憶装置へのデータの書込み方法及び半導体記憶装置を提供する。
【解決手段】メモリセルの第１不純物領域及び第２不純物領域に印加される電圧の大小関係が互いに異なる２つのデータ書込みステップによってメモリセルにデータの書込みをなす。 （もっと読む）

【課題】 複数のチップを実装した場合において、複数のチップ間で通信する通信線を設けることなく、ピーク電流を抑制可能な半導体記憶システムを提供する。
【解決手段】 半導体記憶システムによれば、電源配線81は、第１の半導体記憶装置71aと第２の半導体記憶装置71bに共通接続され、第１、第２の半導体記憶装置に電源を供給する。電圧検知回路74a,74b,74cは、第１、第２の半導体記憶装置のそれぞれに設けられ、電源配線の電源電圧を検知する。制御回路7は、第１、第２の半導体記憶装置のそれぞれに設けられ、電圧検知回路により電源電圧の低下が検知された場合、電源電圧が復帰するまで、第１、又は第２の半導体記憶装置の動作を、次の動作に遷移させない。 （もっと読む）

【課題】高記録密度及び低消費電力の情報記録再生装置を提案する。
【解決手段】実施形態に係わる情報記録再生装置は、記録層１２と、記録層１２に電圧を印加して記録層１２に相変化を発生させて情報を記録する記録回路とを備える。記録層１２は、少なくとも１種類の陽イオン元素と少なくとも1種類の陰イオン元素を有する化合物から構成され、陽イオン元素の少なくとも１種類は、電子が不完全に満たされたｄ軌道を有する遷移元素であり、隣接する陽イオン元素間の平均最短距離は、0.32nm以下である。記録層１２は、(i) A_xM_yX₄ (0≦x≦2.2、1.8≦y≦3)、(ii) A_xM_yX₃ (0≦x≦1.1、0.9≦y≦3)及び(iii) A_xM_yX₄ (0≦x≦1.1、0.9≦y≦3)のうちから選択される材料を備える。 （もっと読む）

【課題】半導体装置を高集積化する。
【解決手段】本実施形態の半導体装置は、絶縁体内に設けられ、半導体集積回路を含んでいる半導体基板７０と、絶縁体の開口部ＰＯＰを介してその上面が露出するパッド９０と、パッド９０下方において半導体基板７０のキャパシタ領域９１内に設けられる複数のキャパシタ１と、を具備し、キャパシタ１は、所定の被覆率を満たすように、パッド９０下方のキャパシタ領域９１内に設けられ、キャパシタ１の２つの電極にそれぞれ接続されるコンタクト１８Ａ，１８Ｇは、開口部ＰＯＰと上下に重ならない位置に設けられている。 （もっと読む）

【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を提供する。
【解決手段】フローティングゲート電極は、高い不純物濃度領域と低い不純物濃度領域とからなり、高い不純物濃度領域は、コントロールゲート絶縁膜と接する部分に配置し、低い不純物濃度領域はトンネル絶縁膜と接する領域に配置し、フローティングゲート電極のコントロールゲート絶縁膜と接する表面部分には微細凹凸を形成した。 （もっと読む）

【課題】 フローティングゲートメモリやＭＮＯＳメモリのような極薄膜の絶縁層を必要とせず、印刷、塗布でメモリ素子が製造可能となる簡便で、注入電荷量の制御が容易な帯電体、並びにこの帯電体をゲート絶縁膜に用いてＦＥＴを作製することにより、閾値電圧制御が可能で、長時間制御された閾値電圧状態を保持可能なＦＥＴ及びメモリ素子を提供する。
【解決手段】 電荷注入が生じる電界強度（以降、電荷注入耐圧）および絶縁耐圧がそれぞれＥ_ＣＩ，ＨおよびＥ_ＢＨである絶縁体(以下，高電荷注入耐圧材料)と、その電荷注入耐圧Ｅ_ＣＩ，ＬがＥ_ＣＩ，Ｌ ＜ Ｅ_Ｃｌ，Ｈの関係にある絶縁体（以下、低電荷注入耐圧材料）の二種類の絶縁体を積層した絶縁物で、高電荷注入耐圧材料と低電荷注入耐圧材料のそれぞれに接し離れた２枚の電極にＥ_ＣＩ，Ｌ ＜ ｜Ｅ｜ ＜ Ｅ_ＢＨ の電界強度で電圧を印加して低電荷注入耐圧材料側から電荷を絶縁体内に注入して帯電させる帯電体。 （もっと読む）

【課題】素子分離溝を塗布系の材料で埋め込む素子分離構造において、熱処理時に素子分離溝に大きな応力が作用することを防止する。
【解決手段】メモリセル領域に形成され第１の開口幅を有する第１の素子分離溝と、周辺回路領域に形成され第１の開口幅より大きい第２の開口幅を有する第２の素子分離溝と、第１の素子分離溝の内面に形成された第１の酸化膜と、第１の酸化膜上に形成されて前記第１の素子分離溝内に埋め込まれた第１の塗布型酸化膜と、第２の素子分離溝の内面のうちの側部に形成された第２の酸化膜と、第２の素子分離溝内の内面のうちの底部上に形成された第３の酸化膜と、第３の酸化膜上に形成されて第２の素子分離溝内に埋め込まれた第２の塗布型酸化膜とを備えた。 （もっと読む）

【課題】ウィンドウ特性の向上とリテンション特性の向上とを同時に図ることのできる半導体装置の製造方法を提供する。
【解決手段】シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、前記ブロッキング酸化膜を形成する工程が、前記チャージトラップ膜上に結晶質膜を形成する結晶質膜形成工程と、前記結晶質膜の上層にアモルファス膜を形成するアモルファス膜形成工程とを具備し、前記結晶質膜形成工程と、前記アモルファス膜形成工程とを同一の処理容器内で連続的に行う。 （もっと読む）