半導体装置の製造方法
【課題】ウィンドウ特性の向上とリテンション特性の向上とを同時に図ることのできる半導体装置の製造方法を提供する。
【解決手段】シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、前記ブロッキング酸化膜を形成する工程が、前記チャージトラップ膜上に結晶質膜を形成する結晶質膜形成工程と、前記結晶質膜の上層にアモルファス膜を形成するアモルファス膜形成工程とを具備し、前記結晶質膜形成工程と、前記アモルファス膜形成工程とを同一の処理容器内で連続的に行う。
【解決手段】シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、前記ブロッキング酸化膜を形成する工程が、前記チャージトラップ膜上に結晶質膜を形成する結晶質膜形成工程と、前記結晶質膜の上層にアモルファス膜を形成するアモルファス膜形成工程とを具備し、前記結晶質膜形成工程と、前記アモルファス膜形成工程とを同一の処理容器内で連続的に行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来から、半導体装置に係る技術分野においては、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する所謂チャージトラップ型の不揮発性メモリデバイス（フラッシュメモリ）が知られている。
【０００３】
このようなチャージトラップ型の不揮発性メモリデバイスとしては、ＳＯＮＯＳ構造（ポリシリコン膜、ＳｉＯ２（アモルファス）膜、ＳｉＮ膜、ＳｉＯ２膜、シリコン基板の積層構造）、ＳＡＮＯＳ構造（ポリシリコン膜、Ａｌ２Ｏ３（結晶質）膜、ＳｉＮ膜、ＳｉＯ２膜、シリコン基板の積層構造）、ＴＡＮＯＳ構造（ＴａＮ膜、Ａｌ２Ｏ３（結晶質）膜、ＴａＮ膜、ＳｉＯ２膜、シリコン基板の積層構造）、ＭＡＮＯＳ構造（金属膜、Ａｌ２Ｏ３（結晶質）膜、ＴａＮ膜、ＳｉＯ２膜、シリコン基板の積層構造）等の構造を有するものが知られている。
【０００４】
上記のように、従来のチャージトラップ型の不揮発性メモリデバイスでは、ブロッキング酸化膜として、ＳｉＯ２（アモルファス）膜、Ａｌ２Ｏ３（結晶質）膜、又は、高誘電率膜（ＨｆＯ２膜（結晶質）等）が使用されている（例えば、特許文献１、特許文献２、特許文献３参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】２００６−２０３２００号公報
【特許文献２】２００８−１６８１４号公報
【特許文献３】２００８−３４８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のように、ブロッキング酸化膜として、ＳｉＯ２（アモルファス）膜を使用した場合、シリコン基板側から電荷トラップ膜にホールを注入してデータの消去を行う際に、ゲート電極側から電子による書き込みが起こり、消去側のウィンドウ特性が悪化するという課題があった。
【０００７】
一方、ブロッキング酸化膜として、Ａｌ２Ｏ３（結晶質）膜、又は高誘電率膜（ＨｆＯ２膜（結晶質）等）を使用した場合、結晶化することによって膜中にホールトラップが形成されるため、消去側のウィンドウ特性は改善される。しかしながら、結晶化することによって膜中にリークパスが形成されるため、電荷トラップ膜からの電子のリークが発生し、リテンション特性が悪化するという課題があった。
【０００８】
本発明は、上記従来の事情に対処してなされたもので、ウィンドウ特性の向上とリテンション特性の向上とを同時に図ることのできる半導体装置の製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００９】
本発明の半導体装置の製造方法の一態様は、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、前記ブロッキング酸化膜を形成する工程が、前記チャージトラップ膜上に結晶質膜を形成する結晶質膜形成工程と、前記結晶質膜の上層にアモルファス膜を形成するアモルファス膜形成工程とを具備し、前記結晶質膜形成工程と、前記アモルファス膜形成工程とを同一の処理容器内で連続的に行うことを特徴とする。
【００１０】
本発明の半導体装置の製造方法の他の態様は、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、前記ブロッキング酸化膜を形成する工程が、前記チャージトラップ膜上に第１アモルファス膜を形成する第１アモルファス膜形成工程と、前記第１アモルファス膜上に当該第１アモルファス膜より結晶化され難い第２アモルファス膜を形成する第２アモルファス膜形成工程と、前記第１アモルファス膜が結晶化され、かつ、前記第２アモルファス膜が結晶化されない温度に加熱して、前記第１アモルファス膜を結晶化する加熱工程とを具備し、前記第１アモルファス膜形成工程と、前記第２アモルファス膜形成工程と、前記加熱工程とを同一の処理容器内で連続的に行うことを特徴とする。
【００１１】
本発明の半導体装置の製造方法の他の態様は、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、前記チャージトラップ膜を形成する工程が、結晶質膜を形成する結晶質膜形成工程からなり、前記ブロッキング酸化膜を形成する工程が、アモルファス膜を形成するアモルファス膜形成工程からなり、前記結晶質膜形成工程と、前記アモルファス膜形成工程とを、同一の処理容器内で連続的に行うことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、ウィンドウ特性の向上とリテンション特性の向上とを同時に図ることのできる半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態の半導体装置の要部断面構成を模式的に示す図。
【図２】アモルファス膜のウィンドゥ特性を示す図。
【図３】結晶質膜のウィンドゥ特性を示す図。
【図４】アモルファス膜と結晶質膜のリテンション特性を示す図。
【図５】本発明の一実施形態の方法を行うための半導体装置の製造装置の縦断面構成を模式的に示す図。
【図６】図５の半導体装置の製造装置の横断面構成を模式的に示す図。
【図７】本発明の一実施形態の半導体装置の製造方法の工程を説明するための図。
【図８】本発明の他の実施形態の半導体装置の要部断面構成を模式的に示す図。
【発明を実施するための形態】
【００１４】
以下、本発明の詳細を、図面を参照して実施形態について説明する。図１は、本発明の一実施形態に係る半導体装置（チャージトラップ型の不揮発性メモリデバイス（フラッシュメモリ））の要部構成を拡大して模式的に示すものである。同図に示すように、本実施形態の半導体装置１００は、シリコン基板１１０上に、トンネル酸化膜１１１、チャージトラップ膜１１２、ブロッキング酸化膜１１３、ゲート電極１１４が、下側からこの順で形成された積層構造を有する。
【００１５】
上記トンネル酸化膜１１１は、シリコン酸化膜（ＳｉＯ２膜）から構成されており、チャージトラップ膜１１２は、シリコン窒化膜（ＳｉＮ膜）から構成されている。
【００１６】
また、ブロッキング酸化膜１１３は、２層構造となっており、チャージトラップ膜１１２側に形成された結晶質膜１１３ａと、ゲート電極１１４側に形成されたアモルファス膜（非晶質膜）１１３ｂとから構成されている。この結晶質膜１１３ａとしては、例えば、結晶化したアルミナ膜（Ａｌ２Ｏ３膜）、又は結晶化した高誘電率膜（Ｈｉｇｈ−ｋ膜）、例えば、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ランタノイド系酸化物等から構成することができる。また、アモルファス膜１１３ｂとしては、例えば、ＨＴＯ（高温酸化）膜（ＳｉＯ２膜）、アルミニウムシリケート膜、アモルファス−Ａｌ２Ｏ３膜、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜等から構成することができる。
【００１７】
また、ゲート電極１１４は、ポリシリコン膜、ＴａＮ膜、金属膜等から構成することができる。
【００１８】
図２、図３は、縦軸を容量（Ｃ（Ｆ／ｃｍ２））、横軸をゲート電圧Ｖｇ（Ｖ）として、アモルファス膜（アモルファス−Ａｌ２Ｏ３膜）及び結晶質膜（結晶質−Ａｌ２Ｏ３膜）のウィンドウ特性を調べた結果示すものである。なお、図２，３において、四角形のマークのプロットがイニシャル、円形のマークのプロットがプログラム（書き込み）、三角形
のプロットがイレース（消去）を示している。図３に示すように、結晶質膜をブロッキング酸化膜１１３として使用した場合、図２に示すアモルファス膜の場合（ΔＶ＝３．４Ｖ）に比べ、消去（Erase）側のウィンドウ特性が改善され、ウィンドウ特性が、ΔＶ＝８．２Ｖと良好になる。これは、結晶化により膜中にホールトラップが形成されるためである。
【００１９】
一方、図４は、縦軸をΔＶFB（Ｖ）、横軸をリテンションタイム（ｓ）として、アモルファス膜（アモルファス−Ａｌ２Ｏ３膜）（図中円形のマークのプロットで示す。）及び結晶質膜（結晶質−Ａｌ２Ｏ３膜）（図中三角形のマークのプロットで示す。）のリテンション特性を調べた結果示すものである。同図に示すように、アモルファス膜の場合良好なリテンション特性を示すが、結晶質膜の場合、チャージトラップ膜１１２からの電子の抜けが発生し、リテンション特性が悪化する。
【００２０】
以上のとおり、ブロッキング酸化膜１１３としてアモルファス膜を用いると、リテンション特性は良好となるが、ウィンドウ特性が悪化する。一方、ブロッキング酸化膜１１３として結晶質膜を用いると、ウィンドウ特性は良好となるが、リテンション特性は悪化する。このため、本実施形態では、ウィンドウ特性が良好となる結晶質膜１１３ａをチャージトラップ膜１１２側に設け、リテンション特性を高めることのできるアモルファス膜１１３ｂをゲート電極１１４側に形成した２層構造のブロッキング酸化膜１１３とすることにより、ウィンドウ特性と、リテンション特性の双方が良好な半導体装置を得られるようにした。
【００２１】
なお、上記実施形態では、ブロッキング酸化膜１１３を、結晶質膜１１３ａとアモルファス膜１１３ｂの２層構造としたが、ブロッキング酸化膜１１３を、チャージトラップ膜１１２側が結晶質で、ゲート電極１１４側に向かうに従って徐々にアモルファスとなる構造の膜を使用することもできる。
【００２２】
次に、上記構成の半導体装置の製造方法について説明する。図５は、本発明の半導体装置の製造方法の一実施形態に用いる半導体装置の製造装置（成膜装置）の縦断面概略構成を示す図であり、図６は、横断面概略構成（加熱手段は省略）を示す図である。
【００２３】
図５に示すように、プラズマを形成することができるこの成膜装置２は、下端が開口された有天井の円筒体状の処理容器４を有している。この処理容器４の全体は、例えば石英により形成されており、この処理容器４内の天井には、石英製の天井板６が設けられて封止されている。また、この処理容器４の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド８がＯリング等のシール部材１０を介して連結されている。
【００２４】
上記処理容器４の下端は、上記マニホールド８によって支持されており、このマニホールド８の下方より多数枚の被処理体としての半導体ウエハＷを多段に載置した保持手段としての石英製のウエハボート１２が昇降可能に挿脱自在になされている。本実施例の場合において、このウエハボート１２の支柱１２Ａには、例えば５０〜１００枚程度の直径が３００ｍｍのウエハＷを略等ピッチで多段に支持できるようになっている。
【００２５】
このウエハボート１２は、石英製の保温筒１４を介してテーブル１６上に載置されており、このテーブル１６は、マニホールド８の下端開口部を開閉する例えばステンレススチール製の蓋部１８を貫通する回転軸２０上に支持されている。そして、この回転軸２０の貫通部には、例えば磁性流体シール２２が介設され、この回転軸２０を気密にシールしつつ回転可能に支持している。また、蓋部１８の周辺部とマニホールド８の下端部には、例えばＯリング等よりなるシール部材２４が介設されており、処理容器４内のシール性を保持している。
【００２６】
上記した回転軸２０は、例えばボートエレベータ等の昇降機構（図示せず）に支持されたアーム２６の先端に取り付けられており、ウエハボート１２及び蓋部１８等を一体的に昇降して処理容器４内へ挿脱できるようになっている。
【００２７】
マニホールド８には、処理容器４内の方へプラズマ化される支援ガスを供給する支援ガス供給手段２８と、原料ガスを供給する原料ガス供給手段３０と、パージガスとして不活性ガス、例えばＮ２ガスを供給するパージガス供給手段３２とが設けられる。具体的には、上記支援ガス供給手段２８は、上記マニホールド８の側壁を内側へ貫通して上方向へ屈曲されて延びる石英管よりなる支援ガス分散ノズル３４を有している。この支援ガス分散ノズル３４には、その長さ方向に沿って複数（多数）のガス噴射孔３４Ａが所定の間隔を隔てて形成されており、各ガス噴射孔３４Ａから水平方向に向けて略均一に支援ガスを噴射できるようになっている。
【００２８】
また同様に上記原料ガス供給手段３０も、上記マニホールド８の側壁を内側へ貫通して上方向へ屈曲されて延びる石英管よりなる原料ガス分散ノズル３６を有している。図６に示すように、上記原料ガス分散ノズル３６は２本設けられている。各原料ガス分散ノズル３６には、その長さ方向に沿って複数（多数）のガス噴射孔３６Ａが所定の間隔を隔てて形成されており、各ガス噴射孔３６Ａから水平方向に向けて略均一に原料ガスを噴射できるようになっている。同様に上記パージガス供給手段３２は、上記マニホールド８の側壁を貫通して設けたガスノズル３８を有している。上記各ノズル３４、３６、３８には、それぞれのガス通路４２、４４、４６が接続されている。
【００２９】
各ガス通路４２、４４、４６には、それぞれ開閉弁４２Ａ、４４Ａ、４６Ａ及びマスフローコントローラのような流量制御器４２Ｂ、４４Ｂ、４６Ｂが介設されており、支援ガス、原料ガス及び不活性ガスをそれぞれ流量制御しつつ供給できるようになっている。これらの各ガスの供給、供給停止、ガス流量の制御及び後述する高周波のオン・オフ制御等は例えばマイクロコンピュータ等よりなる制御手段４８により行われる。そして、この制御手段４８は、この成膜装置２の全体の動作も制御する。またこの制御手段４８は、上記各種ガスの供給や供給停止の制御、高周波のオン・オフ制御及び装置全体の動作を制御するためのプログラムを記憶する例えばフロッピディスクやフラッシュメモリ等の記憶媒体４９を有している。
【００３０】
上記処理容器４の側壁の一部には、その高さ方向に沿ってプラズマを発生させて支援ガスを活性化させる活性化手段５０が形成されるとともに、この活性化手段５０に対向する処理容器４の反対側には、この内部雰囲気を真空排気するために処理容器４の側壁を、例えば上下方向へ削りとることによって形成した細長い排気口５２が設けられている。具体的には、上記活性化手段５０は、上記処理容器４の側壁を上下方向に沿って所定の幅で削りとることによって上下に細長い開口５４を形成し、この開口５４をその外側より覆うようにして断面凹部状になされた上下に細長い例えば石英製のプラズマ区画壁５６を容器外壁に気密に溶接接合することにより形成されている。これにより、この処理容器４の側壁の一部を凹部状に外側へ窪ませることにより一側が処理容器４内へ開口されて連通された活性化手段５０が一体的に形成されることになる。すなわちプラズマ区画壁５６の内部空間は、上記処理容器４内に一体的に連通された状態となっている。上記開口５４は、ウエハボート１２に保持されている全てのウエハＷを高さ方向においてカバーできるように上下方向に十分に長く形成されている。
【００３１】
上記プラズマ区画壁５６の両側壁の外側面には、その長さ方向（上下方向）に沿って互いに対向するようにして細長い一対のプラズマ電極５８が設けられるとともに、このプラズマ電極５８にはプラズマ発生用の高周波電源６０が給電ライン６２を介して接続されており、上記プラズマ電極５８に例えば１３．５６ＭＨｚの高周波電圧を印加することによりプラズマを発生し得るようになっている。尚、この高周波電圧の周波数は１３．５６ＭＨｚに限定されず、他の周波数、例えば４００ｋＨｚ等を用いてもよい。上記処理容器４内を上方向に延びていく支援ガス分散ノズル３４は途中で処理容器４の半径方向外方へ屈曲されて、上記プラズマ区画壁５６内の一番奥（処理容器４の中心より一番離れた部分）に位置され、この一番奥の部分に沿って上方に向けて起立させて設けられている。従って、高周波電源６０がオンされている時に上記支援ガス分散ノズル３４のガス噴射孔３４Ａから噴射された支援ガスはここで活性化されて処理容器４の中心に向けて拡散しつつ流れるようになっている。
【００３２】
上記プラズマ区画壁５６の外側には、これを覆うようにして例えば石英よりなる絶縁保護カバー６４が取り付けられている。また、この絶縁保護カバー６４の内側部分には、図示しない冷媒通路が設けられており、冷却された窒素ガスを流すことにより上記プラズマ電極５８を冷却し得るようになっている。上記プラズマ区画壁５６の開口５４の外側近傍、すなわち開口５４の外側（処理容器４内）の両側には、上記２本の原料ガス分散ノズル３６が起立させて設けられており、これに設けた各ガス噴射孔３６Ａより処理容器４の中心方向に向けて原料ガスを噴射し得るようになっている。
【００３３】
一方、上記開口５４に対向させて設けた排気口５２には、これを覆うようにして石英よりなる断面コ字状に成形された排気口カバー部材６６が溶接により取り付けられている。この排気口カバー部材６６は、上記処理容器４の側壁に沿って上方に延びており、処理容器４の上方のガス出口６８より図示しない真空ポンプ等を介設した真空排気系により真空引きされる。そして、この処理容器４の外周を囲むようにしてこの処理容器４及びこの内部のウエハＷを加熱する筒体状の加熱手段７０が設けられている。
【００３４】
次に、以上のように構成された成膜装置を用いて行なわれるＡＬＤ成膜を用いた本実施形態の半導体装置の製造方法について説明する。この場合、まず、常温の多数枚、例えば５０〜１００枚の３００ｍｍサイズのウエハＷが載置された状態のウエハボート１２を予め所定の温度になされた処理容器４内にその下方より上昇させてロードし、蓋部１８でマニホールド８の下端開口部を閉じることにより容器内を密閉する。
【００３５】
次に、処理容器４内を真空引きして所定のプロセス圧力に維持すると共に、加熱手段７０への供給電力を増大させることにより、ウエハ温度を上昇させてプロセス温度を維持し、各種の処理ガスを原料ガス供給手段３０及び支援ガス供給手段２８からそれぞれ交互に間欠的に供給して回転しているウエハボート１２に支持されているウエハＷの表面に順次薄膜を形成する。また、この際、高周波電源（ＲＦ電源）６０をオンしてプラズマを立てるようにする。
【００３６】
本実施形態では、図１に示したように、シリコン基板１１０上に、トンネル酸化膜１１１、チャージトラップ膜１１２を順次形成した後、次にブロッキング酸化膜１１３を形成する。この際に、原料ガスとして例えばＴＭＡガスと支援ガスである酸素ガスとを間欠的に交互に供給するとともに、これをプラズマにより活性化させる。
【００３７】
そして、図７に示すように、まず、２００〜６００℃程度の温度で、アモルファス−Ａｌ２Ｏ３膜を形成し、この後、処理容器４内の温度を一旦７５０〜１０００℃に上昇させてアニーリング（加熱処理）を行い、アモルファス−Ａｌ２Ｏ３膜の結晶化を行う。これによって、結晶質膜１１３ａを形成する。
【００３８】
次に、再度温度を２００〜６００℃程度の温度に降温して、アモルファス膜、例えば、アモルファス−Ａｌ２Ｏ３膜を形成する。これによって、結晶質膜１１３ａとアモルファス膜１１３ｂの２層の膜からなるブロッキング酸化膜１１３を形成することができる。このように、本実施形態では、同一の処理容器４内で多数のウエハＷに同時に結晶質膜１１３ａとアモルファス膜１１３ｂの２層の膜からなるブロッキング酸化膜１１３を形成することができる。
【００３９】
なお、結晶質膜１１３ａは、結晶質−Ａｌ２Ｏ３膜の他、例えば、結晶質−ＨｆＯ２膜、結晶質−ＺｒＯ２膜、結晶質−Ｔａ２Ｏ５膜、結晶質−Ｙ２Ｏ３膜、結晶質−ランタノイド系酸化物膜、等としてもよい。また、なお、アモルファス膜１１３ｂとしては、アモルファス−Ａｌ２Ｏ３膜に限らず、例えば、アモルファス−ＳｉＯ２膜、アモルファス−アルミニウムシリケート膜、アモルファス−Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜のいずれか等としてもよい。
【００４０】
上記実施形態では、アモルファス膜を結晶化して結晶質膜１１３ａを形成した後、アモルファス膜１１３ｂを形成したが、例えばアモルファス−Ａｌ２Ｏ３膜を形成した後、Ａｌ２Ｏ３膜より結晶化し難い膜、例えば、ＳｉＯ２膜、アルミニウムシリケート膜、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜等を形成し、この後、アモルファス−Ａｌ２Ｏ３膜が結晶化され、ＳｉＯ２膜、アルミニウムシリケート膜、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜等が結晶化しない温度でアニーリングすることにより、結晶質膜１１３ａとアモルファス膜１１３ｂの２層の膜からなるブロッキング酸化膜１１３を形成してもよい。
【００４１】
さらに、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜を、その割合を変えながら積層させ、Ａｌ２Ｏ３の割合を次第に少なくしてＳｉＯ２の割合を次第に多くしたラミネート膜を形成し、この後熱処理を行うことによって、結晶化し易いＡｌ２Ｏ３の割合の多い部分のみを結晶化し、ＳｉＯ２の割合の多い部分をアモルファス状態のままとすることにより、結晶質膜１１３ａとアモルファス膜１１３ｂからなるブロッキング酸化膜１１３を形成してもよい。
【００４２】
さらにまた、アルミニウムシリケート膜を、アルミニウムとシリコンの割合を変えながら形成し、アルミニウムの割合を次第に少なくしてシリコンの割合を次第に多くしたアルミニウムシリケート膜を形成し、この後熱処理を行うことによって、アルミニウムを多く含む結晶化し易い部分のみを結晶化し、シリコンを多く含む結晶化し難い部分をアモルファス状態のままとすることにより、結晶質膜１１３ａとアモルファス膜１１３ｂからなるブロッキング酸化膜１１３を形成してもよい。
【００４３】
次に、他の実施形態に係る半導体装置（チャージトラップ型の不揮発性メモリデバイス（フラッシュメモリ））について、図８を参照して説明する。図８は本実施形態に係る半導体装置の要部構成を拡大して模式的に示すものである。同図に示すように、本実施形態の半導体装置２００は、シリコン基板２１０上に、トンネル酸化膜２１１、チャージトラップ膜２１２、ブロッキング酸化膜２１３、ゲート電極２１４が、下側からこの順で形成された積層構造を有する。
【００４４】
上記トンネル酸化膜２１１は、シリコン酸化膜（ＳｉＯ２膜）から構成されている。また、チャージトラップ膜２１２は、結晶質膜から形成されており、ブロッキング酸化膜２１３は、アモルファス膜（非晶質膜）から構成されている。チャージトラップ膜２１２を構成する結晶質膜としては、例えば、結晶化したアルミナ膜（Ａｌ２Ｏ３膜）、又は結晶化した高誘電率膜（Ｈｉｇｈ−ｋ膜）、例えば、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ランタノイド系酸化物等を用いることができる。また、ブロッキング酸化膜２１３を構成するアモルファス膜としては、例えば、ＨＴＯ（高温酸化）膜（ＳｉＯ２膜）、アルミニウムシリケート膜、アモルファス−Ａｌ２Ｏ３膜、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜等を用いることができる。
【００４５】
また、ゲート電極１１４は、ポリシリコン膜、ＴａＮ膜、金属膜等から構成することができる。
【００４６】
本実施形態の半導体装置２００のように、チャージトラップ膜２１２を、結晶質膜から構成し、ブロッキング酸化膜２１３を、アモルファス膜（非晶質膜）から構成することもできる。また、このような積層構造は、図５，６に示した装置を用いて、前述した実施形態の場合と同様にして製造することができる。
【００４７】
以上説明したように、本実施形態によれば、ウィンドウ特性の向上とリテンション特性の向上とを同時に図ることのできる半導体装置の製造方法を提供することができる。
【符号の説明】
【００４８】
１００……半導体装置、１１０……シリコン基板、１１１……トンネル酸化膜、１１２……チャージトラップ膜、１１３……ブロッキング酸化膜、１１３ａ……結晶質膜、１１３ｂ……アモルファス膜、１１４……ゲート電極。
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来から、半導体装置に係る技術分野においては、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する所謂チャージトラップ型の不揮発性メモリデバイス（フラッシュメモリ）が知られている。
【０００３】
このようなチャージトラップ型の不揮発性メモリデバイスとしては、ＳＯＮＯＳ構造（ポリシリコン膜、ＳｉＯ２（アモルファス）膜、ＳｉＮ膜、ＳｉＯ２膜、シリコン基板の積層構造）、ＳＡＮＯＳ構造（ポリシリコン膜、Ａｌ２Ｏ３（結晶質）膜、ＳｉＮ膜、ＳｉＯ２膜、シリコン基板の積層構造）、ＴＡＮＯＳ構造（ＴａＮ膜、Ａｌ２Ｏ３（結晶質）膜、ＴａＮ膜、ＳｉＯ２膜、シリコン基板の積層構造）、ＭＡＮＯＳ構造（金属膜、Ａｌ２Ｏ３（結晶質）膜、ＴａＮ膜、ＳｉＯ２膜、シリコン基板の積層構造）等の構造を有するものが知られている。
【０００４】
上記のように、従来のチャージトラップ型の不揮発性メモリデバイスでは、ブロッキング酸化膜として、ＳｉＯ２（アモルファス）膜、Ａｌ２Ｏ３（結晶質）膜、又は、高誘電率膜（ＨｆＯ２膜（結晶質）等）が使用されている（例えば、特許文献１、特許文献２、特許文献３参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】２００６−２０３２００号公報
【特許文献２】２００８−１６８１４号公報
【特許文献３】２００８−３４８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のように、ブロッキング酸化膜として、ＳｉＯ２（アモルファス）膜を使用した場合、シリコン基板側から電荷トラップ膜にホールを注入してデータの消去を行う際に、ゲート電極側から電子による書き込みが起こり、消去側のウィンドウ特性が悪化するという課題があった。
【０００７】
一方、ブロッキング酸化膜として、Ａｌ２Ｏ３（結晶質）膜、又は高誘電率膜（ＨｆＯ２膜（結晶質）等）を使用した場合、結晶化することによって膜中にホールトラップが形成されるため、消去側のウィンドウ特性は改善される。しかしながら、結晶化することによって膜中にリークパスが形成されるため、電荷トラップ膜からの電子のリークが発生し、リテンション特性が悪化するという課題があった。
【０００８】
本発明は、上記従来の事情に対処してなされたもので、ウィンドウ特性の向上とリテンション特性の向上とを同時に図ることのできる半導体装置の製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００９】
本発明の半導体装置の製造方法の一態様は、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、前記ブロッキング酸化膜を形成する工程が、前記チャージトラップ膜上に結晶質膜を形成する結晶質膜形成工程と、前記結晶質膜の上層にアモルファス膜を形成するアモルファス膜形成工程とを具備し、前記結晶質膜形成工程と、前記アモルファス膜形成工程とを同一の処理容器内で連続的に行うことを特徴とする。
【００１０】
本発明の半導体装置の製造方法の他の態様は、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、前記ブロッキング酸化膜を形成する工程が、前記チャージトラップ膜上に第１アモルファス膜を形成する第１アモルファス膜形成工程と、前記第１アモルファス膜上に当該第１アモルファス膜より結晶化され難い第２アモルファス膜を形成する第２アモルファス膜形成工程と、前記第１アモルファス膜が結晶化され、かつ、前記第２アモルファス膜が結晶化されない温度に加熱して、前記第１アモルファス膜を結晶化する加熱工程とを具備し、前記第１アモルファス膜形成工程と、前記第２アモルファス膜形成工程と、前記加熱工程とを同一の処理容器内で連続的に行うことを特徴とする。
【００１１】
本発明の半導体装置の製造方法の他の態様は、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、前記チャージトラップ膜を形成する工程が、結晶質膜を形成する結晶質膜形成工程からなり、前記ブロッキング酸化膜を形成する工程が、アモルファス膜を形成するアモルファス膜形成工程からなり、前記結晶質膜形成工程と、前記アモルファス膜形成工程とを、同一の処理容器内で連続的に行うことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、ウィンドウ特性の向上とリテンション特性の向上とを同時に図ることのできる半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態の半導体装置の要部断面構成を模式的に示す図。
【図２】アモルファス膜のウィンドゥ特性を示す図。
【図３】結晶質膜のウィンドゥ特性を示す図。
【図４】アモルファス膜と結晶質膜のリテンション特性を示す図。
【図５】本発明の一実施形態の方法を行うための半導体装置の製造装置の縦断面構成を模式的に示す図。
【図６】図５の半導体装置の製造装置の横断面構成を模式的に示す図。
【図７】本発明の一実施形態の半導体装置の製造方法の工程を説明するための図。
【図８】本発明の他の実施形態の半導体装置の要部断面構成を模式的に示す図。
【発明を実施するための形態】
【００１４】
以下、本発明の詳細を、図面を参照して実施形態について説明する。図１は、本発明の一実施形態に係る半導体装置（チャージトラップ型の不揮発性メモリデバイス（フラッシュメモリ））の要部構成を拡大して模式的に示すものである。同図に示すように、本実施形態の半導体装置１００は、シリコン基板１１０上に、トンネル酸化膜１１１、チャージトラップ膜１１２、ブロッキング酸化膜１１３、ゲート電極１１４が、下側からこの順で形成された積層構造を有する。
【００１５】
上記トンネル酸化膜１１１は、シリコン酸化膜（ＳｉＯ２膜）から構成されており、チャージトラップ膜１１２は、シリコン窒化膜（ＳｉＮ膜）から構成されている。
【００１６】
また、ブロッキング酸化膜１１３は、２層構造となっており、チャージトラップ膜１１２側に形成された結晶質膜１１３ａと、ゲート電極１１４側に形成されたアモルファス膜（非晶質膜）１１３ｂとから構成されている。この結晶質膜１１３ａとしては、例えば、結晶化したアルミナ膜（Ａｌ２Ｏ３膜）、又は結晶化した高誘電率膜（Ｈｉｇｈ−ｋ膜）、例えば、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ランタノイド系酸化物等から構成することができる。また、アモルファス膜１１３ｂとしては、例えば、ＨＴＯ（高温酸化）膜（ＳｉＯ２膜）、アルミニウムシリケート膜、アモルファス−Ａｌ２Ｏ３膜、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜等から構成することができる。
【００１７】
また、ゲート電極１１４は、ポリシリコン膜、ＴａＮ膜、金属膜等から構成することができる。
【００１８】
図２、図３は、縦軸を容量（Ｃ（Ｆ／ｃｍ２））、横軸をゲート電圧Ｖｇ（Ｖ）として、アモルファス膜（アモルファス−Ａｌ２Ｏ３膜）及び結晶質膜（結晶質−Ａｌ２Ｏ３膜）のウィンドウ特性を調べた結果示すものである。なお、図２，３において、四角形のマークのプロットがイニシャル、円形のマークのプロットがプログラム（書き込み）、三角形
のプロットがイレース（消去）を示している。図３に示すように、結晶質膜をブロッキング酸化膜１１３として使用した場合、図２に示すアモルファス膜の場合（ΔＶ＝３．４Ｖ）に比べ、消去（Erase）側のウィンドウ特性が改善され、ウィンドウ特性が、ΔＶ＝８．２Ｖと良好になる。これは、結晶化により膜中にホールトラップが形成されるためである。
【００１９】
一方、図４は、縦軸をΔＶFB（Ｖ）、横軸をリテンションタイム（ｓ）として、アモルファス膜（アモルファス−Ａｌ２Ｏ３膜）（図中円形のマークのプロットで示す。）及び結晶質膜（結晶質−Ａｌ２Ｏ３膜）（図中三角形のマークのプロットで示す。）のリテンション特性を調べた結果示すものである。同図に示すように、アモルファス膜の場合良好なリテンション特性を示すが、結晶質膜の場合、チャージトラップ膜１１２からの電子の抜けが発生し、リテンション特性が悪化する。
【００２０】
以上のとおり、ブロッキング酸化膜１１３としてアモルファス膜を用いると、リテンション特性は良好となるが、ウィンドウ特性が悪化する。一方、ブロッキング酸化膜１１３として結晶質膜を用いると、ウィンドウ特性は良好となるが、リテンション特性は悪化する。このため、本実施形態では、ウィンドウ特性が良好となる結晶質膜１１３ａをチャージトラップ膜１１２側に設け、リテンション特性を高めることのできるアモルファス膜１１３ｂをゲート電極１１４側に形成した２層構造のブロッキング酸化膜１１３とすることにより、ウィンドウ特性と、リテンション特性の双方が良好な半導体装置を得られるようにした。
【００２１】
なお、上記実施形態では、ブロッキング酸化膜１１３を、結晶質膜１１３ａとアモルファス膜１１３ｂの２層構造としたが、ブロッキング酸化膜１１３を、チャージトラップ膜１１２側が結晶質で、ゲート電極１１４側に向かうに従って徐々にアモルファスとなる構造の膜を使用することもできる。
【００２２】
次に、上記構成の半導体装置の製造方法について説明する。図５は、本発明の半導体装置の製造方法の一実施形態に用いる半導体装置の製造装置（成膜装置）の縦断面概略構成を示す図であり、図６は、横断面概略構成（加熱手段は省略）を示す図である。
【００２３】
図５に示すように、プラズマを形成することができるこの成膜装置２は、下端が開口された有天井の円筒体状の処理容器４を有している。この処理容器４の全体は、例えば石英により形成されており、この処理容器４内の天井には、石英製の天井板６が設けられて封止されている。また、この処理容器４の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド８がＯリング等のシール部材１０を介して連結されている。
【００２４】
上記処理容器４の下端は、上記マニホールド８によって支持されており、このマニホールド８の下方より多数枚の被処理体としての半導体ウエハＷを多段に載置した保持手段としての石英製のウエハボート１２が昇降可能に挿脱自在になされている。本実施例の場合において、このウエハボート１２の支柱１２Ａには、例えば５０〜１００枚程度の直径が３００ｍｍのウエハＷを略等ピッチで多段に支持できるようになっている。
【００２５】
このウエハボート１２は、石英製の保温筒１４を介してテーブル１６上に載置されており、このテーブル１６は、マニホールド８の下端開口部を開閉する例えばステンレススチール製の蓋部１８を貫通する回転軸２０上に支持されている。そして、この回転軸２０の貫通部には、例えば磁性流体シール２２が介設され、この回転軸２０を気密にシールしつつ回転可能に支持している。また、蓋部１８の周辺部とマニホールド８の下端部には、例えばＯリング等よりなるシール部材２４が介設されており、処理容器４内のシール性を保持している。
【００２６】
上記した回転軸２０は、例えばボートエレベータ等の昇降機構（図示せず）に支持されたアーム２６の先端に取り付けられており、ウエハボート１２及び蓋部１８等を一体的に昇降して処理容器４内へ挿脱できるようになっている。
【００２７】
マニホールド８には、処理容器４内の方へプラズマ化される支援ガスを供給する支援ガス供給手段２８と、原料ガスを供給する原料ガス供給手段３０と、パージガスとして不活性ガス、例えばＮ２ガスを供給するパージガス供給手段３２とが設けられる。具体的には、上記支援ガス供給手段２８は、上記マニホールド８の側壁を内側へ貫通して上方向へ屈曲されて延びる石英管よりなる支援ガス分散ノズル３４を有している。この支援ガス分散ノズル３４には、その長さ方向に沿って複数（多数）のガス噴射孔３４Ａが所定の間隔を隔てて形成されており、各ガス噴射孔３４Ａから水平方向に向けて略均一に支援ガスを噴射できるようになっている。
【００２８】
また同様に上記原料ガス供給手段３０も、上記マニホールド８の側壁を内側へ貫通して上方向へ屈曲されて延びる石英管よりなる原料ガス分散ノズル３６を有している。図６に示すように、上記原料ガス分散ノズル３６は２本設けられている。各原料ガス分散ノズル３６には、その長さ方向に沿って複数（多数）のガス噴射孔３６Ａが所定の間隔を隔てて形成されており、各ガス噴射孔３６Ａから水平方向に向けて略均一に原料ガスを噴射できるようになっている。同様に上記パージガス供給手段３２は、上記マニホールド８の側壁を貫通して設けたガスノズル３８を有している。上記各ノズル３４、３６、３８には、それぞれのガス通路４２、４４、４６が接続されている。
【００２９】
各ガス通路４２、４４、４６には、それぞれ開閉弁４２Ａ、４４Ａ、４６Ａ及びマスフローコントローラのような流量制御器４２Ｂ、４４Ｂ、４６Ｂが介設されており、支援ガス、原料ガス及び不活性ガスをそれぞれ流量制御しつつ供給できるようになっている。これらの各ガスの供給、供給停止、ガス流量の制御及び後述する高周波のオン・オフ制御等は例えばマイクロコンピュータ等よりなる制御手段４８により行われる。そして、この制御手段４８は、この成膜装置２の全体の動作も制御する。またこの制御手段４８は、上記各種ガスの供給や供給停止の制御、高周波のオン・オフ制御及び装置全体の動作を制御するためのプログラムを記憶する例えばフロッピディスクやフラッシュメモリ等の記憶媒体４９を有している。
【００３０】
上記処理容器４の側壁の一部には、その高さ方向に沿ってプラズマを発生させて支援ガスを活性化させる活性化手段５０が形成されるとともに、この活性化手段５０に対向する処理容器４の反対側には、この内部雰囲気を真空排気するために処理容器４の側壁を、例えば上下方向へ削りとることによって形成した細長い排気口５２が設けられている。具体的には、上記活性化手段５０は、上記処理容器４の側壁を上下方向に沿って所定の幅で削りとることによって上下に細長い開口５４を形成し、この開口５４をその外側より覆うようにして断面凹部状になされた上下に細長い例えば石英製のプラズマ区画壁５６を容器外壁に気密に溶接接合することにより形成されている。これにより、この処理容器４の側壁の一部を凹部状に外側へ窪ませることにより一側が処理容器４内へ開口されて連通された活性化手段５０が一体的に形成されることになる。すなわちプラズマ区画壁５６の内部空間は、上記処理容器４内に一体的に連通された状態となっている。上記開口５４は、ウエハボート１２に保持されている全てのウエハＷを高さ方向においてカバーできるように上下方向に十分に長く形成されている。
【００３１】
上記プラズマ区画壁５６の両側壁の外側面には、その長さ方向（上下方向）に沿って互いに対向するようにして細長い一対のプラズマ電極５８が設けられるとともに、このプラズマ電極５８にはプラズマ発生用の高周波電源６０が給電ライン６２を介して接続されており、上記プラズマ電極５８に例えば１３．５６ＭＨｚの高周波電圧を印加することによりプラズマを発生し得るようになっている。尚、この高周波電圧の周波数は１３．５６ＭＨｚに限定されず、他の周波数、例えば４００ｋＨｚ等を用いてもよい。上記処理容器４内を上方向に延びていく支援ガス分散ノズル３４は途中で処理容器４の半径方向外方へ屈曲されて、上記プラズマ区画壁５６内の一番奥（処理容器４の中心より一番離れた部分）に位置され、この一番奥の部分に沿って上方に向けて起立させて設けられている。従って、高周波電源６０がオンされている時に上記支援ガス分散ノズル３４のガス噴射孔３４Ａから噴射された支援ガスはここで活性化されて処理容器４の中心に向けて拡散しつつ流れるようになっている。
【００３２】
上記プラズマ区画壁５６の外側には、これを覆うようにして例えば石英よりなる絶縁保護カバー６４が取り付けられている。また、この絶縁保護カバー６４の内側部分には、図示しない冷媒通路が設けられており、冷却された窒素ガスを流すことにより上記プラズマ電極５８を冷却し得るようになっている。上記プラズマ区画壁５６の開口５４の外側近傍、すなわち開口５４の外側（処理容器４内）の両側には、上記２本の原料ガス分散ノズル３６が起立させて設けられており、これに設けた各ガス噴射孔３６Ａより処理容器４の中心方向に向けて原料ガスを噴射し得るようになっている。
【００３３】
一方、上記開口５４に対向させて設けた排気口５２には、これを覆うようにして石英よりなる断面コ字状に成形された排気口カバー部材６６が溶接により取り付けられている。この排気口カバー部材６６は、上記処理容器４の側壁に沿って上方に延びており、処理容器４の上方のガス出口６８より図示しない真空ポンプ等を介設した真空排気系により真空引きされる。そして、この処理容器４の外周を囲むようにしてこの処理容器４及びこの内部のウエハＷを加熱する筒体状の加熱手段７０が設けられている。
【００３４】
次に、以上のように構成された成膜装置を用いて行なわれるＡＬＤ成膜を用いた本実施形態の半導体装置の製造方法について説明する。この場合、まず、常温の多数枚、例えば５０〜１００枚の３００ｍｍサイズのウエハＷが載置された状態のウエハボート１２を予め所定の温度になされた処理容器４内にその下方より上昇させてロードし、蓋部１８でマニホールド８の下端開口部を閉じることにより容器内を密閉する。
【００３５】
次に、処理容器４内を真空引きして所定のプロセス圧力に維持すると共に、加熱手段７０への供給電力を増大させることにより、ウエハ温度を上昇させてプロセス温度を維持し、各種の処理ガスを原料ガス供給手段３０及び支援ガス供給手段２８からそれぞれ交互に間欠的に供給して回転しているウエハボート１２に支持されているウエハＷの表面に順次薄膜を形成する。また、この際、高周波電源（ＲＦ電源）６０をオンしてプラズマを立てるようにする。
【００３６】
本実施形態では、図１に示したように、シリコン基板１１０上に、トンネル酸化膜１１１、チャージトラップ膜１１２を順次形成した後、次にブロッキング酸化膜１１３を形成する。この際に、原料ガスとして例えばＴＭＡガスと支援ガスである酸素ガスとを間欠的に交互に供給するとともに、これをプラズマにより活性化させる。
【００３７】
そして、図７に示すように、まず、２００〜６００℃程度の温度で、アモルファス−Ａｌ２Ｏ３膜を形成し、この後、処理容器４内の温度を一旦７５０〜１０００℃に上昇させてアニーリング（加熱処理）を行い、アモルファス−Ａｌ２Ｏ３膜の結晶化を行う。これによって、結晶質膜１１３ａを形成する。
【００３８】
次に、再度温度を２００〜６００℃程度の温度に降温して、アモルファス膜、例えば、アモルファス−Ａｌ２Ｏ３膜を形成する。これによって、結晶質膜１１３ａとアモルファス膜１１３ｂの２層の膜からなるブロッキング酸化膜１１３を形成することができる。このように、本実施形態では、同一の処理容器４内で多数のウエハＷに同時に結晶質膜１１３ａとアモルファス膜１１３ｂの２層の膜からなるブロッキング酸化膜１１３を形成することができる。
【００３９】
なお、結晶質膜１１３ａは、結晶質−Ａｌ２Ｏ３膜の他、例えば、結晶質−ＨｆＯ２膜、結晶質−ＺｒＯ２膜、結晶質−Ｔａ２Ｏ５膜、結晶質−Ｙ２Ｏ３膜、結晶質−ランタノイド系酸化物膜、等としてもよい。また、なお、アモルファス膜１１３ｂとしては、アモルファス−Ａｌ２Ｏ３膜に限らず、例えば、アモルファス−ＳｉＯ２膜、アモルファス−アルミニウムシリケート膜、アモルファス−Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜のいずれか等としてもよい。
【００４０】
上記実施形態では、アモルファス膜を結晶化して結晶質膜１１３ａを形成した後、アモルファス膜１１３ｂを形成したが、例えばアモルファス−Ａｌ２Ｏ３膜を形成した後、Ａｌ２Ｏ３膜より結晶化し難い膜、例えば、ＳｉＯ２膜、アルミニウムシリケート膜、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜等を形成し、この後、アモルファス−Ａｌ２Ｏ３膜が結晶化され、ＳｉＯ２膜、アルミニウムシリケート膜、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜等が結晶化しない温度でアニーリングすることにより、結晶質膜１１３ａとアモルファス膜１１３ｂの２層の膜からなるブロッキング酸化膜１１３を形成してもよい。
【００４１】
さらに、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜を、その割合を変えながら積層させ、Ａｌ２Ｏ３の割合を次第に少なくしてＳｉＯ２の割合を次第に多くしたラミネート膜を形成し、この後熱処理を行うことによって、結晶化し易いＡｌ２Ｏ３の割合の多い部分のみを結晶化し、ＳｉＯ２の割合の多い部分をアモルファス状態のままとすることにより、結晶質膜１１３ａとアモルファス膜１１３ｂからなるブロッキング酸化膜１１３を形成してもよい。
【００４２】
さらにまた、アルミニウムシリケート膜を、アルミニウムとシリコンの割合を変えながら形成し、アルミニウムの割合を次第に少なくしてシリコンの割合を次第に多くしたアルミニウムシリケート膜を形成し、この後熱処理を行うことによって、アルミニウムを多く含む結晶化し易い部分のみを結晶化し、シリコンを多く含む結晶化し難い部分をアモルファス状態のままとすることにより、結晶質膜１１３ａとアモルファス膜１１３ｂからなるブロッキング酸化膜１１３を形成してもよい。
【００４３】
次に、他の実施形態に係る半導体装置（チャージトラップ型の不揮発性メモリデバイス（フラッシュメモリ））について、図８を参照して説明する。図８は本実施形態に係る半導体装置の要部構成を拡大して模式的に示すものである。同図に示すように、本実施形態の半導体装置２００は、シリコン基板２１０上に、トンネル酸化膜２１１、チャージトラップ膜２１２、ブロッキング酸化膜２１３、ゲート電極２１４が、下側からこの順で形成された積層構造を有する。
【００４４】
上記トンネル酸化膜２１１は、シリコン酸化膜（ＳｉＯ２膜）から構成されている。また、チャージトラップ膜２１２は、結晶質膜から形成されており、ブロッキング酸化膜２１３は、アモルファス膜（非晶質膜）から構成されている。チャージトラップ膜２１２を構成する結晶質膜としては、例えば、結晶化したアルミナ膜（Ａｌ２Ｏ３膜）、又は結晶化した高誘電率膜（Ｈｉｇｈ−ｋ膜）、例えば、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ランタノイド系酸化物等を用いることができる。また、ブロッキング酸化膜２１３を構成するアモルファス膜としては、例えば、ＨＴＯ（高温酸化）膜（ＳｉＯ２膜）、アルミニウムシリケート膜、アモルファス−Ａｌ２Ｏ３膜、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜等を用いることができる。
【００４５】
また、ゲート電極１１４は、ポリシリコン膜、ＴａＮ膜、金属膜等から構成することができる。
【００４６】
本実施形態の半導体装置２００のように、チャージトラップ膜２１２を、結晶質膜から構成し、ブロッキング酸化膜２１３を、アモルファス膜（非晶質膜）から構成することもできる。また、このような積層構造は、図５，６に示した装置を用いて、前述した実施形態の場合と同様にして製造することができる。
【００４７】
以上説明したように、本実施形態によれば、ウィンドウ特性の向上とリテンション特性の向上とを同時に図ることのできる半導体装置の製造方法を提供することができる。
【符号の説明】
【００４８】
１００……半導体装置、１１０……シリコン基板、１１１……トンネル酸化膜、１１２……チャージトラップ膜、１１３……ブロッキング酸化膜、１１３ａ……結晶質膜、１１３ｂ……アモルファス膜、１１４……ゲート電極。
【特許請求の範囲】
【請求項１】
シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、
前記ブロッキング酸化膜を形成する工程が、
前記チャージトラップ膜上に結晶質膜を形成する結晶質膜形成工程と、
前記結晶質膜の上層にアモルファス膜を形成するアモルファス膜形成工程と
を具備し、
前記結晶質膜形成工程と、前記アモルファス膜形成工程とを同一の処理容器内で連続的に行うことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、
前記結晶質膜形成工程と前記アモルファス膜形成工程を、
複数の前記シリコン基板を、円筒状の前記処理容器内に間隔を設けて上下方向に積層して収容して処理するバッチ式の処理装置によって行うことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法であって、
前記バッチ式の処理装置は、前記処理容器内に処理ガスを供給する機構と、前記処理ガスをプラズマ化する機構と、前記シリコン基板を加熱する機構と、前記処理容器内を真空排気する機構とを具備することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３いずれか１項記載の半導体装置の製造方法であって、
前記結晶質膜形成工程が、
前記チャージトラップ膜上にアモルファス膜を形成する工程と、
前記アモルファス膜を加熱して結晶質膜とする加熱工程と
を具備したことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４いずれか１項記載の半導体装置の製造方法であって、
前記チャージトラップ膜がＳｉＮから構成されていることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜５いずれか１項記載の半導体装置の製造方法であって、
前記結晶質膜が、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ランタノイド系酸化物のいずれかから構成されていることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１〜６いずれか１項記載の半導体装置の製造方法であって、
前記アモルファス膜が、ＳｉＯ２膜、アルミニウムシリケート膜、Ａｌ２Ｏ３膜、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜のいずれかから構成されていることを特徴とする半導体装置の製造方法。
【請求項８】
シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、
前記ブロッキング酸化膜を形成する工程が、
前記チャージトラップ膜上に第１アモルファス膜を形成する第１アモルファス膜形成工程と、
前記第１アモルファス膜上に当該第１アモルファス膜より結晶化され難い第２アモルファス膜を形成する第２アモルファス膜形成工程と、
前記第１アモルファス膜が結晶化され、かつ、前記第２アモルファス膜が結晶化されない温度に加熱して、前記第１アモルファス膜を結晶化する加熱工程と
を具備し、
前記第１アモルファス膜形成工程と、前記第２アモルファス膜形成工程と、前記加熱工程とを同一の処理容器内で連続的に行うことを特徴とする半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法であって、
前記第１アモルファス膜形成工程と、前記第２アモルファス膜形成工程と、前記加熱工程を、複数の前記シリコン基板を、円筒状の前記処理容器内に間隔を設けて上下方向に積層して収容して処理するバッチ式の処理装置によって行うことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法であって、
前記バッチ式の処理装置は、前記処理容器内に処理ガスを供給する機構と、前記処理ガスをプラズマ化する機構と、前記シリコン基板を加熱する機構と、前記処理容器内を真空排気する機構とを具備することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項８〜１０いずれか１項記載の半導体装置の製造方法であって、
前記チャージトラップ膜がＳｉＮから構成されていることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項８〜１１いずれか１項記載の半導体装置の製造方法であって、
前記結晶質膜が、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ランタノイド系酸化物のいずれかから構成されていることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項８〜１２いずれか１項記載の半導体装置の製造方法であって、
前記アモルファス膜が、ＳｉＯ２膜、アルミニウムシリケート膜、Ａｌ２Ｏ３膜、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜のいずれかから構成されていることを特徴とする半導体装置の製造方法。
【請求項１４】
シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、
前記チャージトラップ膜を形成する工程が、結晶質膜を形成する結晶質膜形成工程からなり、
前記ブロッキング酸化膜を形成する工程が、アモルファス膜を形成するアモルファス膜形成工程からなり、
前記結晶質膜形成工程と、前記アモルファス膜形成工程とを、同一の処理容器内で連続的に行うことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法であって、
前記結晶質膜形成工程と、前記アモルファス膜形成工程とを、複数の前記シリコン基板を、円筒状の前記処理容器内に間隔を設けて上下方向に積層して収容して処理するバッチ式の処理装置によって行うことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法であって、
前記バッチ式の処理装置は、前記処理容器内に処理ガスを供給する機構と、前記処理ガスをプラズマ化する機構と、前記シリコン基板を加熱する機構と、前記処理容器内を真空排気する機構とを具備することを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１４〜１６いずれか１項記載の半導体装置の製造方法であって、
前記チャージトラップ膜がＳｉＮから構成されていることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１４〜１７いずれか１項記載の半導体装置の製造方法であって、
前記結晶質膜が、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ランタノイド系酸化物のいずれかから構成されていることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１４〜１８いずれか１項記載の半導体装置の製造方法であって、
前記アモルファス膜が、ＳｉＯ２膜、アルミニウムシリケート膜、Ａｌ２Ｏ３膜、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜のいずれかから構成されていることを特徴とする半導体装置の製造方法。
【請求項１】
シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、
前記ブロッキング酸化膜を形成する工程が、
前記チャージトラップ膜上に結晶質膜を形成する結晶質膜形成工程と、
前記結晶質膜の上層にアモルファス膜を形成するアモルファス膜形成工程と
を具備し、
前記結晶質膜形成工程と、前記アモルファス膜形成工程とを同一の処理容器内で連続的に行うことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、
前記結晶質膜形成工程と前記アモルファス膜形成工程を、
複数の前記シリコン基板を、円筒状の前記処理容器内に間隔を設けて上下方向に積層して収容して処理するバッチ式の処理装置によって行うことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法であって、
前記バッチ式の処理装置は、前記処理容器内に処理ガスを供給する機構と、前記処理ガスをプラズマ化する機構と、前記シリコン基板を加熱する機構と、前記処理容器内を真空排気する機構とを具備することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３いずれか１項記載の半導体装置の製造方法であって、
前記結晶質膜形成工程が、
前記チャージトラップ膜上にアモルファス膜を形成する工程と、
前記アモルファス膜を加熱して結晶質膜とする加熱工程と
を具備したことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４いずれか１項記載の半導体装置の製造方法であって、
前記チャージトラップ膜がＳｉＮから構成されていることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜５いずれか１項記載の半導体装置の製造方法であって、
前記結晶質膜が、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ランタノイド系酸化物のいずれかから構成されていることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１〜６いずれか１項記載の半導体装置の製造方法であって、
前記アモルファス膜が、ＳｉＯ２膜、アルミニウムシリケート膜、Ａｌ２Ｏ３膜、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜のいずれかから構成されていることを特徴とする半導体装置の製造方法。
【請求項８】
シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、
前記ブロッキング酸化膜を形成する工程が、
前記チャージトラップ膜上に第１アモルファス膜を形成する第１アモルファス膜形成工程と、
前記第１アモルファス膜上に当該第１アモルファス膜より結晶化され難い第２アモルファス膜を形成する第２アモルファス膜形成工程と、
前記第１アモルファス膜が結晶化され、かつ、前記第２アモルファス膜が結晶化されない温度に加熱して、前記第１アモルファス膜を結晶化する加熱工程と
を具備し、
前記第１アモルファス膜形成工程と、前記第２アモルファス膜形成工程と、前記加熱工程とを同一の処理容器内で連続的に行うことを特徴とする半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法であって、
前記第１アモルファス膜形成工程と、前記第２アモルファス膜形成工程と、前記加熱工程を、複数の前記シリコン基板を、円筒状の前記処理容器内に間隔を設けて上下方向に積層して収容して処理するバッチ式の処理装置によって行うことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法であって、
前記バッチ式の処理装置は、前記処理容器内に処理ガスを供給する機構と、前記処理ガスをプラズマ化する機構と、前記シリコン基板を加熱する機構と、前記処理容器内を真空排気する機構とを具備することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項８〜１０いずれか１項記載の半導体装置の製造方法であって、
前記チャージトラップ膜がＳｉＮから構成されていることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項８〜１１いずれか１項記載の半導体装置の製造方法であって、
前記結晶質膜が、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ランタノイド系酸化物のいずれかから構成されていることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項８〜１２いずれか１項記載の半導体装置の製造方法であって、
前記アモルファス膜が、ＳｉＯ２膜、アルミニウムシリケート膜、Ａｌ２Ｏ３膜、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜のいずれかから構成されていることを特徴とする半導体装置の製造方法。
【請求項１４】
シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、
前記チャージトラップ膜を形成する工程が、結晶質膜を形成する結晶質膜形成工程からなり、
前記ブロッキング酸化膜を形成する工程が、アモルファス膜を形成するアモルファス膜形成工程からなり、
前記結晶質膜形成工程と、前記アモルファス膜形成工程とを、同一の処理容器内で連続的に行うことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法であって、
前記結晶質膜形成工程と、前記アモルファス膜形成工程とを、複数の前記シリコン基板を、円筒状の前記処理容器内に間隔を設けて上下方向に積層して収容して処理するバッチ式の処理装置によって行うことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法であって、
前記バッチ式の処理装置は、前記処理容器内に処理ガスを供給する機構と、前記処理ガスをプラズマ化する機構と、前記シリコン基板を加熱する機構と、前記処理容器内を真空排気する機構とを具備することを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１４〜１６いずれか１項記載の半導体装置の製造方法であって、
前記チャージトラップ膜がＳｉＮから構成されていることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１４〜１７いずれか１項記載の半導体装置の製造方法であって、
前記結晶質膜が、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ランタノイド系酸化物のいずれかから構成されていることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１４〜１８いずれか１項記載の半導体装置の製造方法であって、
前記アモルファス膜が、ＳｉＯ２膜、アルミニウムシリケート膜、Ａｌ２Ｏ３膜、Ａｌ２Ｏ３−ＳｉＯ２ラミネート膜のいずれかから構成されていることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−１１９７０６（Ｐ２０１２−１１９７０６Ａ）
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願番号】特願２０１２−１１６８０（Ｐ２０１２−１１６８０）
【出願日】平成２４年１月２４日（２０１２．１．２４）
【分割の表示】特願２００８−３１８６０６（Ｐ２００８−３１８６０６）の分割
【原出願日】平成２０年１２月１５日（２００８．１２．１５）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願日】平成２４年１月２４日（２０１２．１．２４）
【分割の表示】特願２００８−３１８６０６（Ｐ２００８−３１８６０６）の分割
【原出願日】平成２０年１２月１５日（２００８．１２．１５）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
[ Back to top ]