【課題】低いオン抵抗を得ながら、優れた耐圧性能を持つ、縦型の半導体装置およびその製造方法を提供する。
【解決手段】開口部２８はｎ⁻型ＧａＮドリフト層４にまで届いており、開口部の壁面を覆うように位置する再成長層２７と、ｐ型ＧａＮバリア層６と、ゲート電極Ｇと、ソース電極Ｓとを備え、チャネルが電子走行層２２内の電子供給層２６との界面に生じる二次元電子ガスにより形成され、ｐ型ＧａＮバリア層６がＧａＮ系積層体１５の表層をなし、かつソース電極Ｓが、再成長層２７およびｐ型ＧａＮバリア層６に接して位置することを特徴とする。 （もっと読む）

【課題】 ｐ型ＧａＮバリア層の電位を確実に固定することでピンチオフ特性、耐圧性能の向上を安定して得ることができる縦型の半導体装置を提供する。
【解決手段】 ＧａＮ系積層体１５に開口部２８が設けられており、開口部の壁面を覆うように位置するチャネルを含む再成長層２７と、ソース電極Ｓとオーミック接触するｎ^＋型ソース層８と、ｐ型ＧａＮバリア層６と、その間に位置するｐ^＋型ＧａＮ補助層７とを含み、ｐ型ＧａＮバリア６の電位をソース電位に固定するために、ｐ^＋型ＧａＮ補助層７が、ｎ^＋型ソース層８とトンネル接合を形成することを特徴とする。 （もっと読む）

【課題】 縦型ＧａＮ系半導体装置において、ｐ型ＧａＮバリア層による耐圧性能の向上を得ながら、オン抵抗を低くできる半導体装置を提供する。
【解決手段】 開口部２８壁面に位置するチャネルを含む再成長層２７と、端面が被覆されるｐ型バリア層６と、ｐ型バリア層上に接するソース層７と、再成長層の上に位置するゲート電極Ｇと、開口部の周囲に位置するソース電極Ｓとを備え、ソース層が超格子構造で構成され、該超格子構造が、ｐ型バリア層よりも小さい格子定数を持つ第１の層（ａ層）と、該第１の層よりも格子定数が大きい第２の層（ｂ層）との積層体である、ことを特徴とする。 （もっと読む）

【課題】埋込ゲート層とゲート配線とのコンタクト構造をより微細化できる構造としたＪＦＥＴを有する半導体装置を提供する。
【解決手段】埋込ゲート層１０とゲート配線１２との電気的な接続をトレンチ１３内に形成したｐ⁺型コンタクト埋込層１４によって行うようにする。これにより、ｐ⁺型コンタクト埋込層１４のみしか配置されないトレンチ１３の幅を、従来の半導体装置のように層間絶縁膜やゲート配線などが配置されるトレンチと比較して、狭くすることが可能となる。したがって、埋込ゲート層１０とゲート配線１２とのコンタクト構造をより微細化できる構造としたＪＦＥＴを有する半導体装置とすることが可能となる。 （もっと読む）

【課題】より信頼性の高い有機半導体素子及びその製造方法を提供する。
【解決手段】連続的な第一の電極と、多数の孔が形成された絶縁層及び第二の電極と、連続的な有機半導体層と、連続的な第三の電極と、を有する有機半導体素子とする。また、基板に連続的な第一の電極を形成する工程、第一の電極上に荷電微粒子を分散付着させる工程、第一の電極及び前記分散付着した荷電微粒子上に絶縁層及び第二の電極を形成する工程、荷電微粒子を除去する工程、連続した有機半導体層を形成する工程、有機半導体層上に第三の電極を形成する工程、を有する有機半導体素子の製造方法とする。 （もっと読む）

【課題】印刷等の簡便なプロセスで成膜できる溶解性を有し、成膜後は簡単な処理により不溶化し、後工程でのダメージを軽減できると共に、不溶化処理後は良好な半導体特性を示すジチエノベンゾジチオフェン誘導体からなる有機半導体材料前駆体、該前駆体を含有するインク、該インクを用いて作製された絶縁部材、電荷輸送性部材、有機電子デバイスの提供。
【解決手段】下記一般式（Ｉ）で表されるジチエノベンゾジチオフェン誘導体からなることを特徴とする有機半導体材料前駆体。


〔上記式中、Ｘ及びＹは、外部刺激によりＸとＹが結合してＸ−Ｙとして一般式（Ｉ）の化合物から脱離する基を表し、Ｒ^１及びＲ^２はそれぞれ独立に、アルキル基、又はアリール基を表し、Ｒ^３〜Ｒ^１０はそれぞれ独立に、水素、アルキル基、アルコキシ基、アルキルチオ基、又はアリール基を表す。〕 （もっと読む）

【課題】高い有機溶媒溶解性を有し、低いエネルギー付与で有機半導体化合物に変換可能な置換基脱離化合物と、これを用いた有機電子デバイスを提供する。
【解決手段】一般式（Ｉ）で表され、エネルギー付与により一般式（Ｉａ）で表される化合物と一般式（II）で表される化合物に変換可能なことを特徴とする置換基脱離化合物。


［式（Ｉ）、（Ｉａ）、（II）中、ＸおよびＹは水素原子もしくは脱離性置換基を表し、該ＸおよびＹのうち一方は脱離性置換基であり、他方は水素原子である。Ｑ_１乃至Ｑ_６は水素原子、ハロゲン原子または、一価の有機基である。］ （もっと読む）

【課題】微細化と、オン特性を改善する、炭化珪素トランジスタ装置の製造方法の提供。
【解決手段】高濃度ｎ型炭化珪素基板２上に、低濃度ｎ型ドリフト層３と高濃度ｐ型層１０をエピタキシャル成長する工程と、高濃度ｐ型層１０の一部を除去離間した複数の高濃度ｐ型ゲート領域４を形成する工程と、互いに隣り合った高濃度ｐ型ゲート領域４の間に位置するチャネル領域７、高濃度ｐ型ゲート領域４及びゲート電極領域１０の全面を覆う低濃度ｎ型ドリフト層３よりも低い不純物濃度の低濃度ｎ型領域１１をエピタキシャル成長する工程と、低濃度ｎ型領域１１の一部を除去する工程と、低濃度ｎ型領域１１の表面にイオン注入し高濃度ｎ型ソース領域５を形成する工程と、高濃度ｎ型ソース領域５上にソース電極６を、高濃度ｎ型炭化珪素基板２の裏面にドレイン電極１を、ゲート電極領域１０にゲート電極８を形成する工程を含む炭化珪素トランジスタ装置の製造方法。 （もっと読む）

【課題】 立ち上がり電圧低減と高耐圧実現の両立を可能とする構造を提案する。
【解決手段】 ＳｉＣ縦型ダイオードにおいて、カソード電極２１と、ｎ^＋＋カソード層１０と、ｎ^＋＋カソード層上のｎ⁻ドリフト層１１と、一対のｐ^＋領域１２と、ｎ⁻ドリフト層１１とｐ^＋領域１２の間に形成され、且つ一対のｐ^＋領域１２に挟まれたｎ^＋チャネル領域１６と、ｎ^＋＋アノード領域１４と、ｎ^＋＋アノード領域１４とｐ^＋領域１２に形成されたアノード電極２２を備える。 （もっと読む）

【課題】確実なノーマリオフ動作する縦型AlGaN/GaN-HEMTおよびその製造方法を提供する。
【解決手段】n⁺-GaN基板11の表面にn-GaNバッファ層12、UID-GaN層13、UID-AlGaN層14が順次積層され、UID-AlGaN層の表面に形成されたSiN表面保護膜16と、この表面保護膜の開口部を覆うSiN第1ゲート絶縁膜18と、アパーチャ形成用リセス19内に埋め込まれたn-GaNアパーチャ20と、このアパーチャのn⁺-GaN基板とは反対側表面と第1ゲート絶縁膜とを少なくとも覆うSiN第2ゲート絶縁膜21と、第1ゲートリセス内の第2ゲート絶縁膜の表面に形成されたゲート電極22と、第1ゲートリセスを挟み、UID-AlGaN層の表面に離間して形成されたソース電極23と、n⁺-GaN基板のUID-AlGaN層とは反対側の表面に形成されたドレイン電極24とを備える。 （もっと読む）

【課題】縦型半導体装置の電流経路の低抵抗化を図る。
【解決手段】半導体装置１は、基板２の上方に形成された、電子ドリフト層４、電子ブロック層５、電子走行層６及び電子供給層７を含む。電子走行層６及び電子供給層７には、電子走行層６内に２ＤＥＧ１６が生成される材料が用いられる。電子ブロック層５には、その開口部９に、絶縁膜１０を介してゲート電極１１が形成され、電子供給層７には、ソース電極１３が接続される。基板２の裏面には、ドレイン電極１５が接続される。 （もっと読む）

【課題】電荷輸送性、安定性に優れた有機半導体材料として有用な芳香族化合物の提供。
【解決手段】式（１）


［式中、Ａｒ^１１は、芳香環を含む基を示し、Ｘ^１１及びＸ^１２は、式（１ａ）又は式（１ｂ）で表される基を示す。］で表される芳香族化合物。 （もっと読む）

【課題】ノーマリオフ型の炭化珪素接合ＦＥＴはゲートの特性が、使い勝手が悪いという問題がある。これは、ノーマリオフを実現するためにゲート電圧が0Vでオフしていなければならず、かつ、ゲート・ソース間のpn接合に電流が流れないようにオン状態としてはゲート電圧を2.5V程度に抑える必要があるため、実質的にゲート電圧を0Vから2.5Vの間で制御しなければならないためである。従って、閾値電圧からオン状態のゲート電圧までが1Vから2V程度しかなく、ドレイン電流がゲート電圧の変化に非常に敏感であるため、ゲートの制御が難しい。
【解決手段】本願発明は、ノーマリオフ型の炭化珪素接合ＦＥＴのゲートに、接合ＦＥＴのゲート容量と同等か少し小さな容量を持つ素子を接続したものである。 （もっと読む）

【課題】小型かつ高性能で、性能のばらつきが抑制された半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１上に形成された第１のＧａＮ層１２と、第１のＧａＮ層１２上に形成されたドレインパッド２３と、第１のＧａＮ層１２上に形成された複数の円柱状のＧａＮ層１４と、これらの円柱状のＧａＮ層１４の上端に接するように形成された第２のＧａＮ層１６と、第２のＧａＮ層１６上に形成されたソースパッド２５と、を具備する半導体装置であって、複数の円柱状のＧａＮ層１４は、それぞれ下方から上方に向かって径が連続的に拡大された形状であるとともに、下から順にドレイン領域１７、ゲート領域１８、ドレイン領域１７よりも短いソース領域１９からなり、ドレイン領域１７の周囲には第１の絶縁膜２０、ゲート領域１８の周囲にはゲート電極２１、ソース領域１９の周囲には第２の絶縁膜２２がそれぞれ形成される。 （もっと読む）

【課題】小型かつ高性能で、性能のばらつきが抑制された半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１上に形成された第１のＧａＮ層１２と、第１のＧａＮ層１２上に形成されたソースパッド２３と、第１のＧａＮ層１２上に形成された複数の円柱状のＧａＮ層１４と、これらの円柱状のＧａＮ層１４の上端に接するように形成された第２のＧａＮ層１６と、第２のＧａＮ層１６上に形成されたドレインパッド２５と、を具備する半導体装置であって、複数の円柱状のＧａＮ層１４は、それぞれ下方から上方に向かって径が連続的に拡大された形状であるとともに、下から順にソース領域１７、ゲート領域１８、ドレイン領域１９からなるとともに、ドレイン領域１９は、ソース領域１７よりも長く形成され、ソース領域１７の周囲には第１の絶縁膜２０、ゲート領域１８の周囲にはゲート電極２１、ドレイン領域１９の周囲には第２の絶縁膜２２がそれぞれ形成される。 （もっと読む）

【課題】ゲートリーク電流を低減できる、窒化物電子デバイスを作製する方法を提供する。
【解決手段】時刻ｔ０で基板生産物を成長炉に配置した後に、摂氏９５０度まで基板温度を上昇する。基板温度が十分に安定した時刻ｔ３でトリメチルガリウム及びアンモニアを成長炉に供給して、ｉ−ＧａＮ膜を成長する。時刻ｔ５で基板温度が摂氏１０８０度に到達する。基板温度が十分に安定した時刻ｔ６でトリメチルガリウム、トリメチルアルミニウム及びアンモニアを成長炉に供給して、ｉ−ＡｌＧａＮ膜を成長する。時刻ｔ７でトリメチルガリウム及びトリメチルアルミニウムの供給を停止して成膜を停止した後に、速やかに、成長炉へアンモニア及び水素の供給を停止すると共に窒素の供給を開始して、成長炉のチャンバ中においてアンモニア及び水素の雰囲気を窒素の雰囲気に変更する。窒素の雰囲気が形成された後に、時刻ｔ８で基板温度の降下を開始する。 （もっと読む）

【課題】 第１半導体層と第２半導体層とのヘテロ接合により第１半導体層に二次電子ガス層を生じさせつつ、ソース電極とドレイン電極との間の通電状態を切り換えるためのゲート電圧のしきい値を所定の値に調整することができる電界効果トランジスタを提供する。
【解決手段】 電界効果トランジスタ１０では、サファイア基板１１上に、ｉ型のＧａＮからなるＧａＮ層１３と、ｉ型のＧａＮと格子定数が異なるｉ型のＡｌＧａＮからなるＡｌＧａＮ層１４と、ｉ型のＡｌＧａＮよりもエッチングレートが小さいｉ型のＡｌＩｎＮからなるＡｌＩｎＮ層１５とが順に形成されている。ＡｌＩｎＮ層１５の上端から途中まで伸びている溝２５が形成されており、その溝２５の底部の少なくとも一部にゲート電極２６がショットキー接続されている。 （もっと読む）

【課題】ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制する。
【解決手段】トレンチ６の先端部に形成されたｎ^-型チャネル層７がトレンチ６の長辺に位置する部分よりも膜厚が厚くなるため、そのトレンチ６の先端部においてＪＦＥＴ構造が構成されないようにする。例えば、トレンチ６の先端部の周辺を含めてｎ⁺型ＳｉＣ基板１の外縁部においてｎ⁺型ソース領域４が除去されると共に、トレンチ６の先端部においてｎ^-型チャネル層７および第２ゲート領域８が除去された凹形状とする。これにより、トレンチ６の先端部のＪＦＥＴ構造の閾値がトレンチ６の長辺に位置する部分のＪＦＥＴ構造の閾値からずれることによる影響を受けることがない。したがって、ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制できる構造のＳｉＣ半導体装置とすることが可能となる。 （もっと読む）

【課題】高耐圧および高電流のスイッチング動作が可能で、かつ製造が容易なＦＥＴを提供する。
【解決手段】半導体薄体の一の主表面に設けられた、第１導電型のソース領域（1）と、第１導電型のチャネル領域（10）と、チャネル領域を限定する第２導電型の限定領域（5）と、他の主表面に設けられた第１導電型のドレイン領域（3）と、厚さ方向に連続する第１導電型のドリフト領域（4）とを備え、ドリフト領域（4）およびチャネル領域（10）の不純物濃度は、ソース領域（1）、ドレイン領域（3）および限定領域（5）の不純物濃度よりも低く、チャネル領域（10）の不純物濃度はドリフト領域（4）の不純物濃度よりも低い。 （もっと読む）

【課題】小型かつ高性能な半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１上に形成された第１のＧａＮ層１２と、第１のＧａＮ層１２上に形成されたソースパッド２３と、第１のＧａＮ層１２上に形成された複数の円柱状のＧａＮ層１４と、これらの円柱状のＧａＮ層１４の上端に接するように形成された第２のＧａＮ層１６と、第２のＧａＮ層１６上に形成されたドレインパッド２５と、を具備する半導体装置であって、複数の円柱状のＧａＮ層１４は、それぞれ下から順にソース領域１８、ゲート領域１９、ソース領域よりも径が細いドレイン領域１７からなり、ソース領域１８の周囲には第１の絶縁膜２０、ゲート領域１９の周囲にはゲート電極２１、ドレイン領域１７の周囲には所定の空間を介して第２の絶縁膜２２がそれぞれ形成される。 （もっと読む）