【課題】耐圧特性に優れた高電子移動度トランジスタ（ＨＥＭＴ）を提供する。
【解決手段】基板１２上に形成された複数の活性半導体層１６、１８を含むＨＥＭＴ１０。ソース電極２０、ドレイン電極２２、およびゲート２４は、複数の活性層１６、１８と電気的に接触して形成される。スペーサ層２６は、複数の活性層１６、１８の表面の少なくとも一部の上に形成され、ゲート２４を覆っている。フィールドプレート３０が、スペーサ層２６上に形成されて、ソース電極２２に電気的に接続され、このフィールドプレート３０はＨＥＭＴ１０内の最高動作電界を低減する。 （もっと読む）

【課題】電流コラプスを低減し、ドレイン電流を増大しながら、ゲートリーク電流を減少できるようにする。
【解決手段】半導体装置は、基板１と、基板１の上に形成されたIII族窒化物からなる半導体層２、３と、半導体層２、３の上に、それぞれ形成されたソース電極５、ゲート電極７及びドレイン電極６と、半導体層２、３の上に、ゲート電極７の下部及び半導体層２、３と接し、且つ、ソース電極５及びドレイン電極６と離間するように形成されたシリコンを含まない第１保護膜８と、半導体層２、３の上に、半導体層２、３と接し且つゲート電極７の下部と離間するように形成され、第１保護膜８と組成が異なり且つ窒素を含む第２保護膜９とを備えている。 （もっと読む）

【課題】電流コラプスが抑制され、耐圧の高い半導体装置を提供する。
【解決手段】基板１１０と、基板１１０の上方に形成された窒化物系化合物半導体からなるバッファ層１２０と、バッファ層１２０上に形成された窒化物系化合物半導体からなるチャネル層１３０と、チャネル層１３０の上方に形成された窒化物系化合物半導体からなる電子供給層１３２と、電子供給層１３２の上方に形成された第１の電極１３６と、電子供給層１３２の上方に形成された第２の電極１３８と、を備え、第２の電極１３８の電位に対して、基板１１０の電位および第１の電極１３６の電位が同じ側であり、第２の電極１３８の下の領域のバッファ層１２０の厚さおよびチャネル層１３０の厚さの合計が、第１の電極１３６の下の領域のバッファ層１２０の厚さおよびチャネル層１３０の厚さの合計より、大きい半導体装置。 （もっと読む）

【課題】III−Ｖ族トランジスタとIV族ダイオードからなる積層複合デバイスを提供する。
【解決手段】積層複合デバイスはIV族ダイオードと該IV族ダイオードの上に積層されたIII−Ｖ族トランジスタとを備える。IV族ダイオードのカソードがIII−Ｖ族トランジスタのソースと接触され、IV族ダイオードのアノードがIII−Ｖ族トランジスタのゲートに結合されて前記複合デバイスパッケージの底面上の複合アノードを与え、III−Ｖ族トランジスタのドレインが複合デバイスパッケージの底面に対向する上面上の複合カソードを与える。 （もっと読む）

【課題】ＦＥＴのソース領域にショットキー電極を形成し、内部にオミックパターン電極を備え、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフ動作すると共に高耐圧及び高電流で動作可能な、半導体素子及び製造方法を提供する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０と離間され、窒化物半導体層３０にショットキー接合されるソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上及びソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、ドレイン電極５０と離間されるように誘電層４０上に配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上部に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】ＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成し、ドレイン電極と該ソース電極との間にフローティングガードリングを設けることによって、ノーマリ−オフで動作する半導体素子を提供する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ショットキー接合されたソース電極６０と、ドレイン電極５０とソース電極６０との間で窒化物半導体層３０にショットキー接合されたフローティングガードリング７５と、ドレイン電極５０とソース電極６０との間及びソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、誘電層４０上に形成され、一部が、誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】水素を用いた熱分解において、水素濃度を規定してエッチング速度を制御することで、半導体装置の製造方法の加工精度を向上させる。
【解決手段】半導体装置１の製造方法は、基板１０に窒化物半導体で形成された第１層（障壁層２５）および第２層（キャップ層２６）を順に堆積させる堆積工程と、窒素および水素の混合雰囲気中で加熱して第２層をエッチングする熱エッチング工程とを備える。熱エッチング工程では、水素濃度が１％以上２０％以下であることが望ましい。 （もっと読む）

【課題】高耐圧及び高電流の動作が可能な半導体素子及びその製造方法を提案する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャンネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０の方向に突出した多数のパターン化された突起６１を備え、内部に窒化物半導体層３０にオーミック接合されるオーミックパターン６５を含むソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上に、且つ、パターン化された突起６１を含んでソース電極６０上の少なくとも一部に亘って形成された誘電層４０と、一部が、誘電層４０を間に置いてソース電極６０のパターン化された突起６１部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極７０と、を含んでなる。 （もっと読む）

【課題】半導体素子、例えばＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフまたはエンハンスメントモード動作する半導体素子及び製造方法を提供する。
【解決手段】基板１０上に配設され、内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、該窒化物半導体層３０にオミック接合されたドレイン電極５０と、該ドレイン電極５０と離間して配設され、該窒化物半導体層３０にショットキー接合されたソース電極６０と、該ドレイン電極５０と該ソース電極６０との間の窒化物半導体層３０上及び該ソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、該ドレイン電極５０と離間して誘電層４０上に配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】オン抵抗を低め、高電流で動作する半導体素子及び製造方法を提供する。
【解決手段】基板１０上部に配設され、内部に２次元電子ガスチャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０と離間して配設され、窒化物半導体層３０にショットキー接合されたソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上及びソース電極６０の少なくとも一部上にかけて形成され、ドレイン電極５０とソース電極６０との間にリセスを形成する誘電層４０と、ドレイン電極５０と離間して誘電層４０上及びリセスに配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向へのエッジ部分上部に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】窒化物半導体を用いた半導体装置のオン抵抗を低減できるようにする。
【解決手段】半導体装置は、アンドープのＡｌＧａＮ層１０４と、該ＡｌＧａＮ層１０４の上に形成され、ＡｌＧａＮ層１０４とオーミック接触するソース電極１０７及びドレイン電極１０８とを有している。ＡｌＧａＮ層１０４の上部における少なくとも各電極１０７、１０８と接触する部分には、不純物拡散層１１０が形成されている。不純物拡散層１１０は、ＡｌＧａＮ層１０４に対しアクセプタ性を示す不純物が拡散し、且つ、ＡｌＧａＮ層１０４における窒素空孔と不純物とが結合してなる不純物準位が、ＡｌＧａＮ層１０４の伝導帯端の近傍に形成される。 （もっと読む）

【課題】基板の反りを抑制しつつ、バッファ層及び化合物半導体の厚さを稼ぐことができ、素子耐圧を向上することができる半導体装置を提供する。
【解決手段】半導体装置は、基板２と、バッファ層３と、窒化物系化合物半導体４とを備える。バッファ層３は、ＡｌＮ層とＧａＮ層とを積層した第１のバッファ領域３２１，３３１と、ＧａＮ層を有する第２のバッファ領域３２２，３３２とを交互に積層して構成される。バッファ層３において窒化物系化合物半導体４側の第１のバッファ領域３３１とそれに隣接する第２のバッファ領域３３２との１組の全体のＡｌ組成は基板側の１組のＡｌ組成に対して大きく設定されている。 （もっと読む）

【課題】 エッチングによるダメージを抑制しながら、ヘテロ接合面の近傍に負イオンを導入する技術を提供する。
【解決手段】 導入領域８上に保護膜３０を形成する保護膜形成工程と、保護膜形成工程の後に、導入領域８を負イオンを含むプラズマに曝すプラズマ工程を備えている。保護膜３０は、プラズマに対するエッチング速度が導入領域８よりも小さい。保護膜３０には、負イオンを通過させることが可能な材料が用いられている。プラズマ中の負イオンは、保護膜３０を通過し、導入領域８に導入される。 （もっと読む）

【課題】低シート抵抗化、リーク電流の低減、および、オーミック電極の接触抵抗の低減を実現する。
【解決手段】基板と、基板上に設けられ第１の窒化物系化合物半導体からなるチャネル層と、チャネル層上に設けられたバリア層と、バリア層上に設けられた第１電極と、チャネル層の上方に設けられた第２電極とを備え、バリア層は、チャネル層上に設けられ第１の窒化物系化合物半導体よりバンドギャップエネルギーが大きい第２の窒化物系化合物半導体からなる障壁層と、第２の窒化物系化合物半導体よりバンドギャップエネルギーが小さい第３の窒化物系化合物半導体からなり量子準位が形成された量子準位層とを有する半導体デバイスを提供する。 （もっと読む）

【課題】光照射に適合した、少なくとも１つの電位障壁、又は表面障壁を持つ半導体デバイスの製造または処理に関し、高い絶縁破壊電圧と、大電流で低いキヤリア密度を有するデバイスの製造方法を提供する。
【解決手段】ａ）基板１を用意するステップと、ｂ）第１エピタキシャル半導体層３を基板１の上に設けるステップと、ｃ）１次元または２次元の繰り返しパターンを形成するステップと、を含み、パターンの各部分が、０．１〜５０の範囲のアスペクト比を有するようにした方法を開示する。対応する半導体デバイス、電子回路および装置も開示している。 （もっと読む）

【課題】高電力で高性能なデバイスによって生成される熱応力に耐えることができる金属相互接続システムを提供する。
【解決手段】半導体デバイス構造であって、炭化ケイ素およびＩＩＩ族窒化物からなる群から選択される広バンドギャップの半導体部分と、該半導体部分に対する相互接続構造であって、それぞれ２つの高導電性層と互い違いに、少なくとも２つの拡散バリア層を含む、相互接続構造とを備え、該拡散バリア層は、該高導電性層とは異なる熱膨張係数を有し、該高導電性層よりも低い熱膨張係数を有し、該それぞれの熱膨張係数の差異は、該高導電性層の膨張を抑えるために十分な大きさであるが、層間の接着強度を超える歪みを隣接層間に生じさせる差異よりも小さい、半導体デバイス構造。 （もっと読む）

【課題】薄切りしたＳｉＣウェハの歪み、反り、全厚さ変動（ＴＴＶ）を低減する。
【解決手段】直径が少なくとも約７５ミリメートル（３インチ）のＳｉＣブールを、ＳｉＣの種結晶使用昇華成長により成長させ、該ＳｉＣブールを薄切りにして少なくとも１つのウェハを得る。その後、内層面損傷がウェハの各側において同一となるように、ラッピング下方力を、前記ウェハを折り曲げる下方力未満の量に制限しつつ、ＳｉＣウェハをラッピングし、ＳｉＣウェハを研磨する。これにより、高品質のＳｉＣ単結晶ウェハ１６が得られる。該ウェハ１６上には複数の窒化物エピタキシャル層１８等が形成される。 （もっと読む）

【課題】製造された結晶にある欠陥総数を低減するために、種結晶を用いた昇華システムにおいて形成された結晶の１ｃらせん転位欠陥レベルが低く、より大きく、高品質の炭化珪素バルク単結晶を製造する方法を提供する。
【解決手段】３Ｃ、４Ｈ、６Ｈ、２Ｈ、および１５Ｒポリタイプからなる群から選択されるポリタイプであって、少なくとも７５ｍｍ（３インチ）の直径と、約２０００ｃｍ^−２未満の１ｃらせん転位密度とを有する高品質のＳｉＣ単結晶ウェハ。 （もっと読む）

【課題】常時オフＶＪＦＥＴ集積電源スイッチを含むワイドバンドギャップ半導体デバイスの提供。
【解決手段】電源スイッチは、モノリシックまたはハイブリッドに実装され得、シングルまたはマルチチップのワイドバンドギャップ電源半導体モジュールにビルトインされた制御回路と一体化され得る。該デバイスは、高電力で温度に対する許容性があり、耐放熱性のエレクトロニクスコンポーネントにおいて用いられ得る。該デバイスを作成する方法もまた、記述される。 （もっと読む）

【課題】電子移動度の低下が抑制され、かつ二次元電子ガスの閉じ込めが高められた半導体装置およびその製造方法を提供する。
【解決手段】Ａｌ_aＩｎ_bＧａ_1-(a+b)Ｎ（０≦ａ，ｂ≦１、０≦ａ＋ｂ≦１）から成り、第２の窒化物半導体層３よりもバンドギャップが大きい第１の窒化物半導体層２、Ａｌ_cＩｎ_dＧａ_1-(c+d)Ｎ（０≦ｃ，ｄ≦１、０≦ｃ＋ｄ≦１）から成る第２の窒化物半導体層３、Ｉｎ_eＧａ_1-eＮ（０＜ｅ≦１）から成り、第２の窒化物半導体層３よりもバンドギャップが小さいバックバリア層４、Ａｌ_fＩｎ_gＧａ_1-(f+g)Ｎ（０≦ｆ，ｇ≦１、０≦ｆ＋ｇ≦１）から成り、第２の窒化物半導体層３とバンドギャップが等しいチャネル層５、Ａｌ_hＩｎ_iＧａ_1-(h+i)Ｎ（０≦ｈ，ｉ≦１、０≦ｈ＋ｉ≦１）から成り、チャネル層５よりもバンドギャップが大きいバリア層６を、この順に基板１に積層する。 （もっと読む）