【課題】オン抵抗が低く耐圧および信頼性が高い電界効果トランジスタを提供する。
【解決手段】基板１上に形成されたキャリア走行層３と、前記キャリア走行層上に形成され前記キャリア走行層よりもバンドギャップエネルギーが高いキャリア供給層４ａ、４ｂと、前記キャリア供給層から前記キャリア走行層の表面または内部に到る深さまで形成されたリセス部５と、前記キャリア供給層上に形成されたドレイン電極１１と、前記リセス部に形成され、前記ドレイン電極側のキャリア供給層と重畳するように延設したゲート電極７と、前記リセス部の底面と前記ゲート電極との間に形成された第１絶縁膜６と、前記ゲート電極と前記ドレイン電極側のキャリア供給層との間に形成され前記第１絶縁膜よりも誘電率が高い第２絶縁膜８ａとを備える。 （もっと読む）

【課題】ＨＥＭＴのチャンネル抵抗を小さくできる構造を有する化合物半導体エピタキシャルウエハ及び高周波半導体装置を提供する。
【解決手段】半絶縁性半導体基板１０と、結晶成長性を良好にするためのバッファ層１１と、一様にドープされた領域内にデルタドープされた領域を有する第１の電子供給層１２と、電子のポテンシャル障壁を形成する第１のスペーサ層１３と、２次元電子を発生させるチャネル層１４と、電子のポテンシャル障壁を形成する第２のスペーサ層１５と、一様にドープされた領域内にデルタドープされた領域を有する第２の電子供給層１６と、オーミックコンタクトをとるためのキャップ層１７と、を順次積層して形成してなることを特徴とする。 （もっと読む）

【課題】ＬＥＤや高電子移動度トランジスタなどのデバイス用として有用なＩＩＩ−Ｖ族窒化物品の提供。
【解決手段】自立ＩＩＩ−Ｖ族窒化物基板上に堆積したＩＩＩ−Ｖ族窒化物ホモエピタキシャル層を含むホモエピタキシャルＩＩＩ−Ｖ族窒化物品であって、前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャル層が１Ｅ６／ｃｍ²未満の転位密度を有しており、（ｉ）前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャル層と前記自立ＩＩＩ−Ｖ族窒化物基板の間に酸化物を有するか、（ii）前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャル層と前記自立ＩＩＩ−Ｖ族窒化物基板の間にエピ中間層を有するか、
（iii）前記自立ＩＩＩ−Ｖ族窒化物基板がオフカットされており、前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャル層が非（０００１）ホモエピタキシャルステップフロー成長結晶を含むことを特徴とする。 （もっと読む）

【課題】バッファで改善された結晶性および平坦性を有効に機能積層体に引き継がせることにより、機能積層体の平坦性および結晶性を向上させた半導体素子をその製造方法とともに提供する。
【解決手段】基板１上に、バッファ２と、複数の窒化物半導体層を含む機能積層体３とを具える半導体素子１００であって、機能積層体３は、バッファ２側にｎ型またはｉ型である第１のＡｌ_ｘＧａ_１−ｘＮ層４(０≦ｘ＜１)を有し、バッファ２と機能積層体３との間に、第１のＡｌ_ｘＧａ_１−ｘＮ層４とＡｌ組成が略等しいｐ型不純物を含むＡｌ_ｚＧａ_１−ｚＮ調整層５(ｘ−０．０５≦ｚ≦ｘ＋０．０５、０≦ｚ＜１)を具え、バッファ２は、少なくとも機能積層体３側にＡｌ_αＧａ_１−αＮ層(０≦α≦１)を含み、該Ａｌ_αＧａ_１−αＮ層のＡｌ組成αと、第１のＡｌ_ｘＧａ_１−ｘＮ層４のＡｌ組成ｘとの差が、０．１以上であることを特徴とする。 （もっと読む）

【課題】ＭＯＳ型デバイスのゲート絶縁膜の破壊を防止すると共に、信頼性を向上させた、窒化物系半導体装置を提供することを目的とする。
【解決手段】ドレイン電極２６とゲート電極２８との間に設けられたＳＢＤ金属電極３０がＡｌＧａＮ層２０とショットキー接合されている。また、ＳＢＤ金属電極３０とソース電極２４とが接続されており、電気的に短絡している。これにより、ゲート電極２８にオフ信号が入ると、ＭＯＳＦＥＴ部３２がオフ状態となり、ＭＯＳＦＥＴ部３２のドレイン側の電圧がドレイン電極２６の電圧値と近くなる。ドレイン電極２６の電圧が上昇すると、ＳＢＤ金属電極３０の電圧値が、ＭＯＳＦＥＴ部３２のドレイン側の電圧値よりも低くなるため、ＳＢＤ金属電極３０によってＭＯＳＦＥＴ部３２のドレイン側とドレイン電極２６とが電気的に切断される。 （もっと読む）

【課題】高い入力電力耐性と、低い雑音指数の両者を達成する低雑音増幅器を提供すること。
【解決手段】低雑音増幅器は、第一のIII族窒化物系トランジスタと、第一のIII族窒化物系トランジスタに結合された第二のIII族窒化物系トランジスタとを含んでいる。第一のIII族窒化物系トランジスタは、入力信号に対する第一増幅段を提供するように構成され、第二のIII族窒化物系トランジスタは、入力信号に対する第二増幅段を提供するように構成される。 （もっと読む）

【課題】Ｉｄ―ｍａｘ特性低下を低減可能なIII族窒化物半導体電子デバイスが提供される。
【解決手段】III族窒化物半導体電子デバイス１１では、チャネル層２１はＡｌＧａＮからなると共に、バリア層２３はチャネル層２１より大きなバンドギャップのＡｌＧａＮからなる。チャネル層２１が、ＧａＮではなく、ＡｌＧａＮからなるので、III族窒化物半導体電子デバイス１１においてＩｄ―ｍａｘ特性低下を低減可能である。また、第１及び第２の電極１７、１９は、それぞれ、チャネル層２１の第１及び第２の部分２１ａ、２１ｂ上に設けられる。チャネル層２１において第１の部分２１ａの不純物濃度が第２の部分２１ｂの不純物濃度と同じであるから、チャネル層２１における第１の部分にイオン注入が行われていない。半導体積層１５に部分的にイオン注入を行っていない。このイオン注入の使用回避により、Ｉｄ―ｍａｘ特性低下を更に低減可能である。 （もっと読む）

【課題】半導体装置において低抵抗なオーミック性を有し、酸・アルカリによる腐食に対し高い耐性を持つ電極を得ることを目的とする。
【解決手段】本発明に係る第１の半導体装置は、窒化物半導体層１と、窒化物半導体層上に設けられた電極とを備え、窒化物半導体層１は電極下に、それ以外の部分よりも高濃度にｎ型不純物を含む高濃度不純物領域２を備え、電極は、窒化物半導体層１上に設けられた第一金属層３と、第一金属層３上に設けられた第二金属層４と、第二金属層４上に設けられた第三金属層５と、を備え、第一金属層３は第二金属層４よりも窒化物半導体層１との高い密着性を有する金属を含み、第三金属層５は水素よりもイオン化傾向の小さい金属を含む。 （もっと読む）

【課題】ノーマリオフ特性を有する低オン抵抗で高耐圧の窒化物半導体素子を提供する。
【解決手段】基板上に設けられた第１導電型の窒化物半導体からなる第１半導体層５と、前記第１半導体層の上に設けられ、前記第１半導体層のシートキャリア濃度と同量のシートキャリア濃度を有する第２導電型の窒化物半導体からなる第２半導体層６と、を備える。前記第２半導体層の上には、前記第２半導体層よりも禁制帯幅が広い窒化物半導体からなる第３半導体層７が設けられる。前記第２半導体層に電気的に接続された第１主電極１０と、前記第１主電極と離間して設けられ、前記第２半導体層に電気的に接続された第２主電極２０と、をさらに備え、前記第１主電極と前記第２主電極との間において、前記第３半導体層および前記第２半導体層を貫通して前記第１半導体層に達する第１のトレンチの内部に絶縁膜３３を介して設けられた制御電極３０を備える。 （もっと読む）

【課題】結晶欠陥の少ない化合物半導体層を種基板上にエピタキシャル成長できる化合物半導体基板の製造方法を提供する。
【解決手段】電解めっきにおいて種基板１０を膜厚方向に貫通する貫通転位１０１〜１０５をそれぞれ通して種基板１０の厚さ方向に電流を流すことにより、種基板１０の第１の主面１１上の貫通転位１０１〜１０５が存在する位置に金属膜２０１〜２０５を選択的に形成するステップと、金属膜２０１〜２０５の融点より低いエピタキシャル成長温度で、金属膜２０１〜２０５を覆うように種基板１０の第１の主面１１上に化合物半導体層３０をエピタキシャル成長させるステップとを含む。 （もっと読む）

【課題】ゲート耐電圧が高くかつオン抵抗が低減されたノーマリオフ型ＧａＮ系ＦＥＴを提供する。
【解決手段】ノーマリオフ型ＧａＮ系ＦＥＴは、第１種ＧａＮ系半導体からなるチャネル層４と、このチャネル層上で互いに隔てて設けられた第２種ＧａＮ系半導体からなる一対の電子供給層５と、これら電子供給層の間でチャネル層を覆うゲート絶縁膜７と、チャネル層にオーミックコンタクトしているソース電極およびドレイン電極と、ゲート絶縁膜上に形成されたゲート電極とを備え、ゲート絶縁膜はチャネル層上に順次堆積された第１と第２の絶縁層を含み、第１絶縁層７ａはＳｉの酸化物、窒化物および酸窒化物のいずれかからなりかつ５ｎｍ以下の厚さを有し、第２絶縁層７ｂは第１絶縁層に比べて大きなε×Ｅ_ｃを有し、ここでεは誘電率を表し、Ｅ_ｃは絶縁破壊電界を表している。 （もっと読む）

【課題】本発明は、面積利用効率を向上しつつ、トランジスタＴの特性を維持し、更に整流素子Ｄの低順方向電圧化を図ることができる半導体装置を提供する。
【解決手段】半導体装置１は整流素子ＤとトランジスタＴとを備える。整流素子Ｄは、電流経路４３と、その一端に配設され整流作用を持つ第１の主電極１１と、その他端に配設された第２の主電極１２と、その第１の主電極１１と第２の主電極１２との間に配設され、第１の主電極１１に比べて順方向電圧が大きい第１の補助電極１５とを有する。トランジスタＴは、電流経路４３と、その一端において電流経路４３と交差する方向に配設された第３の主電極１３と、第３の主電極１３を取り囲んで配設された制御電極１４と、第２の主電極１２とを有する。 （もっと読む）

【課題】高い絶縁性を有する窒化物系半導体層を有する窒化物系半導体ウエハを安定的に提供する。
【解決手段】絶縁性基板上に、抵抗率が１０ＭΩｃｍ以上１００ＭΩｃｍ以下、膜厚が０．１μｍ以上１．５μｍ以下である半絶縁性窒化物系半導体層を有する。 （もっと読む）

【課題】チャネル層のキャリア濃度が増大することを避けてリークを低減できる構造を有する、窒化物電子デバイスを提供する。
【解決手段】半導体積層１５の斜面１５ａ及び主面１５ｃは、それぞれ、第１及び第２の基準面Ｒ１、Ｒ２に対して延在する。半導体積層１５の主面１５ｃは六方晶系III族窒化物のｃ軸方向を示す基準軸Ｃｘに対して５度以上４０度以下の範囲内の角度で傾斜すると共に、第１の基準面Ｒ１の法線と基準軸Ｃｘとの成す角度は第２の基準面Ｒ２の法線と基準軸Ｃｘとの成す角度より小さいので、チャネル層１９の酸素濃度を１×１０^１７ｃｍ^−３未満にすることができる。これ故に、チャネル層１９において、酸素添加によりキャリア濃度が増加することを避けることができ、チャネル層を介したトランジスタのリーク電流を低減できる。 （もっと読む）

【課題】 優れた縦方向耐圧を得た上で、安定して低いオン抵抗を確保することができる、半導体装置およびその製造方法を提供する。
【解決手段】ｎ型ドリフト層４、ｐ型層６、およびｎ型表層８、を含むＧａＮ系積層体、に形成され、開口部２８に露出するＧａＮ系積層体を覆うチャネルを含む再成長層２７が形成され、チャネルが電子走行層の電子供給層との界面に形成される二次元電子ガスであって、ｐ型層６の厚みが、電子走行層２２の厚みをｄとして、ｄ〜１０ｄの範囲にあり、かつ、（ｐ型層／ｎ型表層）界面から該ｎ型表層内へと、該ｐ型層におけるｐ型不純物濃度から濃度が減少するｐ型不純物傾斜層７が設けられていることを特徴とする。 （もっと読む）

【課題】リーク電流が抑制された窒化物半導体、及び該窒化物半導体を備えた半導体素子を提供する。
【解決手段】Ａｌ原子，Ｇａ原子及びＩｎ原子から選択される１以上の金属原子と窒素原子とを少なくとも含むと共に、結晶面に対して垂直な転位線を持つらせん転位を有し、前記らせん転位の転位芯に相当する領域に位置された前記金属原子または窒素原子のうちの少なくとも一部が炭素原子で置換されている窒化物半導体である。 （もっと読む）

【課題】基板上に窒化物半導体をエピタキシャル成長する場合、窒化物半導体素子厚さに依存しない反りの制御が可能になる多層構造窒化物半導体素子の構造を提供する。
【解決手段】多重構造窒化物半導体は、基板１上に、窒化物半導体が１層かまたは複数層積層されたバッファ層２と、バッファ層２上に窒化物半導体が形成された多層構造バッファ層３と、多層構造バッファ層３上に窒化物半導体が１層かまたは複数層積層された半導体層４とから構成される。多層構造バッファ層３は多層構造バッファ層５と多層構造バッファ層５上に接したバッファ層６とが１層かまたは複数層積層されることで成り、多層構造バッファ層５は、バッファ層７とバッファ層７上に接したバッファ層８から成り、バッファ層７とバッファ層８は複数層積層されている。バッファ層７およびバッファ層８のすくなくとも一方の３族材料の組成を変化させることで窒化物半導体素子の反りの制御を可能にした。 （もっと読む）

【課題】 ミリ波以上の周波数において、安定して、高い利得および動作周波数が得られる電界効果トランジスタを提供する。
【解決手段】 基板１１上の動作層１３の上に、ソース電極１４、ドレイン電極１５、ゲート電極１８、絶縁膜１７が形成され、
ゲート電極１８は、ソース電極１４とドレイン電極１５の間に配置され、
絶縁膜１７は、ゲート電極１８とドレイン電極１５の間に配置され、
フィールドプレート電極１９は、絶縁膜１７上に形成され、かつ、ソース電極１４と電気的に接続され、
ゲート電極１８上部は、ソース電極１４側およびドレイン電極１５側に突出し、
フィールドプレート電極１９下端は、ゲート電極１８下端よりも下方に配置され、
フィールドプレート電極１９上端は、ゲート電極１９上部においてドレイン電極１５側に最も突出した部分よりも下方に配置されている電界効果トランジスタ。 （もっと読む）

【課題】確実なノーマリオフ動作する縦型AlGaN/GaN-HEMTおよびその製造方法を提供する。
【解決手段】n⁺-GaN基板11の表面にn-GaNバッファ層12、UID-GaN層13、UID-AlGaN層14が順次積層され、UID-AlGaN層の表面に形成されたSiN表面保護膜16と、この表面保護膜の開口部を覆うSiN第1ゲート絶縁膜18と、アパーチャ形成用リセス19内に埋め込まれたn-GaNアパーチャ20と、このアパーチャのn⁺-GaN基板とは反対側表面と第1ゲート絶縁膜とを少なくとも覆うSiN第2ゲート絶縁膜21と、第1ゲートリセス内の第2ゲート絶縁膜の表面に形成されたゲート電極22と、第1ゲートリセスを挟み、UID-AlGaN層の表面に離間して形成されたソース電極23と、n⁺-GaN基板のUID-AlGaN層とは反対側の表面に形成されたドレイン電極24とを備える。 （もっと読む）

【課題】 高い閾値電圧と、低いオン抵抗とを両立可能であり、かつ、パラレル伝導を抑制できる電界効果トランジスタを提供する。
【解決手段】
基板601上に、III族窒化物のバッファ層602、チャネル層603、障壁層605、およびキャップ層606が、前記順序で積層され、
各半導体層の上面は、(0001)結晶軸に垂直なIII族原子面であり、
バッファ層602は、格子緩和され、
障壁層605は、引っ張り歪みを有し、
チャネル層603およびキャップ層606が圧縮歪みを有するか、または、チャネル層603が格子緩和され、キャップ層606が引っ張り歪みを有し、
障壁層605上の一部の領域に、キャップ層606、ゲート絶縁膜607、およびゲート電極608が、前記順序で積層され、他の領域に、ソース電極609とドレイン電極610が形成されていることを特徴とする電界効果トランジスタ。 （もっと読む）