【課題】マルチフィンガーＦＥＴセル内のループ発振を抑制させ、かつチップ面積の増大を抑制する。
【解決手段】ユニットフィンガーの並列接続からなるマルチフィンガー単位ＦＥＴセルと、マルチフィンガー単位ＦＥＴセルのゲートフィンガーを並列接続する指定ゲートバスラインと、指定ゲートバスラインに接続されたゲート引き出しラインとを備え、ゲート引き出しラインと指定ゲートバスラインの接続点をマルチフィンガー単位ＦＥＴセル内の中心からずらすことによって、接続点の一方に接続されたゲートフィンガー数が、他方に接続されたゲートフィンガー数よりも多くする。 （もっと読む）

【課題】チップサイズの大きい高周波部品（ＭＭＩＣ）とパッケージ端子間を接続するインダクタンス成分を抑制し、高周波特性を改善したＭＭＩＣ用パッケージを提供する。
【解決手段】導体ベースプレート２００と、導体ベースプレート２００上に配置され、入力端子２４ａおよび出力端子２４ｂを有するＭＭＩＣ基板２４と、導体ベースプレート２００上に配置され、ＭＭＩＣ基板２４を囲むセラミック枠体１８０と、セラミック枠体１８０上に配置されたパッケージ入力端子２１ａおよびパッケージ出力端子２１ｂと、ＭＭＩＣ基板２４とセラミック枠体１８０との間の導体ベースプレート２００上に配置された結合用基板２５と、結合用基板２５上に配置された結合ライン２５ａとを備え、パッケージ入力端子２１ａと結合ライン２５ａ間、および結合ライン２５ａと入力端子２４ａ間とが接続されている。 （もっと読む）

【課題】良好なノーマリ・オフ動作を可能とすることに加え、アバランシェ耐量が大きく、外部のダイオードを接続することを要せず、確実に安定動作を得ることができる信頼性の高い高耐圧のＨＥＭＴを得る。
【解決手段】化合物半導体積層構造２に形成された電極用リセス２Ｃを、ゲート絶縁膜６を介して電極材料で埋め込むようにゲート電極７を形成すると共に、化合物半導体積層構造２に形成された電極用リセス２Ｄを、少なくとも電極用リセス２Ｄの底面で化合物半導体積層構造２と直接的に接するように電極材料で埋め込み、化合物半導体積層構造２とショットキー接触するフィールドプレート電極８を形成する。 （もっと読む）

【課題】より高い破壊電圧およびより低いオン抵抗を含み、高周波数において十分に機能するパワースイッチングデバイスを提供する。
【解決手段】多重フィールドプレートトランジスタが、活性領域、ならびにソース１８、ドレイン２０、およびゲート２２を含む。第１のスペーサ層２６が、活性領域の上方でソースとゲートの間にあり、第２のスペーサ層２８が、活性領域の上方でドレインとゲートの間にある。第１のスペーサ層上の第１のフィールドプレート３０、及び第２のスペーサ層上の第２のフィールドプレート３２が、ゲートに接続される。第３のスペーサ層３４が、第１のスペーサ層、第２のスペーサ層、第１のフィールドプレート、ゲート、および第２のフィールドプレート上にあり、第３のフィールドプレート３６が、第３のスペーサ層上にあり、ソースに接続される。 （もっと読む）

【課題】比較的簡易な構成で、化合物半導体素子の低抵抗伝送を達成すると共に、半導体素子の十分な高放熱性を低コストで実現する半導体装置を得る。
【解決手段】表面に接続電極１１が形成された化合物半導体素子１０と、表面に接続電極２８ａ及び凹部２１が形成された樹脂回路基板２０と、凹部２１内で化合物半導体素子１０を固定する金属材料３２，３３とを有する半導体パッケージであり、化合物半導体素子１０は、凹部２１内において、接続電極１１，２８ａが近接するように偏倚した位置に固定されており、接続電極１１，２８ａがワイヤ接続されており、金属材料３２は、化合物半導体素子１０の底面から側面の少なくとも一部まで被覆する。 （もっと読む）

【課題】ゲート電極の電界集中を緩和して耐圧の更なる向上を実現することに加え、デバイス動作速度を向上させ、アバランシェ耐量が大きく、サージに対して強く、例えばインバータ回路等に適用する場合に外部のダイオードを接続することを要せず、ホールが発生しても安定動作を得ることができる信頼性の高い高耐圧の化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２に形成された電極用リセス２Ｃを、ゲート絶縁膜６を介して電極材料で埋め込むようにゲート電極７を形成すると共に、化合物半導体積層構造２に形成されたフィールドプレート用リセス２Ｄをｐ型半導体で埋め込み、化合物半導体積層構造２とｐ型半導体層８ａで接触するフィールドプレート８を形成する。 （もっと読む）

【課題】ゲート部におけるリーク電流が低減できる反面、プロセス上の制約があるため製造が困難で、ゲートリーク電流を安定して低減させることが困難だった。
【解決手段】基板と、前記基板上に形成され且つ二次元キャリアガスを有する半導体機能層と、前記半導体機能層上において互いに離間して形成される第１及び第２の主電極と、前記半導体機能層上における前記第１及び第２の主電極間に形成される制御電極と、前記半導体機能層と前記制御電極との間に形成される金属酸化膜と、を備え、
前記金属酸化膜と前記半導体機能層との接合界面における結晶格子は不連続であることを特徴とする半導体装置。 （もっと読む）

【課題】電子トラッピングによる、ＤＣ特性とＲＦ特性の差を低減する。
【解決手段】トランジスタ１０は、チャネル層を有する活性領域を含み、この活性領域と接触してソースおよびドレイン電極２０，２２が形成され、このソース電極とドレイン電極との間にあって活性領域と接触したゲート２４が形成される。ゲートとドレイン電極との間およびゲートとソース電極との間の複数の活性領域の表面の少なくとも一部分上にスペーサ層２８がある。このスペーサ層上にはフィールドプレート３２があり、活性領域の上のスペーサ上をドレイン電極に向かって延びる。このフィールドプレートはさらに、活性領域の上のスペーサ層上をソース電極に向かって延びる。少なくとも１つの導電性経路３４，３６が、フィールドプレートをソース電極またはゲートに電気的に接続する。 （もっと読む）

【課題】ベース面の反りの少ないパッケージを提供する。
【解決手段】導体ベースプレート２００と、導体ベースプレート上に配置された半導体装置と、半導体装置を内在し、導体ベースプレート上に配置され、導体ベースプレートとは異なる材料からなる金属壁１６とを備え、導体ベースプレートは、対抗する1対の端面１００a・１００bが緩やかな弧を有し、金属壁も緩やかな弧を有しているので、接合時や基板実装時、キャップ半田付け時の反りの発生を抑制できる。 （もっと読む）

【課題】バッファ層の結晶成長時に高抵抗化の不純物をドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層を高抵抗化してオフリーク電流を確実に抑制し、信頼性の高い高耐圧の化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２の裏面から、化合物半導体積層構造２の少なくともバッファ層２ａに不純物、例えばＦｅ，Ｃ，Ｂ，Ｔｉ，Ｃｒのうちから選ばれた少なくとも１種類を導入し、バッファ層２ａの抵抗値を高くする。 （もっと読む）

【課題】トラップの影響を低減し、過渡応答を改善するトランジスタ装置及びトランジスタ装置製造方法を提供する。
【解決手段】ソース電極５とゲート電極６との間のＧａＮチャネル２における一部に形成された、不純物濃度が高い領域である高不純物領域１３を含み、高不純物領域１３は、ゲート電極６とドレイン電極７との間より不純物濃度が高い。 （もっと読む）

【課題】閾値変動を抑えつつ、ゲートリーク電流を低減させた窒化物半導体ＨＥＭＴ。
【解決手段】窒化物系半導体で形成された半導体層と、半導体層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、を備え、ゲート絶縁膜は、酸窒化膜で形成された第１絶縁膜と、タンタル、ハフニウム、ハフニウムアルミニウム、ランタン、およびイットリウムの少なくとも１つを含む第２絶縁膜と、を有する半導体装置を提供する。 （もっと読む）

【課題】チャネル領域の低抵抗化を図りながら、ノーマリオフを実現する。
【解決手段】半導体装置を、キャリア走行層３及びキャリア供給層５を含む窒化物半導体積層構造と、窒化物半導体積層構造の上方に設けられ、活性化領域１０と不活性領域１０Ａとを有するｐ型窒化物半導体層６と、ｐ型窒化物半導体層の不活性領域上に設けられたｎ型窒化物半導体層７と、ｐ型窒化物半導体層の活性化領域の上方に設けられたゲート電極１３とを備えるものとする。 （もっと読む）

【課題】耐圧特性の低下やゲートリーク電流の増加を生じることなく、低抵抗で高速動作可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供する。
【解決手段】ヘテロ接合ＦＥＴの製造方法に関し、（ａ）チャネル層３及びチャネル層３上に形成されたバリア層４を窒化物半導体層として準備する工程と、（ｂ）窒化物半導体層上に不純物拡散源としてＺｎＯ膜９を形成する工程と、（ｃ）ＺｎＯ膜９上のドレイン電極６及びソース電極５を形成すべき領域以外に酸化膜１０を形成する工程と、（ｄ）窒化物半導体層に対して熱処理を行い、酸化膜１０が形成されていない領域の下部のチャネル層３及びバリア層４に選択的に、ＺｎＯ膜９からＺｎ及びＯを拡散させる工程とを備える。 （もっと読む）

【課題】リセス等の形成に伴う処理で生じる残渣を適切に除去することができる化合物半導体装置の製造方法及び洗浄剤を提供する。
【解決手段】化合物半導体積層構造１を形成し、化合物半導体積層構造１の一部を除去して凹部４を形成し、洗浄剤を用いて凹部４内の洗浄を行う。洗浄剤は、凹部４内に存在する残渣と相溶する基材樹脂と溶媒とを含む。 （もっと読む）

【課題】ゲート動作に関与する結晶表面における表面電荷蓄積を大幅に低減し、ピンチオフ特性が得られる、高性能のＩｎＮ系ＦＥＴを提供すること。
【解決手段】チャネル層としてＩｎＮ系半導体を含む電界効果トランジスタである半導体装置であって、ＩｎＮ系半導体でなるチャネル層２の表面（ｃ面）に、段差を形成して窒化物半導体の六方晶結晶のａ面もしくはｍ面でなる側壁面２ａを形成し、この側壁面２ａにゲート電極６が配置され、ゲート電極６を挟むようにソース電極３とドレイン電極４がｃ面上に形成されている。 （もっと読む）

【課題】材料の熱膨張係数の差に起因する反り等を抑制することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１と、基板１上方に形成された電子走行層２と、電子走行層２上方に形成された電子供給層３と、が設けられている。基板１の表面に、電子走行層２よりも熱膨張係数が小さい第１の領域１ｂと、電子走行層２よりも熱膨張係数が大きい第２の領域１ａと、が混在する。 （もっと読む）

【課題】チャネル内へのキャリアの閉じ込めを改善すること。
【解決手段】へテロ接合トランジスタは、ＩＩＩ族窒化物を含むチャネル層１４と、チャネル層の上のＩＩＩ族窒化物を含む障壁層１６と、チャネル層１４が障壁層１６とエネルギー障壁３８との間にあるようにした、チャネル層１４の上のインジウムを有するＩＩＩ族窒化物の層を含むエネルギー障壁とを備えることができる。障壁層１６は、チャネル層よりも大きなバンドギャップを有することができ、エネルギー障壁３８のインジウム（Ｉｎ）の濃度はチャネル層１４のインジウム（Ｉｎ）の濃度よりも高い可能性がある。 （もっと読む）

【課題】ｐ型のIII族窒化物半導体層を含む積層構造を利用して複数個の半導体装置を製造し、エッチング等して個々の半導体装置に分割すると、個々の半導体装置の側面に露出するｐ型のIII族窒化物半導体層の表面に沿ってリ−ク電流が流れてしまう。
【解決手段】ｐ型のIII族窒化物半導体層８を含む積層構造の表面または裏面からｐ型のIII族窒化物半導体層８に達しない深さまでエッチングまたはダイシングし、残った厚みをへき開して個々の半導体装置に分割する。半導体装置の側面に露出するｐ型のIII族窒化物半導体層８の表面はへき開面となり、結晶欠陥が少なく、側面に沿ってリ−ク電流が流れることを防止する。 （もっと読む）

【課題】素子温度の上昇を抑制する半導体装置を提供する。
【解決手段】動作周波数ｆで動作可能な半導体装置であって、熱拡散率Ｄの基板と、基板上に形成され、ワイドギャップ半導体素子で横型素子の第１のトランジスタで構成される第１の素子ユニット１２と、基板上に第１の素子ユニット１２に隣接して形成され、第１のトランジスタと異なるタイミングで動作するワイドギャップ半導体素子で横型素子の第２のトランジスタで構成される第２の素子ユニット１４とを備え、第１の素子ユニット１２の重心と、第２の素子ユニット１４の重心との距離が熱拡散長（Ｄ／πｆ）^１／２の２倍以下であることを特徴とする半導体装置。 （もっと読む）