【課題】膜剥がれの要因となる有機材料を用いることなく、エレクトロマイグレーションの耐性と長期信頼性を向上できるパワーデバイスを提供する。
【解決手段】バリア層４(ＡlＧaＮ)４上に形成された酸化シリコン(ＳiＯ２)からなる層間絶縁膜１０と、層間絶縁膜１０のソース電極５上に形成され、基板平面に対して略垂直な第１の側壁Ｗ１を有する第１コンタクトホール部１０aと、第１コンタクトホール部１０aの第１の側壁Ｗ１の上縁から上側に向かって徐々に広がるように層間絶縁膜１０に形成され、基板平面に対して傾斜した第２の側壁Ｗ２を有する第２コンタクトホール部１０bと、第１,第２コンタクトホール部１０a,１０b内および層間絶縁膜１０上に形成された配線層１２とを備える。上記配線層１２は、第１コンタクトホール部１０aにおいて第１の側壁Ｗ１の基板厚さ方向の寸法よりも膜厚が厚い。 （もっと読む）

【課題】装置面積を増大させることなく、保護素子を有する半導体装置を提供する。
【解決手段】Ｐ型のIII族窒化物半導体からなる第１Ｐ型層２００と、第１Ｐ型層２００の一部上には、ゲート絶縁膜４２０およびゲート電極４４０とが設けられている。第１Ｐ型層２００内のうち、ゲート電極４４０の両脇には、Ｎ型のソース領域３４０およびドレイン領域３２０が設けられている。また、第１Ｐ型層２００の下には、Ｎ型のIII族窒化物半導体からなる第１Ｎ型層１００が設けられている。基板内には、Ｎ型のIII族窒化物半導体とオーミック接続する材料からなるオーミック接続部（たとえばＮ型ＧａＮ層５２０）が、ソース領域３４０および第１Ｎ型層１００と接するように設けられている。また、ドレイン電極６００は、ドレイン領域３２０および第１Ｐ型層２００と接するように設けられている。 （もっと読む）

【課題】電力変換回路の性能を高める。
【解決手段】ユニット１０は、半導体スイッチ素子１，２と、ダイオード３，４とを備える。ダイオード３は、半導体スイッチ素子２がオン状態である時に逆バイアスされ、半導体スイッチ素子２がオフ状態である時に導通する。ダイオード４は、半導体スイッチ素子１がオン状態である時に逆バイアスされ、半導体スイッチ素子１がオフ状態である時に導通する。ダイオード３，４は、窒化ガリウム（ＧａＮ）ダイオードまたはダイヤモンドダイオードである。ユニット１０を備えるパワーモジュールは、コンバータ、インバータ等の電力変換回路に適用される。 （もっと読む）

【課題】高抵抗なダメージ層を形成しない窒化物半導体層のエッチング方法と、これを用いた低抵抗なオーミック電極を備える窒化物半導体装置の製造方法の提供を目的とする。
【解決手段】本発明の窒化物半導体層のエッチング方法は、（ａ）窒化物半導体層に不純物イオンを注入し、その表面から所定深さまで不純物領域を形成する工程と、（ｂ）前記不純物領域を熱処理する工程と、（ｃ）前記不純物領域の前記表面側の所定領域をウェットエッチングで除去する工程とを備える。 （もっと読む）

【課題】ＩｎＡｌＮ電子供給層上にＧａＮ層を形成する場合でも、ＩｎＡｌＮ電子供給層の品質の悪化を抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、基板１０上にＧａＮ電子走行層１４を形成する工程と、ＧａＮ電子走行層１４上にＩｎＡｌＮ電子供給層１８を形成する工程と、ＩｎＡｌＮ電子供給層１８を形成した後、Ｉｎ含有ガスを供給しつつ、基板１０を昇温させる工程と、昇温が終了した後、ＩｎＡｌＮ電子供給層１８上にＧａＮ層２０を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】高周波数動作が可能な半導体装置を提供すること。
【解決手段】本発明は、基板１０上に設けられたＧａＮ電子走行層１４と、ＧａＮ電子走行層１４上に設けられたＡｌＮスペーサ層１６と、ＡｌＮスペーサ層１６上に設けられたＩｎＡｌＮ電子供給層１８と、ＩｎＡｌＮ電子供給層１８上に設けられたゲート電極２４とゲート電極２４を挟むソース電極２６およびドレイン電極２８と、を備え、ＡｌＮスペーサ層１６の膜厚が、０．５ｎｍ以上１．２５ｎｍ以下の半導体装置である。 （もっと読む）

【課題】ＩｎＡｌＮ電子供給層上にＧａＮ層を形成する場合でも、ＩｎＡｌＮ電子供給層の品質の悪化を抑制すること。
【解決手段】本発明は、基板１０上にＧａＮ電子走行層１４を形成する工程と、ＧａＮ電子走行層１４上にＩｎＡｌＮ電子供給層１８を形成する工程と、ＩｎＡｌＮ電子供給層１８上に第１のＧａＮ層２０を形成する工程と、第１のＧａＮ層２０上に、ＩｎＡｌＮ電子供給層１８および第１のＧａＮ層２０を形成した際の温度よりも高い温度で、第２のＧａＮ層２２を形成する工程と、ＩｎＡｌＮ電子供給層１８上に、ゲート電極２６と、ゲート電極２６を挟むソース電極２８およびドレイン電極３０と、を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】 電流コラプスを抑制するとともに、高耐圧動作が可能な化合物半導体装置及びその製造方法を提供する。
【解決手段】 ＳｉＣ基板１０上に形成されたｉ−ＧａＮバッファ層１２と、ｉ−ＧａＮバッファ層１２上に形成されたｎ−ＡｌＧａＮ電子供給層１６と、ｎ−ＡｌＧａＮ電子供給層１６上に形成されたｎ−ＧａＮキャップ層１８と、ｎ−ＧａＮキャップ層１８上に形成されたソース電極２０及ドレイン電極２２と、ソース電極２０とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上に形成されたゲート電極２６と、ソース電極２０とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上に形成された第１の保護層２４と、ゲート電極２６とドレイン電極２２との間の第１の保護層２４に形成されたｎ−ＧａＮキャップ層１８に達する開口部２８に埋め込まれ、第１の保護層２４とは異なる絶縁層よりなる第２の保護層３０とを有する。 （もっと読む）

【課題】
高周波信号遮断後の回復が早く、素子分離特性のよい化合物半導体エピタキシャル基板を提供する。
【解決手段】
半導体エピタキシャル基板は、単結晶基板と、単結晶基板上にエピタキシャル成長されたＡｌＮ層と、ＡｌＮ層の上にエピタキシャル成長された窒化物半導体層とを有し、単結晶基板とＡｌＮ層間界面より、ＡｌＮ層と窒化物半導体層間界面の方が凹凸が大きい、ことを特徴とする。 （もっと読む）

【課題】ゲート電極のドレイン端の電界を緩和し、ゲート絶縁膜の破損を低減する。
【解決手段】窒化物半導体で形成されたチャネル層１０８と、チャネル層１０８の上方に、チャネル層よりバンドギャップエネルギーが大きい窒化物半導体で形成された電子供給層１１２と、チャネル層１０８の上方に形成されたソース電極１１６およびドレイン電極１１８と、チャネル層１０８の上方に形成されたゲート電極１２０と、チャネル層１０８の上方に形成され、チャネル層１０８からホールを引き抜くホール引抜部１２６と、ゲート電極１２０およびホール引抜部１２６を、電気的に接続する接続部１２４と、を備える電界効果型トランジスタ１００。 （もっと読む）

【課題】高温で動作可能な高電子移動度トランジスタを提供する。
【解決手段】バッファ層１６と、バッファ層１６上のＩＩＩ−Ｖ族層１８と、ＩＩＩ−Ｖ族層１８上のソース接点２０およびドレイン接点２２と、ＩＩＩ−Ｖ族層１８上で、ソース接点２０およびドレイン接点２２間の再成長ショットキー層１０と、成長ショットキー層１０上のゲート接点２４、を備える装置、および装置を用いたシステムを含む。さらに、装置とシステムの製造方法も含む。 （もっと読む）

【課題】オン抵抗が低く、かつ、Ｖｔｈ（閾値電圧）が高い窒化物半導体装置の提供。
【解決手段】アクセプタになるアクセプタ元素を含み、窒化物半導体で形成されたバックバリア層１０６と、バックバリア層１０６上に窒化物半導体で形成されたチャネル層１０８と、チャネル層１０８の上方に、チャネル層よりバンドギャップが大きい窒化物半導体で形成された電子供給層１１２と、チャネル層１０８と電気的に接続された第１主電極１１６、１１８と、チャネル層１０８の上方に形成された制御電極１２０と、を備え、バックバリア層１０６は、制御電極１２０の下側の領域の少なくとも一部に、アクセプタの濃度がバックバリア層の他の一部の領域より高い高アクセプタ領域１２６を有する窒化物半導体装置１００。 （もっと読む）

【課題】オン抵抗を小さく抑えながらも、スイッチ素子の駆動に必要な電力を小さく抑えることができるスイッチ装置を提供する。
【解決手段】スイッチ装置１は、スイッチ素子１０のドレイン電極１２とソース電極１３との間を流れるドレイン電流Ｉｄｓを計測する電流モニタ部２３を駆動回路２０に備えている。制御部２２は、スイッチ素子１０がオンしている状態において、スイッチ素子１０のオン抵抗が規定値以下になるように電流モニタ部２３の計測値（ドレイン電流Ｉｄｓ）に応じてゲート電圧Ｖｇｓの下限値を設定する。制御部２２は、設定した下限値を下回らない範囲で、電圧印加部２１から印加可能な最小の大きさにゲート電圧Ｖｇｓを調節する。電圧印加部２１は、制御部２２に制御され、制御部２２で決定された大きさのゲート電圧Ｖｇｓをスイッチ素子１０に印加する。 （もっと読む）

【課題】高電圧を印加しても短絡破壊を生じないトランジスタとして動作する半導体装置を提供する。
【解決手段】半導体装置１は、基板１０（シリコン基板１０ａ）の上に形成されたバッファ層２１と、バッファ層２１の上に形成されたチャネル層２２と、チャネル層２２の上に形成され、チャネル層２２とヘテロ接合を構成する障壁層２３とを備える。バッファ層２１およびチャネル層２２は、窒化物半導体で形成されている。チャネル層２２は、膜厚を１μｍ以上２μｍ以下とされ、炭素濃度を５×１０¹⁶ｃｍ^-3以下とされている。 （もっと読む）

【課題】動的な耐圧であるダイナミック耐圧の低下を抑制できるＧａＮ系のＨＦＥＴを提供する。
【解決手段】このＧａＮ系のＨＦＥＴでは、２次元電子ガス除去領域２６０Ｂが、ドレイン電極２１１の長手方向の一方の端２１１Ａから短手方向に伸ばした仮想線Ｍ７１よりも長手方向外方に位置すると共にソース電極２１２の一端部２１２Ａに対して短手方向に隣接する領域の下のＧａＮ系積層体２０５に形成されている。また、２次元電子ガス除去領域２６０Ａは、２次元電子ガス除去領域２６０Ｂの長手方向外方に隣接すると共にソース電極２１２の一端部２１２Ａからソース電極接続部２１４に沿って短手方向に延在している。２次元電子ガス除去領域２６０Ａ,２６０Ｂの存在によって、スイッチング時の動的な電界変動によってソース電極２１２の端部２１２Ａからドレイン電極２１１の端部２１１Ａへ向かって電子流が集中することを回避できる。 （もっと読む）

【課題】動的な耐圧であるダイナミック耐圧の低下を抑制できるＧａＮ系のＨＦＥＴを提供する。
【解決手段】このＧａＮ系のＨＦＥＴでは、ドレイン電極１２の長手方向の端１２Ａ,１２Ｂから長手方向と直交する短手方向に伸ばした仮想線Ｍ１,Ｍ２よりも長手方向外方に位置すると共にソース電極１１に隣接する領域の下のＧａＮ系積層体５、およびドレイン電極１２の長手方向の端１２Ａ,１２Ｂに長手方向外側に隣接する領域の下のＧａＮ系積層体５に２次元電子ガスが存在しない２次元電子ガス除去領域３１が形成されている。２次元電子ガス除去領域３１の存在によって、スイッチング時の動的な電界変動によってソース電極１１の端部からドレイン電極１２の端部へ向かって電子流が集中することを回避できる。 （もっと読む）

【課題】動的な耐圧であるダイナミック耐圧の低下を抑制できるＧａＮ系のＨＦＥＴを提供する。
【解決手段】このＧａＮ系のＨＦＥＴでは、各ソース電極１２の長手方向の長さＬ２と各ドレイン電極１１の長手方向の長さＬ１とが同じ長さである。また、ソース電極１２の長手方向の端１２Ａ,１２Ｂの長手方向の位置は、ドレイン電極１１の長手方向の端１１Ａ,１１Ｂの長手方向の位置と一致している。ソース電極１２の長手方向の両端１２Ａ,１２Ｂがドレイン電極１１の長手方向の両端１１Ａ,１１Ｂよりも長手方向外方へ突出していない構成により、ソース電極１２の端１２Ａ,１２Ｂからドレイン電極１１の端１１Ａ,１１Ｂへ向かって電子流が集中することを回避できる。 （もっと読む）

【課題】差分周波数Δｆが数百ＭＨｚにおいても高周波半導体チップのドレイン端面の電圧が平滑化された半導体装置を提供する。
【解決手段】高周波半導体チップと、高周波半導体チップの入力側に配置された入力側分布回路と、高周波半導体チップの出力側に配置された出力側分布回路と、入力側分布回路に接続された高周波入力端子と、出力側分布回路に接続された高周波出力端子と、高周波半導体チップのドレイン端子電極近傍に配置された平滑化キャパシタとを備え、高周波半導体チップと、入力側分布回路と、出力側分布回路と、平滑化キャパシタとが１つのパッケージに収納されたことを特徴とする半導体装置。 （もっと読む）

【課題】電流コラプスを低減し、ドレイン電流を増大しながら、ゲートリーク電流を減少できるようにする。
【解決手段】半導体装置は、基板１と、基板１の上に形成されたIII族窒化物からなる半導体層２、３と、半導体層２、３の上に、それぞれ形成されたソース電極５、ゲート電極７及びドレイン電極６と、半導体層２、３の上に、ゲート電極７の下部及び半導体層２、３と接し、且つ、ソース電極５及びドレイン電極６と離間するように形成されたシリコンを含まない第１保護膜８と、半導体層２、３の上に、半導体層２、３と接し且つゲート電極７の下部と離間するように形成され、第１保護膜８と組成が異なり且つ窒素を含む第２保護膜９とを備えている。 （もっと読む）

【課題】耐圧特性に優れた高電子移動度トランジスタ（ＨＥＭＴ）を提供する。
【解決手段】基板１２上に形成された複数の活性半導体層１６、１８を含むＨＥＭＴ１０。ソース電極２０、ドレイン電極２２、およびゲート２４は、複数の活性層１６、１８と電気的に接触して形成される。スペーサ層２６は、複数の活性層１６、１８の表面の少なくとも一部の上に形成され、ゲート２４を覆っている。フィールドプレート３０が、スペーサ層２６上に形成されて、ソース電極２２に電気的に接続され、このフィールドプレート３０はＨＥＭＴ１０内の最高動作電界を低減する。 （もっと読む）