【課題】リーク電流が小さく、かつ、ノーマリオフ動作をするデバイスに適した半導体基板を提供する。
【解決手段】ベース基板と、ベース基板上に設けられた、ＩＩＩａ族元素を含む窒化物の第１結晶からなる第１エピタキシャル結晶層と、第１エピタキシャル結晶層上に設けられ、第１結晶よりも大きなバンドギャップを有し、かつ、ＩＩＩａ族元素及びＩＩＩａ族元素の一部を置換したＩＩＩｂ族元素を含む窒化物の第２結晶からなる第２エピタキシャル結晶層とを備える半導体基板を提供する。上記の半導体基板において、第２エピタキシャル結晶層は、第１エピタキシャル結晶層に格子整合又は疑格子整合してもよい。 （もっと読む）

【課題】窒化物半導体層上の層間絶縁膜の開口部が、電界の集中が緩和される形状に安定して精度良く形成された窒化物半導体装置及びその製造方法を提供する。
【解決手段】窒化物半導体層３０と、窒化物半導体層３０上に配置された第１の絶縁膜４１と、第１の絶縁膜４１上に配置された第２の絶縁膜４２と、窒化物半導体層３０上に互いに離間して配置された第１及び第２の主電極５１，５２と、第１及び第２の主電極５１，５２間で第２の絶縁膜４２上に配置され、第１及び第２の絶縁膜に設けられた開口部を介して窒化物半導体層に接続するフィールドプレート６０とを備える窒化物半導体装置であって、開口部において、窒化物半導体層３０の表面と第１の絶縁膜４１の側面とのなす第１の傾斜角が、窒化物半導体層３０の表面と第２の絶縁膜４２の側面を延長した線とのなす第２の傾斜角よりも小さく形成されている。 （もっと読む）

【課題】高周波数動作が可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、成長炉内に配置した基板１０上に、ＧａＮ電子走行層１６を成長する工程と、成長炉に導入する混合ガス中の窒素原料ガスの分圧比を０．１５以上０．３５以下として、ＧａＮ電子走行層１６上に、ＩｎＡｌＮ電子供給層１８を成長する工程と、ＩｎＡｌＮ電子供給層１８上に、ゲート電極２６と、ゲート電極２６を挟むソース電極２８およびドレイン電極３０と、を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】ヘテロ接合を有する半導体装置において、リーク電流と電流コラプスのトレードオフ関係を打破し、リーク電流と電流コラプスの双方を抑制すること。
【解決手段】半導体装置１の電子走行層４は、炭素が導入されている高抵抗領域４ａを含んでいる。電子走行層４と電子供給層５のヘテロ接合５ａと平行な断面において、高抵抗領域４ａの炭素の濃度分布が、ドレイン電極１２とソース電極１８の少なくともいずれか一方の下方で相対的に濃く、ドレイン電極１２と絶縁ゲート部１６の間で相対的に薄くなるような断面が存在している。 （もっと読む）

【課題】動的な耐圧であるダイナミック耐圧の低下を抑制できるＧａＮ系のＨＦＥＴを提供する。
【解決手段】このＧａＮ系のＨＦＥＴでは、各ソース電極１２の長手方向の長さＬ２が各ドレイン電極１１の長手方向の長さＬ１よりも短く、ソース電極１２の長手方向の両端１２Ａ,１２Ｂがドレイン電極１１の長手方向の両端１１Ａ,１１Ｂよりも長手方向外方へ突出していない構成により、ソース電極１２の端１２Ａ,１２Ｂからドレイン電極１１の端１１Ａ,１１Ｂへ向かって電子流が集中することを回避できる。 （もっと読む）

【課題】高いスイッチング速度を有し、電圧降伏耐性を強化したネスト化複合ダイオードを提供する。
【解決手段】ネスト化複合ダイオードの種々の実現を、本明細書に開示する。１つの実現では、ネスト化複合ダイオードが、複合ダイオードに結合されたプライマリ・トランジスタを含む。複合ダイオードは、中間型トランジスタとカスコード接続された低電圧（ＬＶ）ダイオードを含み、中間型トランジスタは、ＬＶダイオードよりは大きく、プライマリ・トランジスタよりは小さい降伏電圧を有する。１つの実現では、プライマリ・トランジスタはIII-V族トランジスタとすることができ、ＬＶダイオードはIV族ＬＶダイオードとすることができる。 （もっと読む）

【課題】電極メタルがＳｉＮ絶縁膜に拡散することを抑制でき、電流コラプスの抑制とリーク電流の低減とを両立できるＧａＮ系半導体素子の製造方法を提供する。
【解決手段】このＧａＮ系ＨＦＥＴの製造方法によれば、ＧａＮ系積層体５上に形成したＳｉＮ保護膜７を熱処理により改質してから、Ｔｉ/Ａｌ電極１５,１６をＧａＮ系積層体５上に形成し、Ｔｉ/Ａｌ電極１５,１６を熱処理してオーミック電極としてのソース電極１５,ドレイン電極１６とする。ＳｉＮ保護膜７を熱処理した後に、Ｔｉ/Ａｌ電極１５,１６を熱処理(オーミックアニール)し、オーミック電極としてソース電極１５,ドレイン電極１６を形成することによって、電極メタルがＳｉＮ保護膜７に拡散することを抑制できる。 （もっと読む）

【課題】本実施形態は、窒化物半導体層のクラックがほとんどなく、表面の粗度が極めて優秀であるので、全体的な安定性の向上された窒化物系半導体素子を提供する。
【解決手段】本実施形態の窒化物系半導体素子は、基板と、前記基板上に形成されるアルミニウムシリコンカーバイド（ＡｌＳｉ_ｘＣ_１−ｘ）前処理層と、前記前処理層上に形成されるＡｌがドーピングされたＧａＮ層と、前記ＡｌがドーピングされたＧａＮ層上に形成されるＡｌＧａＮ層とを含む。 （もっと読む）

【課題】単一基板上にソース・ドレインを同一工程で同時形成したＩＩＩ−Ｖ族半導体のｎＭＩＳＦＥＴおよびＩＶ族半導体のｐＭＩＳＦＥＴのソース・ドレイン領域抵抗または接触抵抗を小さくする。
【解決手段】第１半導体結晶層１０４に形成された第１チャネル型の第１ＭＩＳＦＥＴ１２０の第１ソース１２４および第１ドレイン１２６が、第１半導体結晶層１０４を構成する原子と、ニッケル原子との化合物、または、コバルト原子との化合物、またはニッケル原子とコバルト原子との化合物からなり、第２半導体結晶層１０６に形成された第２チャネル型の第２ＭＩＳＦＥＴ１３０の第２ソース１３４および第２ドレイン１３６が、第２半導体結晶層１０６を構成する原子と、ニッケル原子との化合物、または、コバルト原子との化合物、または、ニッケル原子とコバルト原子との化合物からなる。 （もっと読む）

【課題】ダイオード等の保護素子の外付けによる部品点数の増加及び占有面積の増大を抑えた、双方向に高いアバランシュエネルギー耐量を有する窒化物半導体装置を提供する。
【解決手段】半導体基板１０は、第１のｎ型領域１２Ａ、第２のｎ型領域１２Ｂとともにトランジスタ１１を構成する。半導体基板１０の裏面には、裏面電極１３が接合され、また、半導体基板１０の上には、ＨＦＥＴ２１が形成されている。ＨＦＥＴ２１は、ＡｌＧａＮ層２３Ａ及びＧａＮ層２３Ｂを備える半導体層積層体２３と、第１のオーミック電極２４Ａ、第２のオーミック電極２４Ｂ、第１のゲート電極２５Ａ、第２のゲート電極２５Ｂにより構成されている。第１のオーミック電極２４Ａと第１のｎ型領域１２Ａ、第２のオーミック電極２４Ｂと第２のｎ型領域１２Ｂはそれぞれ電気的に接続されている。 （もっと読む）

【課題】本発明は、ノーマリーオフ動作が可能なパワー素子およびその製造方法を提供する。
【解決手段】本発明のパワー素子は、第１窒化物層を形成した後ゲート電極下部に第２窒化物層をさらに形成することによってゲート電極に対応する部分には２次元の電子ガス層が形成されないため、ノーマリーオフ動作が可能である。これによって、本発明の一実施形態に係るパワー素子は、ゲートの電圧に応じて２次元の電子ガス層の生成を調整することができ、ノーマリーオフ動作が可能であるため、消費電力を減少させ得る。また、ゲート電極に対応する第２窒化物層を形成するため、第１窒化物層を形成した後ゲート電極に対応する部分のみを再成長させたり、ゲート電極に対応する部分を除いた残り部分をエッチングする方法を用いることによって、リセス工程を省略することができることから素子の再現性を確保することが化膿であり、工程を単純化させることができる。 （もっと読む）

【課題】精密なエッチング制御を必要とすることなく、ビアホール構造を形成することを可能とするとともに、エッチング後の洗浄を容易にする。
【解決手段】半導体装置において、第１の基板１１と、第１の基板表面に形成された素子領域１２，１３と、素子領域と接続され、第１の基板１１上に形成された電極１４，１５，１６と、第１の基板１１と積層される第２の基板１７と、第２の基板１７を貫通し、電極上に配置されるビアホール１８ａ，１８ｂ，１８ｃと、ビアホール内に形成される金属層１９ａ，１９ｂ，１９ｃと、を備える。 （もっと読む）

【課題】半導体装置においてオーミック特性を良好にし、かつ、酸・アルカリによる腐食に対し高い耐性を有することが可能な技術を提供することを目的とする。
【解決手段】半導体装置は、不純物が添加された高濃度不純物領域２を有する窒化物半導体層１と、高濃度不純物領域２上に順に積層された下地電極層３及び主電極層４を含む電極１１とを備える。主電極層４は、窒化物半導体層１に対して下地電極層３よりも仕事関数が近い第１金属と、水素よりもイオン化傾向が小さい第２金属とからなる合金を主成分として含む。下地電極層３は、主電極層４よりも窒素との反応性が高い金属を主成分として含み、かつ、第１金属を含む。 （もっと読む）

【課題】Ｓｉ−ＣＭＯＳプロセス時術とコンパチブルなＨＥＭＴ装置の製造法を提供する。
【解決手段】基板１０１を提供するステップと、III族窒化物層のスタックを基板上に形成するステップと、窒化シリコンからなり、スタックの上方層に対して上に位置すると共に当接する第１パッシベーション層３０１を形成し、第１パッシベーション層が、現場でスタックに堆積されるステップと、第１パッシベーション層に対して上に位置すると共に当接する誘電体層を形成するステップと、窒化シリコンからなり、誘電体層に対して上に位置すると共に当接する第２パッシベーション層３０３を形成し、第２パッシベーション層が、ＬＰＣＶＤ、ＭＯＣＶＤ又は同等の手法によって４５０℃より高い温度で堆積されるステップと、ソースドレイン・オーミック接触とゲート電極６０１を形成するステップとを備える。 （もっと読む）

【課題】より高いしきい値電圧と電流コラプス改善を両立できる、ノーマリーオフ型の高耐圧デバイスに好適な窒化物半導体基板及びその製造方法を提供する。
【解決手段】基板１と、前記基板１の一主面上に形成されるバッファー層２と、前記バッファー層２上に形成される中間層３と、前記中間層３上に形成される電子走行層４と、前記電子走行層４上に形成される電子供給層５とを含む窒化物半導体基板１０において、前記中間層３を厚さ２００ｎｍ以上１５００ｎｍ以下、炭素濃度５×１０¹⁶ａｔｏｍｓ／ｃｍ³以上１×１０¹⁸ａｔｏｍｓ／ｃｍ³以下のＡｌ_xＧａ_1-xＮ（０．０５≦ｘ≦０．２４）とし、前記電子走行層４が厚さ５ｎｍ以上２００ｎｍ以下のＡｌ_yＧａ_1-yＮ（０≦ｙ≦０．０４）とする。 （もっと読む）

【課題】膜剥がれの要因となる有機材料を用いることなく、エレクトロマイグレーションの耐性と長期信頼性を向上できるパワーデバイスを提供する。
【解決手段】バリア層４(ＡlＧaＮ)４上に形成された酸化シリコン(ＳiＯ２)からなる層間絶縁膜１０と、層間絶縁膜１０のソース電極５上に形成され、基板平面に対して略垂直な第１の側壁Ｗ１を有する第１コンタクトホール部１０aと、第１コンタクトホール部１０aの第１の側壁Ｗ１の上縁から上側に向かって徐々に広がるように層間絶縁膜１０に形成され、基板平面に対して傾斜した第２の側壁Ｗ２を有する第２コンタクトホール部１０bと、第１,第２コンタクトホール部１０a,１０b内および層間絶縁膜１０上に形成された配線層１２とを備える。上記配線層１２は、第１コンタクトホール部１０aにおいて第１の側壁Ｗ１の基板厚さ方向の寸法よりも膜厚が厚い。 （もっと読む）

【課題】装置面積を増大させることなく、保護素子を有する半導体装置を提供する。
【解決手段】Ｐ型のIII族窒化物半導体からなる第１Ｐ型層２００と、第１Ｐ型層２００の一部上には、ゲート絶縁膜４２０およびゲート電極４４０とが設けられている。第１Ｐ型層２００内のうち、ゲート電極４４０の両脇には、Ｎ型のソース領域３４０およびドレイン領域３２０が設けられている。また、第１Ｐ型層２００の下には、Ｎ型のIII族窒化物半導体からなる第１Ｎ型層１００が設けられている。基板内には、Ｎ型のIII族窒化物半導体とオーミック接続する材料からなるオーミック接続部（たとえばＮ型ＧａＮ層５２０）が、ソース領域３４０および第１Ｎ型層１００と接するように設けられている。また、ドレイン電極６００は、ドレイン領域３２０および第１Ｐ型層２００と接するように設けられている。 （もっと読む）

【課題】電力変換回路の性能を高める。
【解決手段】ユニット１０は、半導体スイッチ素子１，２と、ダイオード３，４とを備える。ダイオード３は、半導体スイッチ素子２がオン状態である時に逆バイアスされ、半導体スイッチ素子２がオフ状態である時に導通する。ダイオード４は、半導体スイッチ素子１がオン状態である時に逆バイアスされ、半導体スイッチ素子１がオフ状態である時に導通する。ダイオード３，４は、窒化ガリウム（ＧａＮ）ダイオードまたはダイヤモンドダイオードである。ユニット１０を備えるパワーモジュールは、コンバータ、インバータ等の電力変換回路に適用される。 （もっと読む）

【課題】高抵抗なダメージ層を形成しない窒化物半導体層のエッチング方法と、これを用いた低抵抗なオーミック電極を備える窒化物半導体装置の製造方法の提供を目的とする。
【解決手段】本発明の窒化物半導体層のエッチング方法は、（ａ）窒化物半導体層に不純物イオンを注入し、その表面から所定深さまで不純物領域を形成する工程と、（ｂ）前記不純物領域を熱処理する工程と、（ｃ）前記不純物領域の前記表面側の所定領域をウェットエッチングで除去する工程とを備える。 （もっと読む）

【課題】窒化物半導体装置の、ソース・ドレイン間のオン抵抗を低減する。
【解決手段】ソース・ドレイン間を走行する窒化物半導体層と下地となる窒化物半導体層の間に、両窒化物半導体層より電子親和力が大きく、下地となる窒化物半導体よりも格子定数の大きい材料を形成する。その結果、ゲート電圧の印加によりゲート絶縁膜の下方に形成されるチャネルと、ゲート部以外で形成される二次元電子ガスを、深さ方向において近づけることができ、オン抵抗の低減が可能となる。 （もっと読む）