【課題】ドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供する。
【解決手段】ヘテロ電界効果トランジスタ１の製造方法は、ドリフト層２０ａを支持基板１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ｐ型半導体層である電流ブロック層２０ｂをドリフト層２０ａ上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、コンタクト層２０ｃを電流ブロック層２０ｂ上にエピタキシャル成長させる工程と、を備える。 （もっと読む）

【課題】 オン抵抗の増大を抑制しつつ、耐圧の低下を抑制する技術を提供する。
【解決手段】 ノーマリオフ型の半導体装置１００は、ヘテロ接合を構成する半導体層１６と、第１リセス部８と、第１リセス部８よりも浅い第２リセス部４と、ゲート部５を備えている。半導体層１６は、第１半導体層１２と、第１半導体層１２上に設けられているとともに第１半導体層１２よりもバンドギャップが広い第２半導体層１４を有している。第２リセス部４は、第２半導体層１４を貫通していない。第２リセス部４の下方に位置する第２チャネル部Ｃ２は、第１リセス部８の下方に位置する第１チャネル部Ｃ１よりも電流経路２０の上流側に配置されている上流側第２チャネル部Ｃ２ｕを有する。 （もっと読む）

【課題】高周波特性を改善する。
【解決手段】ＩＩＩ族窒化物系高電子移動度トランジスタ（ＨＥＭＴ）２０は、ＧａＮバッファ層２６を備えており、Ｇａｎバッファ層２６上にＡｌ_ｙＧａ_１−ｙＮ（ｙ＝１又は≒１）層２８がある。Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．５）バリア層３０が、ＧａＮバッファ層２６の反対側でＡｌ_ｙＧａ_１−ｙＮ層２８上にあり、該層２８のＡｌ濃度は、バリア層３０よりも高い。ＧａＮバッファ層２６とＡｌ_ｙＧａ_１−ｙＮ層２８との間の界面に２ＤＥＧ３８が形成されている。バリア層３０上に、ソース、ドレイン、及びゲート・コンタクト３２、３４、３６が形成されている。また、Ａｌ_ｙＧａ_１−ｙＮ層２８の反対側において、バッファ層２６に隣接する基板２２も含み、ＧａＮバッファ層２６と基板２２との間に、核生成層２４を含むことができる。 （もっと読む）

【課題】低オン抵抗で、ノーマリーオフ動作を有し、高信頼性の半導体素子を提供する。
【解決手段】半導体素子１Ａは、支持基板１０上にＮ面成長されたＡｌ_ＸＧａ_１−ＸＮ（０≦Ｘ＜１）を含む第１半導体層１１と、前記第１半導体層上に形成されたノンドープもしくは第１導電形のＡｌ_ＹＧａ_１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）を含む第２半導体層１５と、前記第２半導体層上に形成されたＡｌ_ＺＧａ_１−ＺＮ（０≦Ｚ＜１、Ｚ＜Ｙ）を含む第３半導体層１６と、を備える。半導体素子１Ａは、第３半導体層１６に接続された第１主電極２０と、第３半導体層１６に接続された第２主電極２１と、第１主電極と第２主電極とのあいだの第３半導体層１６の上に設けられたゲート電極３１と、を備える。第３半導体層１６の厚さは、ゲート電極３１下において選択的に薄い。 （もっと読む）

【課題】窒化ガリウム系半導体のドライエッチングに、塩素系ガスを用いたＩＣＰ−ＲＩＥを用いると、誘電結合型プラズマは、温度が高いので、エッチングされた面に凹凸ができ、半導体にダメージを与え、塩素が残留する。
【解決手段】窒化ガリウム系半導体からなる第１の半導体層を形成する第１半導体層形成工程と、第１の半導体層の一部を、臭素系ガスを用いて、マイクロ波プラズマプロセスでドライエッチングして、リセス部を形成するリセス部形成工程と、を備え、窒化ガリウム系半導体装置を製造する半導体装置の製造方法を提供する。 （もっと読む）

【課題】ｐ型のIII族窒化物半導体層を含む積層構造を利用して複数個の半導体装置を製造し、エッチング等して個々の半導体装置に分割すると、個々の半導体装置の側面に露出するｐ型のIII族窒化物半導体層の表面に沿ってリ−ク電流が流れてしまう。
【解決手段】ｐ型のIII族窒化物半導体層８を含む積層構造の表面または裏面からｐ型のIII族窒化物半導体層８に達しない深さまでエッチングまたはダイシングし、残った厚みをへき開して個々の半導体装置に分割する。半導体装置の側面に露出するｐ型のIII族窒化物半導体層８の表面はへき開面となり、結晶欠陥が少なく、側面に沿ってリ−ク電流が流れることを防止する。 （もっと読む）

【課題】導体ベースプレートと金属外壁との熱膨張係数が異なることに伴う、銀ロウ付けする際の導体ベースプレートの反りを抑制したパッケージを提供する。
【解決手段】導体ベースプレートと、導体ベースプレート上に配置された半導体装置と、半導体装置を内在し、導体ベースプレート上に配置され、導体ベースプレートと接する面に複数の開放部を有する金属壁と、開放部を充填するブロックとを備えるパッケージ。 （もっと読む）

【課題】より高い破壊電圧およびより低いオン抵抗を含み、高周波数において十分に機能
するパワースイッチングデバイスを提供する。
【解決手段】多重フィールドプレートトランジスタが、活性領域、ならびにソース、ドレ
イン、およびゲートを含む。第１のスペーサ層が、活性領域の上方でソースとゲートの間
にあり、第２のスペーサ層が、活性領域の上方でドレインとゲートの間にある。第１のス
ペーサ層上の第１のフィールドプレート、及び第２のスペーサ層上の第２のフィールドプ
レートが、ゲートに接続される。第３のスペーサ層が、第１のスペーサ層、第２のスペー
サ層、第１のフィールドプレート、ゲート、および第２のフィールドプレート上にあり、
第３のフィールドプレートが、第３のスペーサ層上にあり、ソースに接続される。 （もっと読む）

【課題】埋込み部を形成する際のエッチングにより埋込みゲートが損傷をきたし、ゲート領域劣化が生じ得る。
【解決手段】ショットキーコンタクトなどのゲートコンタクトを形成する前にゲート埋込み部のアニーリングを行うことにより、ゲートリークが低減され、かつ／またはトランジスタなどの半導体デバイス内に高品質のゲートコンタクトを提供することができる。アニーリング中に封入層を使用することで、トランジスタのゲート埋込み部内の半導体への損傷がさらに低減される。アニーリングを、例えばデバイスのオーミックコンタクトのアニーリングによって提供することができる。 （もっと読む）

【課題】中間層の一部が露出している支持基板であっても、それに適切な処理を加えることにより、半導体デバイスを歩留まりよく製造することができる半導体デバイスの製造方法およびエピタキシャル成長用の支持基板を提供する。
【解決手段】本半導体デバイスの製造方法は、少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させることができる下地基板１０と、下地基板１０上に全面的に配置された中間層２０と、中間層２０上に部分的に配置されたＧａＮ層３０ａとを含み、ＧａＮ層３０ａと中間層２０の一部とが露出している支持基板２を形成する工程と、支持基板２の中間層２０が露出している部分２０ｐ，２０ｑ，２０ｒを選択的に除去することにより、下地基板１０の一部を露出させる工程と、ＧａＮ層３０ａ上に、ＩＩＩ族窒化物半導体層をエピタキシャル成長させる工程と、を備える。 （もっと読む）

【課題】 チャネルの高い移動度を得ながら、かつ、縦方向耐圧およびゲート電極端における耐圧の両方の耐圧性能を確実に得ることができる、半導体装置およびその製造方法を提供する。
【解決手段】 ｎ型ドリフト層および該ｎ型ドリフト層上に位置するｐ型層を含むＧａＮ系積層体に、開口部が設けられ、開口部を覆うように位置する、チャネルを含む再成長層と、再成長層に沿って該再成長層上に位置するゲート電極とを備え、開口部はｎ型ドリフト層に届いており、ゲート電極の端は、平面的に見てｐ型層から外れた部分がないように位置していることを特徴とする。 （もっと読む）

【課題】電界集中を緩和させることにより、高耐圧、高信頼性を得ることが可能な半導体装置とその製造方法を提供する。
【解決手段】本発明の実施形態は、半導体基板と、半導体基板上に設けられるゲート電極と、ゲート電極を挟んで半導体基板上に設けられるソース電極及びドレイン電極と、ゲート電極の少なくともドレイン電極側のエッジの下部に設けられるリセスと、を備える。 （もっと読む）

【課題】電流コラプスの発生を抑制できるIII族窒化物半導体トランジスタおよびその製造方法を提供する。
【解決手段】ＦＥＴ１では、第１窒化物半導体層１０３の上に第２窒化物半導体層１０４が設けられ、少なくとも一部が第２窒化物半導体層１０４に接するようにソース電極１０６およびドレイン電極１０７が設けられている。第２窒化物半導体層１０４の上面においてソース電極１０６とドレイン電極１０７との間に位置するように凹部１１０ａが形成されており、ゲート電極１０８が凹部１１０ａの開口を覆うように凹部１１０ａの上方に設けられている。 （もっと読む）

【課題】電流電圧のパルス特性を向上させて電流電圧のＤＣ特性に近づける。
【解決手段】半導体層と、半導体層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、ゲート絶縁膜上に設けられ、ゲート絶縁膜上におけるゲート電極の端部の少なくとも一部においてゲート電極と接するゲート境界膜と、を備え、ゲート境界膜およびゲート絶縁膜は、同種の絶縁材料を含む半導体装置を提供する。ゲート電極およびゲート境界膜上に設けられた絶縁性の保護膜を更に備え、保護膜は、ゲート境界膜およびゲート絶縁膜とは別種の絶縁材料を含んでよい。 （もっと読む）

【課題】ノーマリオフ特性を得つつスイッチング特性が向上した高電子移動度トランジスタ（ＨＥＭＴ）を提供する。
【解決手段】窒化物半導体からなるＨＥＭＴ１００は、ｎ型不純物を含むか又はアンドープの第１層１０３と、第１層上に設けられ第１層よりもバンドギャップエネルギーが大きい第２層１０５と、第２層上に設けられｐ型不純物を含む第３層１０６と、第３層上に設けられ下側から上側に向かってバンドギャップエネルギーが小さくなっている第４層１０７と、を有する。 （もっと読む）

【課題】ノーマリオフ動作を容易に実現することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１上方に形成されたＡｌＧａＮ層３と、ＡｌＧａＮ層３上に形成されたＡｌＧａＮ層４と、ＡｌＧａＮ層４上に形成された電子走行層５と、電子走行層５上方に形成された電子供給層６と、が設けられている。ＡｌＧａＮ層３の組成をＡｌ_x1Ｇａ_1-x1Ｎ、ＡｌＧａＮ層４の組成をＡｌ_x2Ｇａ_1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立つ。ＡｌＧａＮ層４の上面には、ＡｌＧａＮ層４の下面に存在する正の電荷よりも多くの負の電荷が存在している。 （もっと読む）

【課題】化合物半導体層のクラックをより一層低減することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基材１と、基材１の上方に形成された初期層２と、初期層２上に形成され、III−V族化合物半導体を含むコア層３と、が設けられている。初期層３として、コア層３に含まれるIII-V族化合物半導体のIII族原子の層が形成されている。 （もっと読む）

【課題】ＧａＮ基板上に結晶成長する各半導体層の平坦性向上した半導体基板を実現し、この半導体基板を基礎として、特性の高性能化された半導体発光素子を提供する。
【解決手段】ｐ型電極３２と、ｎ型電極３１と、ｐ型電極３２に接続され、複数のｐ型窒化物系III−Ｖ族化合物半導体からなるｐ型積層構造（１６〜２０）と、ｎ型電極３１に接続され、複数のｎ型窒化物系III−Ｖ族化合物半導体であるｎ型積層構造（１１〜１４）と、ｐ型積層構造（１６〜２０）とｎ型積層構造（１１〜１４）との間に形成された窒化物系III−Ｖ族化合物半導体からなる活性層１５とを備え、ｎ型積層構造（１１〜１４）がＳｉを５ｘ１０17ｃｍ-3以上２ｘ１０19ｃｍ-3以下の濃度で含有し、厚さが０．３ｎｍ以上２００ｎｍ以下のドープ層１０と、ドープ層１０よりも活性層１５側に設けられた超格子層１３とを含む。 （もっと読む）

【課題】ｐ型III族窒化物半導体６２の上面からｎ型III族窒化物半導体６４に到達する溝が形成されている場合、ｐ型III族窒化物半導体の側面６２ａが露出する。ｐ型III族窒化物半導体の露出面６２ａはｎ型化しやすく、露出面に沿ってリーク電流が流れやすい。
【解決手段】ｐ型III族窒化物半導体６２中に存在する正孔を露出面６２ａに誘導する正孔誘導手段を設ける。例えば、露出面６２ａを被覆する絶縁膜６６に負電荷蓄積領域６８を設ける。負電荷蓄積領域６８が、ｐ型III族窒化物半導体中に存在する正孔を露出面６２ａに誘導し、露出面がｎ型化して露出面に沿ってリーク電流が流れることを防止する。 （もっと読む）

【課題】最小ループと２セルループのオッドモード発振を共に抑制する高周波回路を提供する。
【解決手段】半導体基板上に並列に配列された複数のトランジスタと、第１の絶縁基板上に配置され、複数のトランジスタのゲート端子電極にそれぞれ接続された複数の入力整合回路と、第１の絶縁基板上に配置され、入力整合回路に隣接して配置された入力側第４発振抑制抵抗と、入力側第４発振抑制抵抗に直列接続された入力側第１キャパシタと、隣接する入力整合回路間を繋ぐ伝送線路上の点と入力側第１キャパシタ間に接続された入力側第１インダクタとを有する入力側発振抑制回路とを備え、入力側第１インダクタのインダクタンス値をＬ１、入力側第１キャパシタのキャパシタンス値をＣ１とすると、１／{２π（Ｌ１×Ｃ１）^1/2}で表される入力側第１インダクタと入力側第１キャパシタの共振周波数が、２セルループの発振周波数fosc2に等しい高周波回路。 （もっと読む）