半導体装置、試験装置、および製造方法
【課題】電流電圧のパルス特性を向上させて電流電圧のDC特性に近づける。
【解決手段】半導体層と、半導体層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、ゲート絶縁膜上に設けられ、ゲート絶縁膜上におけるゲート電極の端部の少なくとも一部においてゲート電極と接するゲート境界膜と、を備え、ゲート境界膜およびゲート絶縁膜は、同種の絶縁材料を含む半導体装置を提供する。ゲート電極およびゲート境界膜上に設けられた絶縁性の保護膜を更に備え、保護膜は、ゲート境界膜およびゲート絶縁膜とは別種の絶縁材料を含んでよい。
【解決手段】半導体層と、半導体層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、ゲート絶縁膜上に設けられ、ゲート絶縁膜上におけるゲート電極の端部の少なくとも一部においてゲート電極と接するゲート境界膜と、を備え、ゲート境界膜およびゲート絶縁膜は、同種の絶縁材料を含む半導体装置を提供する。ゲート電極およびゲート境界膜上に設けられた絶縁性の保護膜を更に備え、保護膜は、ゲート境界膜およびゲート絶縁膜とは別種の絶縁材料を含んでよい。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置、試験装置、および製造方法に関する。
【背景技術】
【0002】
従来、GaN(窒化ガリウム)等のIII−V族半導体を用いたFET(電界効果トランジスタ)において、ゲート電極と半導体層との間にTa(タンタル)酸化物等を介在させて、ゲートリーク電流を低減させたヘテロ接合半導体装置(特に高電子移動度トランジスタ:HEMT=High Electron Mobility Transistor)が知られている(例えば、特許文献1参照)。
特許文献1 特開2006−245317
【発明の概要】
【発明が解決しようとする課題】
【0003】
しかしながら、半導体表面のトラップの影響により電流が減少する「電流コラプス」と呼ばれる現象が問題となり、ゲート電極と半導体層との間の絶縁層をTa(タンタル)酸化物等にしてゲート電圧をDC電圧とする場合の電流電圧のDC特性を改善しても、パルス特性が改善しない場合があった。例えば、Vds(ドレイン・ソース間電圧)を予め数十ボルト与え、かつ、Vgs(ゲート・ソース間電圧)にも予め負の電圧を与えている状態からのパルス特性等、数μs程度のパルス幅の入力ゲート信号に追随して動作させることは困難であった。
【課題を解決するための手段】
【0004】
上記課題を解決するために、本発明の第1の態様においては、半導体層と、半導体層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、ゲート絶縁膜上に設けられ、ゲート絶縁膜上におけるゲート電極の端部の少なくとも一部においてゲート電極と接するゲート境界膜と、を備え、ゲート境界膜およびゲート絶縁膜は、同種の絶縁材料を含む半導体装置を提供する。
【0005】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0006】
【図1】本実施形態に係る半導体装置100の縦断面の構成例を示す。
【図2】本実施形態に係る半導体装置100の製造フローを示す。
【図3A】本実施形態に係る半導体装置100の半導体層110を形成した段階の構成例を示す。
【図3B】本実施形態に係る半導体層110上にソース電極160およびドレイン電極170を形成した段階の構成例を示す。
【図3C】本実施形態に係る半導体層110上にゲート絶縁膜120を形成した段階の構成例を示す。
【図3D】本実施形態に係るゲート絶縁膜120上にゲート電極130を形成した段階の構成例を示す。
【図3E】本実施形態に係るゲート絶縁膜120およびゲート電極130上にゲート境界膜140を形成した段階の構成例を示す。
【図3F】本実施形態に係るゲート境界膜140上に保護膜150を形成した段階の構成例を示す。
【図4】ゲート境界膜140を形成しない半導体装置のパルス特性の一例を示す。
【図5】本実施形態に係る半導体装置100のパルス特性の一例を示す。
【図6】本実施形態に係る試験装置410の構成例を被試験デバイス400と共に示す。
【発明を実施するための形態】
【0007】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0008】
図1は、本実施形態に係る半導体装置100の縦断面の構成例を示す。半導体装置100は、ゲートリーク電流を低減させ、かつ、ゲート電極にパルスを印加した場合の高周波特性を向上させる。半導体装置100は、FETであってよい。また、半導体装置100は、HEMTであってよい。半導体装置100は、基板10と、半導体層110と、ゲート絶縁膜120と、ゲート電極130と、ゲート境界膜140と、保護膜150と、ソース電極160と、ドレイン電極170とを備える。
【0009】
基板10は、表面上に半導体層110を形成する。基板10は、半導体層110の結晶性を保ったまま形成させるように、半導体層110の格子定数と略同一の格子定数を有する結晶であってよい。基板10は、サファイア、SiC(炭化ケイ素)、GaN、GaAs、またはSi等の単結晶であってよい。
【0010】
半導体層110は、III−V族化合物半導体によって形成される。半導体層110は、バンドギャップの異なる2種類以上の半導体を、結晶性を有したまま接合させたヘテロ接合を有してよい。本実施例において、半導体層110は、GaN系半導体層について説明する。半導体層110は、電子走行層112と、スペーサ層114と、電子供給層116と、保護層118とを有する。
【0011】
電子走行層112は、基板10の表面上に形成される。電子走行層112には、高速で電子を流すことができる二元電子ガスと呼ばれる層が形成される。電子走行層112は、不純物を人工的に添加しないアンドープのi型GaN層でよい。
【0012】
スペーサ層114は、電子走行層112上に形成される。スペーサ層114は、電子走行層112とはバンドギャップの異なる異種の半導体材料で形成される。電子走行層112とスペーサ層114とがヘテロ接合となることで、電子走行層112は、スペーサ層114との界面近傍の10nm程度の領域において、二元電子ガスを形成することができる。スペーサ層114は、アンドープのi型AlGaN層でよい。
【0013】
電子供給層116は、スペーサ層114上に形成される。電子供給層116は、スペーサ層114を介して電子走行層112に電子を供給する。電子供給層116は、不純物をドープしたn型AlGaN層でよい。
【0014】
保護層118は、電子供給層116上に形成される。保護層118は、例えば、電子供給層116中のAl等の酸化を防止して保護する。保護層118は、不純物をドープしたn型GaN層でよい。なお、電子供給層116中のAl等の酸化の影響等が少ない場合は、保護層118は無くてもよい。
【0015】
ゲート絶縁膜120は、半導体層110上に設けられる。ゲート絶縁膜120は、トンネル効果等によって透過して流れ出るリーク電流を低減させる高誘電率材料によって形成される。例えば、ゲート絶縁膜120は、Ta(タンタル)酸化物、Hf(ハフニウム)酸化物、HfAl(ハフニウムアルミニウム)酸化物、La(ランタン)酸化物、またはY(イットリウム)酸化物等の絶縁材料を有する。一例として、ゲート絶縁膜120は、Ta2O5(酸化タンタル)を有する。
【0016】
ゲート電極130は、ゲート絶縁膜120上に設けられる。ゲート電極130は、ゲート絶縁膜120を介して、半導体層110にゲート電圧を印加する絶縁ゲート構造の電極として形成される。ゲート電極は、Ni(ニッケル)、Pt(白金)、Au(金)、またはTi(チタン)等を有してよい。ゲート電極130は、配線接続部を有してよい。配線接続部は、ゲート電圧を供給する外部回路と、金メッキまたはワイヤボンディング等によって電気的に接続されてよい。
【0017】
ゲート境界膜140は、ゲート絶縁膜120上に設けられ、ゲート絶縁膜120上におけるゲート電極130の端部の少なくとも一部においてゲート電極130と接する。ここで、ゲート境界膜140は、ゲート絶縁膜120上におけるゲート電極130が設けられていない領域の少なくとも一部からゲート電極130上の少なくとも一部に至る領域を覆ってよい。また、ゲート境界膜140は、ゲート電極130の配線接続部以外の表面上を覆うように設けられてよい。
【0018】
ゲート境界膜140は、Ta(タンタル)酸化物、Hf(ハフニウム)酸化物、HfAl(ハフニウムアルミニウム)酸化物、La(ランタン)酸化物、またはY(イットリウム)酸化物等の絶縁材料を有してよい。一例として、ゲート境界膜140は、Ta2O5(酸化タンタル)を有する。
【0019】
ここで、ゲート境界膜140およびゲート絶縁膜120は、同種の絶縁材料を含む。例えば、ゲート境界膜140およびゲート絶縁膜120は、略同一の絶縁材料で形成される。これに代えて、ゲート境界膜140およびゲート絶縁膜120は、主要元素または主成分が略同一であってよい。これに代えて、ゲート境界膜140およびゲート絶縁膜120は、絶縁材料の主成分に含まれる元素の種類または組成が略同一であってよい。
【0020】
これによって、半導体装置100は、ゲート絶縁膜120とゲート境界膜140との間に、異種材料を形成させることによる異種界面の形成を防ぐことができる。したがって、ゲート電極130は、電極端部に異種界面と接することがないので、異種界面に形成されるトラップ準位等に電子をトラップされることを防ぐことができる。
【0021】
保護膜150は、ゲート電極130およびゲート境界膜140上に設けられた絶縁性の膜である。保護膜150は、ゲート境界膜140およびゲート絶縁膜120とは別種の絶縁材料を含む。一例として、保護膜は、SiN(窒化シリコン)を絶縁材料として含む。これによって、半導体装置100は、表面の保護膜の強化と、ゲート境界膜140表面近傍のトラップ準位等を低減させることができる。
【0022】
ソース電極160およびドレイン電極170は、半導体層110上に設けられる。ソース電極160およびドレイン電極170は、電子供給層116に接するように形成されることが望ましい。ソース電極160およびドレイン電極170は、半導体層110と、オーミック接合されてよい。ソース電極160およびドレイン電極170は、Ni(ニッケル)、Pt(白金)、Au(金)、Al(アルミニウム)、またはTi(チタン)等を有してよい。
【0023】
ソース電極160およびドレイン電極170は、それぞれ配線接続部を有してよい。それぞれの配線接続部は、ソース電極160またはドレイン電極170と接続されるべき外部回路と、金メッキまたはワイヤボンディング等によって電気的に接続されてよい。
【0024】
ここで、ゲート絶縁膜120は、ソース電極160およびドレイン電極170の間に設けられてよい。また、ゲート絶縁膜120は、ソース電極160およびドレイン電極170の少なくとも一部を更に覆うように設けられてよい。この場合、ゲート絶縁膜120は、ソース電極160およびドレイン電極170の配線接続部以外の表面上を覆うように設けられてよい。
【0025】
ゲート境界膜140は、ゲート電極130からソース電極160に至る領域およびゲート電極130からドレイン電極170に至る領域を覆うように設けられてよい。また、ゲート境界膜は、ソース電極160およびドレイン電極170の少なくとも一部を更に覆うように設けられてよい。この場合、ゲート境界膜140は、ソース電極160およびドレイン電極170の配線接続部以外の表面上を覆うように設けられてもよい。
【0026】
図2は、本実施形態に係る半導体装置100の製造フローを示す。また、図3A〜図3Fは、製造フローの各段階で形成された半導体装置100の構成例をそれぞれ示す。
【0027】
まず、基板10上に、半導体層110を形成する(S200)。半導体層110は、MOVPE法(Metal Organic Vapor Phase Epitaxy:有機金属気相成長エピタキシー法)、またはMBE法(Molecular Beam Epitaxy:分子線エピタキシー法)等で形成されてよい。図3Aにおいて、本実施形態に係る半導体装置100の半導体層110を形成した段階の構成例を示す。
【0028】
次に、ソース電極160およびドレイン電極170を形成する(S210)。ソース電極160およびドレイン電極170は、保護層118をエッチングによって除去して、電子供給層116が露出された領域に形成されてよい。ここで、保護層118は、液体の薬品を用いたウェットエッチングによって電極が形成される領域を除去されてよい。これに代えて、反応性ガス、イオン、またはラジカル等を用いたドライエッチングによって電極が形成される領域が除去されてよい。
【0029】
ソース電極160およびドレイン電極170は、一例として、材料を加熱して気化または昇華させて基板の表面に付着させる蒸着によって形成される。これに代えて、ソース電極160およびドレイン電極170は、スパッタによって形成されてもよい。また、ソース電極160およびドレイン電極170は、一例として、形成すべきパターンの逆パターンを、基板上にフォトレジスト等で形成し、形成すべき薄膜を蒸着後、パターン以外の不用部分をフォトレジストと共に除去するリフトオフ法で形成される。
【0030】
電子供給層116上に形成されたソース電極160およびドレイン電極170は、500℃程度以上の温度でアニール処理することで、オーミック接合を形成する。一例として、ソース電極160およびドレイン電極170は、600℃でアニール処理される。図3Bにおいて、本実施形態に係る半導体層110上にソース電極160およびドレイン電極170を形成した段階の構成例を示す。
【0031】
次に、半導体層110上にゲート絶縁膜120を形成する(S220)。ゲート絶縁膜120は、スパッタによって形成されてよい。ゲート絶縁膜120は、一例として、絶縁物のターゲットに高周波電圧を印加してスパッタするRFスパッタによって形成される。ここで、絶縁物のターゲットはTa2O5(酸化タンタル)を用いてよい。これによって、ゲート絶縁膜120をTa酸化物にすることができる。
【0032】
ゲート絶縁膜120は、10〜100nmの膜厚を有してよい。より好ましくは、20〜50nmの膜厚を有してよい。図3Cにおいて、本実施形態に係る半導体層110上にゲート絶縁膜120を形成した段階の構成例を示す。
【0033】
次に、ゲート絶縁膜120上にゲート電極130を形成する(S230)。ゲート電極130は、一例として、蒸着によって形成される。これに代えて、ゲート電極130は、スパッタによって形成されてもよい。ゲート電極130は、一例として、リフトオフ法によって形成される。ゲート電極130は、複数の電極材料を蒸着して形成されてよい。図3Dにおいて、本実施形態に係るゲート絶縁膜120上にゲート電極130を形成した段階の構成例を示す。
【0034】
次に、ゲート絶縁膜120上に、ゲート絶縁膜120上におけるゲート電極130の端部の少なくとも一部においてゲート電極130と接するゲート境界膜140を、ゲート絶縁膜120と同種の絶縁材料により形成する(S240)。ゲート境界膜140は、スパッタによって形成されてよい。ゲート境界膜140は、一例として、RFスパッタによって形成される。ここで、絶縁物のターゲットはTa2O5(酸化タンタル)を用いてよい。これによって、ゲート境界膜140は、ゲート絶縁膜120と略同一のTa酸化物にすることができる。
【0035】
ゲート境界膜140は、1〜50nmの膜厚を有してよい。より好ましくは、2〜10nmの膜厚を有してよい。図3Eにおいて、本実施形態に係るゲート絶縁膜120およびゲート電極130上にゲート境界膜140を形成した段階の構成例を示す。
【0036】
次に、ゲート電極130およびゲート境界膜140上に、ゲート境界膜140およびゲート絶縁膜120とは別種の絶縁材料を含む保護膜150を形成する(S250)。保護膜150は、CVD法(Chemical Vapor Deposition:化学気相成長法)によって形成されてよい。保護膜150は、一例として、200nmの膜厚のSiNが形成される。図3Fにおいて、本実施形態に係るゲート境界膜140上に保護膜150を形成した段階の構成例を示す。
【0037】
以上の本実施例により、GaN HEMTである半導体装置100が製造される。半導体装置100は、高耐圧、高出力、および高周波数特性を有するGaN MIS(Metal−Insulator−Semiconductor)−HEMT構造を形成することができる。
【0038】
図4は、ゲート境界膜140を形成しない半導体装置のパルス特性の一例を示す。この半導体装置の場合、ゲート絶縁膜120上にゲート電極130を形成させた後に、保護膜150を形成させる。したがって、ゲート絶縁膜120と保護膜150との異種界面がゲート電極130の近傍にも形成される。
【0039】
図中の横軸は、半導体装置のドレイン−ソース間電圧Vdsを示し、縦軸は、ドレイン−ソース間に流れる電流Idsを示す。いずれの電流電圧特性も、Vdsおよびゲート−ソース間電圧Vgsにパルス電圧を印加した結果を示す。黒丸でプロットした電流電圧特性は、Vds=0VおよびVgs=0Vの状態から、Vgsを2、−2、−4、および−6Vに変化させた場合の、パルス幅5μsにおける電流電圧特性を示す。
【0040】
初期条件として、半導体装置は、VdsおよびVgsには電圧が印加されていないので、ゲート電極近辺にトラップ準位が形成されていても、キャリアがトラップされることがほとんど無いと考えられる。したがって、当該電流電圧特性は、VdsおよびVgsにDC電圧を印加するDC特性と略同一の形状が観測される。
【0041】
白抜きの四角でプロットした電流電圧特性は、Vds=25VおよびVgs=−10Vの状態から、Vgsを2、−2、−4、および−6Vに変化させた場合の、パルス幅5μsにおける電流電圧特性を示す。即ち、白抜きの四角の電流電圧特性は、黒丸でプロットした電流電圧特性の初期条件を変えたパルス特性を示す。このように、初期条件を代えることによって、電流電圧特性が著しく変化することが観測される。
【0042】
これより、初期条件としてVdsおよびVgsに電圧を印加することにより、パルス電圧を印加する前に、ゲート電極130近傍に存在するトラップ準位にキャリアである電子がトラップされた結果、パルス電圧を印加した場合にキャリアを補償するまたは緩和する時間が加わってパルス特性に影響を及ぼしたことが考えられる。このようなゲート電極130近傍に存在するトラップの影響で、パルス特性等において電流が減少することを電流コラプスと呼ぶ。
【0043】
図5は、本実施形態に係る半導体装置100のパルス特性の一例を示す。図中の横軸は、図4と同様に、Vdsを示し、縦軸は、Idsを示す。また、いずれの電流電圧特性も、図4と同様に、VdsおよびVgsにパルス電圧を印加した結果を示す。
【0044】
黒丸でプロットした電流電圧特性は、Vds=0VおよびVgs=0Vの状態から、Vgsを2、−2、−4、および−6Vに変化させた場合の、パルス幅5μsにおける電流電圧特性を示す。白抜きの四角でプロットした電流電圧特性は、Vds=25VおよびVgs=−10Vの状態から、Vgsを2、−2、−4、および−6Vに変化させた場合の、パルス幅5μsにおける電流電圧特性を示す。
【0045】
図より明らかに、本実施例に係る半導体装置100は、初期条件を変えても、略同一の電流電圧特性の傾向を示すことがわかる。即ち、半導体装置100は、ゲートリーク電流を減少させつつ、界面準位の形成を防止して電流コラプスの現象を低減させていることがわかる。
【0046】
半導体装置100は、ゲート電極130近傍の絶縁膜であるゲート絶縁膜120とゲート境界膜140とを同種の絶縁材料にしたことで、異種界面によるゲート電極130近傍のトラップ準位の形成を防止することができるので、このように電流コラプスの現象を低減することができる。また、半導体装置100は、ゲート境界膜140に加えてさらに保護膜150を形成しているので、ゲート境界膜140に存在するトラップ準位の影響を、保護膜150で防止することもできる。
【0047】
以上の本実施例の半導体装置100によれば、高耐圧、高出力、および高周波数特性を有し、ゲートリーク電流を低減させつつ、ゲート電極にパルスを印加した場合の高周波特性を向上させることができる。以上の本実施例の半導体装置100は、GaN MIS HEMTについて説明したが、これに代えて、半導体装置100は、III−V族化合物半導体MIS HEMTであってもよい。
【0048】
また、半導体装置100は、電子走行層112を擬似格子整合する他の材質に変更させて、より高移動度、高電子濃度を実現させたpseudomorphic HEMTであってもよい。
【0049】
図6は、本実施形態に係る試験装置410の構成例を被試験デバイス400と共に示す。試験装置410は、アナログ回路、デジタル回路、アナログ/デジタル混載回路、メモリ、およびシステム・オン・チップ(SOC)等の少なくとも1つの被試験デバイス400を試験する。試験装置410は、被試験デバイス400を試験するための試験パターンに基づく試験信号を被試験デバイス400に入力して、試験信号に応じて被試験デバイス400が出力する出力信号に基づいて被試験デバイス400の良否を判定する。
【0050】
試験装置410は、試験部420と、信号入出力部430と、制御装置440とを備える。試験部420は、被試験デバイス400との間で電気信号を授受して被試験デバイス400を試験する。試験部420は、試験信号発生部423と、期待値比較部426とを有する。
【0051】
試験信号発生部423は、被試験デバイス400へ供給する複数の試験信号を発生する。試験信号発生部423は、試験信号に応じて被試験デバイス400が出力する応答信号の期待値を生成してよい。試験信号発生部423は、信号入出力部430を介して複数の被試験デバイス400に接続されて、複数の被試験デバイス400を試験してよい。
【0052】
期待値比較部426は、信号入出力部430が受信した受信データ値を期待値と比較する。期待値比較部426は、期待値を試験信号発生部423から受信してよい。試験装置410は、期待値比較部426の比較結果に基づき、被試験デバイス400の良否を判定してよい。
【0053】
信号入出力部430は、1以上の被試験デバイス400に接続され、試験装置410と被試験デバイス400との試験信号をやり取りする。信号入出力部430は、複数の被試験デバイス400を搭載するパフォーマンスボードであってよい。信号入出力部430は、半導体装置100を有する。
【0054】
半導体装置100は、被試験デバイス400および試験部420の間の伝送経路に設けられ、被試験デバイス400および試験部420の間を電気的に接続するか切断するかを切り替える。試験装置410は、本実施形態に係る半導体装置100によって電気的な接続または切断を実行してよい。これに代えて、試験装置410は、本実施形態に係る半導体装置100を含む電子回路によって電気的な接続または切断を実行してよい。
【0055】
本例において、信号入出力部430は1つの被試験デバイス400に接続され、半導体装置100は、1つの被試験デバイス400の入力信号ラインおよび出力信号ラインにそれぞれ1つ設けられる例を説明した。これに代えて信号入出力部430は、複数の被試験デバイス400に接続され、半導体装置100は、複数の被試験デバイス400の入力信号ラインおよび出力信号ラインのそれぞれに1つ設けられてよい。また、信号入出力部430から1つの被試験デバイス400へ接続される信号入出力ラインが1つの場合、1つの入出力ラインに1つの半導体装置100が設けられてよい。
【0056】
制御装置440は、試験装置410の試験を実行すべく、試験部420および信号入出力部430に制御信号を送信する。制御装置440は、試験プログラムに応じて、試験部420に、試験信号の発生または試験結果と期待値との比較等を実行させる制御信号を送信する。また、制御装置440は、試験プログラムに応じて、接続すべき信号入出力ラインに設けられた半導体装置100の接続の指示、および切断すべき信号入出力ラインに設けられた半導体装置100の切断の指示等を、信号入出力部430に送信する。
【0057】
以上の本実施例における試験装置410は、高耐圧、高出力、および高周波数特性を有し、ゲートリーク電流を低減させつつ、ゲート電極にパルスを印加した場合の高周波特性を向上させた半導体装置100を用いて試験を実行することができる。
【0058】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0059】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【0060】
10 基板、100 半導体装置、110 半導体層、112 電子走行層、114 スペーサ層、116 電子供給層、118 保護層、120 ゲート絶縁膜、130 ゲート電極、140 ゲート境界膜、150 保護膜、160 ソース電極、170 ドレイン電極、400 被試験デバイス、410 試験装置、420 試験部、423 試験信号発生部、426 期待値比較部、430 信号入出力部、440 制御装置
【技術分野】
【0001】
本発明は、半導体装置、試験装置、および製造方法に関する。
【背景技術】
【0002】
従来、GaN(窒化ガリウム)等のIII−V族半導体を用いたFET(電界効果トランジスタ)において、ゲート電極と半導体層との間にTa(タンタル)酸化物等を介在させて、ゲートリーク電流を低減させたヘテロ接合半導体装置(特に高電子移動度トランジスタ:HEMT=High Electron Mobility Transistor)が知られている(例えば、特許文献1参照)。
特許文献1 特開2006−245317
【発明の概要】
【発明が解決しようとする課題】
【0003】
しかしながら、半導体表面のトラップの影響により電流が減少する「電流コラプス」と呼ばれる現象が問題となり、ゲート電極と半導体層との間の絶縁層をTa(タンタル)酸化物等にしてゲート電圧をDC電圧とする場合の電流電圧のDC特性を改善しても、パルス特性が改善しない場合があった。例えば、Vds(ドレイン・ソース間電圧)を予め数十ボルト与え、かつ、Vgs(ゲート・ソース間電圧)にも予め負の電圧を与えている状態からのパルス特性等、数μs程度のパルス幅の入力ゲート信号に追随して動作させることは困難であった。
【課題を解決するための手段】
【0004】
上記課題を解決するために、本発明の第1の態様においては、半導体層と、半導体層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、ゲート絶縁膜上に設けられ、ゲート絶縁膜上におけるゲート電極の端部の少なくとも一部においてゲート電極と接するゲート境界膜と、を備え、ゲート境界膜およびゲート絶縁膜は、同種の絶縁材料を含む半導体装置を提供する。
【0005】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0006】
【図1】本実施形態に係る半導体装置100の縦断面の構成例を示す。
【図2】本実施形態に係る半導体装置100の製造フローを示す。
【図3A】本実施形態に係る半導体装置100の半導体層110を形成した段階の構成例を示す。
【図3B】本実施形態に係る半導体層110上にソース電極160およびドレイン電極170を形成した段階の構成例を示す。
【図3C】本実施形態に係る半導体層110上にゲート絶縁膜120を形成した段階の構成例を示す。
【図3D】本実施形態に係るゲート絶縁膜120上にゲート電極130を形成した段階の構成例を示す。
【図3E】本実施形態に係るゲート絶縁膜120およびゲート電極130上にゲート境界膜140を形成した段階の構成例を示す。
【図3F】本実施形態に係るゲート境界膜140上に保護膜150を形成した段階の構成例を示す。
【図4】ゲート境界膜140を形成しない半導体装置のパルス特性の一例を示す。
【図5】本実施形態に係る半導体装置100のパルス特性の一例を示す。
【図6】本実施形態に係る試験装置410の構成例を被試験デバイス400と共に示す。
【発明を実施するための形態】
【0007】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0008】
図1は、本実施形態に係る半導体装置100の縦断面の構成例を示す。半導体装置100は、ゲートリーク電流を低減させ、かつ、ゲート電極にパルスを印加した場合の高周波特性を向上させる。半導体装置100は、FETであってよい。また、半導体装置100は、HEMTであってよい。半導体装置100は、基板10と、半導体層110と、ゲート絶縁膜120と、ゲート電極130と、ゲート境界膜140と、保護膜150と、ソース電極160と、ドレイン電極170とを備える。
【0009】
基板10は、表面上に半導体層110を形成する。基板10は、半導体層110の結晶性を保ったまま形成させるように、半導体層110の格子定数と略同一の格子定数を有する結晶であってよい。基板10は、サファイア、SiC(炭化ケイ素)、GaN、GaAs、またはSi等の単結晶であってよい。
【0010】
半導体層110は、III−V族化合物半導体によって形成される。半導体層110は、バンドギャップの異なる2種類以上の半導体を、結晶性を有したまま接合させたヘテロ接合を有してよい。本実施例において、半導体層110は、GaN系半導体層について説明する。半導体層110は、電子走行層112と、スペーサ層114と、電子供給層116と、保護層118とを有する。
【0011】
電子走行層112は、基板10の表面上に形成される。電子走行層112には、高速で電子を流すことができる二元電子ガスと呼ばれる層が形成される。電子走行層112は、不純物を人工的に添加しないアンドープのi型GaN層でよい。
【0012】
スペーサ層114は、電子走行層112上に形成される。スペーサ層114は、電子走行層112とはバンドギャップの異なる異種の半導体材料で形成される。電子走行層112とスペーサ層114とがヘテロ接合となることで、電子走行層112は、スペーサ層114との界面近傍の10nm程度の領域において、二元電子ガスを形成することができる。スペーサ層114は、アンドープのi型AlGaN層でよい。
【0013】
電子供給層116は、スペーサ層114上に形成される。電子供給層116は、スペーサ層114を介して電子走行層112に電子を供給する。電子供給層116は、不純物をドープしたn型AlGaN層でよい。
【0014】
保護層118は、電子供給層116上に形成される。保護層118は、例えば、電子供給層116中のAl等の酸化を防止して保護する。保護層118は、不純物をドープしたn型GaN層でよい。なお、電子供給層116中のAl等の酸化の影響等が少ない場合は、保護層118は無くてもよい。
【0015】
ゲート絶縁膜120は、半導体層110上に設けられる。ゲート絶縁膜120は、トンネル効果等によって透過して流れ出るリーク電流を低減させる高誘電率材料によって形成される。例えば、ゲート絶縁膜120は、Ta(タンタル)酸化物、Hf(ハフニウム)酸化物、HfAl(ハフニウムアルミニウム)酸化物、La(ランタン)酸化物、またはY(イットリウム)酸化物等の絶縁材料を有する。一例として、ゲート絶縁膜120は、Ta2O5(酸化タンタル)を有する。
【0016】
ゲート電極130は、ゲート絶縁膜120上に設けられる。ゲート電極130は、ゲート絶縁膜120を介して、半導体層110にゲート電圧を印加する絶縁ゲート構造の電極として形成される。ゲート電極は、Ni(ニッケル)、Pt(白金)、Au(金)、またはTi(チタン)等を有してよい。ゲート電極130は、配線接続部を有してよい。配線接続部は、ゲート電圧を供給する外部回路と、金メッキまたはワイヤボンディング等によって電気的に接続されてよい。
【0017】
ゲート境界膜140は、ゲート絶縁膜120上に設けられ、ゲート絶縁膜120上におけるゲート電極130の端部の少なくとも一部においてゲート電極130と接する。ここで、ゲート境界膜140は、ゲート絶縁膜120上におけるゲート電極130が設けられていない領域の少なくとも一部からゲート電極130上の少なくとも一部に至る領域を覆ってよい。また、ゲート境界膜140は、ゲート電極130の配線接続部以外の表面上を覆うように設けられてよい。
【0018】
ゲート境界膜140は、Ta(タンタル)酸化物、Hf(ハフニウム)酸化物、HfAl(ハフニウムアルミニウム)酸化物、La(ランタン)酸化物、またはY(イットリウム)酸化物等の絶縁材料を有してよい。一例として、ゲート境界膜140は、Ta2O5(酸化タンタル)を有する。
【0019】
ここで、ゲート境界膜140およびゲート絶縁膜120は、同種の絶縁材料を含む。例えば、ゲート境界膜140およびゲート絶縁膜120は、略同一の絶縁材料で形成される。これに代えて、ゲート境界膜140およびゲート絶縁膜120は、主要元素または主成分が略同一であってよい。これに代えて、ゲート境界膜140およびゲート絶縁膜120は、絶縁材料の主成分に含まれる元素の種類または組成が略同一であってよい。
【0020】
これによって、半導体装置100は、ゲート絶縁膜120とゲート境界膜140との間に、異種材料を形成させることによる異種界面の形成を防ぐことができる。したがって、ゲート電極130は、電極端部に異種界面と接することがないので、異種界面に形成されるトラップ準位等に電子をトラップされることを防ぐことができる。
【0021】
保護膜150は、ゲート電極130およびゲート境界膜140上に設けられた絶縁性の膜である。保護膜150は、ゲート境界膜140およびゲート絶縁膜120とは別種の絶縁材料を含む。一例として、保護膜は、SiN(窒化シリコン)を絶縁材料として含む。これによって、半導体装置100は、表面の保護膜の強化と、ゲート境界膜140表面近傍のトラップ準位等を低減させることができる。
【0022】
ソース電極160およびドレイン電極170は、半導体層110上に設けられる。ソース電極160およびドレイン電極170は、電子供給層116に接するように形成されることが望ましい。ソース電極160およびドレイン電極170は、半導体層110と、オーミック接合されてよい。ソース電極160およびドレイン電極170は、Ni(ニッケル)、Pt(白金)、Au(金)、Al(アルミニウム)、またはTi(チタン)等を有してよい。
【0023】
ソース電極160およびドレイン電極170は、それぞれ配線接続部を有してよい。それぞれの配線接続部は、ソース電極160またはドレイン電極170と接続されるべき外部回路と、金メッキまたはワイヤボンディング等によって電気的に接続されてよい。
【0024】
ここで、ゲート絶縁膜120は、ソース電極160およびドレイン電極170の間に設けられてよい。また、ゲート絶縁膜120は、ソース電極160およびドレイン電極170の少なくとも一部を更に覆うように設けられてよい。この場合、ゲート絶縁膜120は、ソース電極160およびドレイン電極170の配線接続部以外の表面上を覆うように設けられてよい。
【0025】
ゲート境界膜140は、ゲート電極130からソース電極160に至る領域およびゲート電極130からドレイン電極170に至る領域を覆うように設けられてよい。また、ゲート境界膜は、ソース電極160およびドレイン電極170の少なくとも一部を更に覆うように設けられてよい。この場合、ゲート境界膜140は、ソース電極160およびドレイン電極170の配線接続部以外の表面上を覆うように設けられてもよい。
【0026】
図2は、本実施形態に係る半導体装置100の製造フローを示す。また、図3A〜図3Fは、製造フローの各段階で形成された半導体装置100の構成例をそれぞれ示す。
【0027】
まず、基板10上に、半導体層110を形成する(S200)。半導体層110は、MOVPE法(Metal Organic Vapor Phase Epitaxy:有機金属気相成長エピタキシー法)、またはMBE法(Molecular Beam Epitaxy:分子線エピタキシー法)等で形成されてよい。図3Aにおいて、本実施形態に係る半導体装置100の半導体層110を形成した段階の構成例を示す。
【0028】
次に、ソース電極160およびドレイン電極170を形成する(S210)。ソース電極160およびドレイン電極170は、保護層118をエッチングによって除去して、電子供給層116が露出された領域に形成されてよい。ここで、保護層118は、液体の薬品を用いたウェットエッチングによって電極が形成される領域を除去されてよい。これに代えて、反応性ガス、イオン、またはラジカル等を用いたドライエッチングによって電極が形成される領域が除去されてよい。
【0029】
ソース電極160およびドレイン電極170は、一例として、材料を加熱して気化または昇華させて基板の表面に付着させる蒸着によって形成される。これに代えて、ソース電極160およびドレイン電極170は、スパッタによって形成されてもよい。また、ソース電極160およびドレイン電極170は、一例として、形成すべきパターンの逆パターンを、基板上にフォトレジスト等で形成し、形成すべき薄膜を蒸着後、パターン以外の不用部分をフォトレジストと共に除去するリフトオフ法で形成される。
【0030】
電子供給層116上に形成されたソース電極160およびドレイン電極170は、500℃程度以上の温度でアニール処理することで、オーミック接合を形成する。一例として、ソース電極160およびドレイン電極170は、600℃でアニール処理される。図3Bにおいて、本実施形態に係る半導体層110上にソース電極160およびドレイン電極170を形成した段階の構成例を示す。
【0031】
次に、半導体層110上にゲート絶縁膜120を形成する(S220)。ゲート絶縁膜120は、スパッタによって形成されてよい。ゲート絶縁膜120は、一例として、絶縁物のターゲットに高周波電圧を印加してスパッタするRFスパッタによって形成される。ここで、絶縁物のターゲットはTa2O5(酸化タンタル)を用いてよい。これによって、ゲート絶縁膜120をTa酸化物にすることができる。
【0032】
ゲート絶縁膜120は、10〜100nmの膜厚を有してよい。より好ましくは、20〜50nmの膜厚を有してよい。図3Cにおいて、本実施形態に係る半導体層110上にゲート絶縁膜120を形成した段階の構成例を示す。
【0033】
次に、ゲート絶縁膜120上にゲート電極130を形成する(S230)。ゲート電極130は、一例として、蒸着によって形成される。これに代えて、ゲート電極130は、スパッタによって形成されてもよい。ゲート電極130は、一例として、リフトオフ法によって形成される。ゲート電極130は、複数の電極材料を蒸着して形成されてよい。図3Dにおいて、本実施形態に係るゲート絶縁膜120上にゲート電極130を形成した段階の構成例を示す。
【0034】
次に、ゲート絶縁膜120上に、ゲート絶縁膜120上におけるゲート電極130の端部の少なくとも一部においてゲート電極130と接するゲート境界膜140を、ゲート絶縁膜120と同種の絶縁材料により形成する(S240)。ゲート境界膜140は、スパッタによって形成されてよい。ゲート境界膜140は、一例として、RFスパッタによって形成される。ここで、絶縁物のターゲットはTa2O5(酸化タンタル)を用いてよい。これによって、ゲート境界膜140は、ゲート絶縁膜120と略同一のTa酸化物にすることができる。
【0035】
ゲート境界膜140は、1〜50nmの膜厚を有してよい。より好ましくは、2〜10nmの膜厚を有してよい。図3Eにおいて、本実施形態に係るゲート絶縁膜120およびゲート電極130上にゲート境界膜140を形成した段階の構成例を示す。
【0036】
次に、ゲート電極130およびゲート境界膜140上に、ゲート境界膜140およびゲート絶縁膜120とは別種の絶縁材料を含む保護膜150を形成する(S250)。保護膜150は、CVD法(Chemical Vapor Deposition:化学気相成長法)によって形成されてよい。保護膜150は、一例として、200nmの膜厚のSiNが形成される。図3Fにおいて、本実施形態に係るゲート境界膜140上に保護膜150を形成した段階の構成例を示す。
【0037】
以上の本実施例により、GaN HEMTである半導体装置100が製造される。半導体装置100は、高耐圧、高出力、および高周波数特性を有するGaN MIS(Metal−Insulator−Semiconductor)−HEMT構造を形成することができる。
【0038】
図4は、ゲート境界膜140を形成しない半導体装置のパルス特性の一例を示す。この半導体装置の場合、ゲート絶縁膜120上にゲート電極130を形成させた後に、保護膜150を形成させる。したがって、ゲート絶縁膜120と保護膜150との異種界面がゲート電極130の近傍にも形成される。
【0039】
図中の横軸は、半導体装置のドレイン−ソース間電圧Vdsを示し、縦軸は、ドレイン−ソース間に流れる電流Idsを示す。いずれの電流電圧特性も、Vdsおよびゲート−ソース間電圧Vgsにパルス電圧を印加した結果を示す。黒丸でプロットした電流電圧特性は、Vds=0VおよびVgs=0Vの状態から、Vgsを2、−2、−4、および−6Vに変化させた場合の、パルス幅5μsにおける電流電圧特性を示す。
【0040】
初期条件として、半導体装置は、VdsおよびVgsには電圧が印加されていないので、ゲート電極近辺にトラップ準位が形成されていても、キャリアがトラップされることがほとんど無いと考えられる。したがって、当該電流電圧特性は、VdsおよびVgsにDC電圧を印加するDC特性と略同一の形状が観測される。
【0041】
白抜きの四角でプロットした電流電圧特性は、Vds=25VおよびVgs=−10Vの状態から、Vgsを2、−2、−4、および−6Vに変化させた場合の、パルス幅5μsにおける電流電圧特性を示す。即ち、白抜きの四角の電流電圧特性は、黒丸でプロットした電流電圧特性の初期条件を変えたパルス特性を示す。このように、初期条件を代えることによって、電流電圧特性が著しく変化することが観測される。
【0042】
これより、初期条件としてVdsおよびVgsに電圧を印加することにより、パルス電圧を印加する前に、ゲート電極130近傍に存在するトラップ準位にキャリアである電子がトラップされた結果、パルス電圧を印加した場合にキャリアを補償するまたは緩和する時間が加わってパルス特性に影響を及ぼしたことが考えられる。このようなゲート電極130近傍に存在するトラップの影響で、パルス特性等において電流が減少することを電流コラプスと呼ぶ。
【0043】
図5は、本実施形態に係る半導体装置100のパルス特性の一例を示す。図中の横軸は、図4と同様に、Vdsを示し、縦軸は、Idsを示す。また、いずれの電流電圧特性も、図4と同様に、VdsおよびVgsにパルス電圧を印加した結果を示す。
【0044】
黒丸でプロットした電流電圧特性は、Vds=0VおよびVgs=0Vの状態から、Vgsを2、−2、−4、および−6Vに変化させた場合の、パルス幅5μsにおける電流電圧特性を示す。白抜きの四角でプロットした電流電圧特性は、Vds=25VおよびVgs=−10Vの状態から、Vgsを2、−2、−4、および−6Vに変化させた場合の、パルス幅5μsにおける電流電圧特性を示す。
【0045】
図より明らかに、本実施例に係る半導体装置100は、初期条件を変えても、略同一の電流電圧特性の傾向を示すことがわかる。即ち、半導体装置100は、ゲートリーク電流を減少させつつ、界面準位の形成を防止して電流コラプスの現象を低減させていることがわかる。
【0046】
半導体装置100は、ゲート電極130近傍の絶縁膜であるゲート絶縁膜120とゲート境界膜140とを同種の絶縁材料にしたことで、異種界面によるゲート電極130近傍のトラップ準位の形成を防止することができるので、このように電流コラプスの現象を低減することができる。また、半導体装置100は、ゲート境界膜140に加えてさらに保護膜150を形成しているので、ゲート境界膜140に存在するトラップ準位の影響を、保護膜150で防止することもできる。
【0047】
以上の本実施例の半導体装置100によれば、高耐圧、高出力、および高周波数特性を有し、ゲートリーク電流を低減させつつ、ゲート電極にパルスを印加した場合の高周波特性を向上させることができる。以上の本実施例の半導体装置100は、GaN MIS HEMTについて説明したが、これに代えて、半導体装置100は、III−V族化合物半導体MIS HEMTであってもよい。
【0048】
また、半導体装置100は、電子走行層112を擬似格子整合する他の材質に変更させて、より高移動度、高電子濃度を実現させたpseudomorphic HEMTであってもよい。
【0049】
図6は、本実施形態に係る試験装置410の構成例を被試験デバイス400と共に示す。試験装置410は、アナログ回路、デジタル回路、アナログ/デジタル混載回路、メモリ、およびシステム・オン・チップ(SOC)等の少なくとも1つの被試験デバイス400を試験する。試験装置410は、被試験デバイス400を試験するための試験パターンに基づく試験信号を被試験デバイス400に入力して、試験信号に応じて被試験デバイス400が出力する出力信号に基づいて被試験デバイス400の良否を判定する。
【0050】
試験装置410は、試験部420と、信号入出力部430と、制御装置440とを備える。試験部420は、被試験デバイス400との間で電気信号を授受して被試験デバイス400を試験する。試験部420は、試験信号発生部423と、期待値比較部426とを有する。
【0051】
試験信号発生部423は、被試験デバイス400へ供給する複数の試験信号を発生する。試験信号発生部423は、試験信号に応じて被試験デバイス400が出力する応答信号の期待値を生成してよい。試験信号発生部423は、信号入出力部430を介して複数の被試験デバイス400に接続されて、複数の被試験デバイス400を試験してよい。
【0052】
期待値比較部426は、信号入出力部430が受信した受信データ値を期待値と比較する。期待値比較部426は、期待値を試験信号発生部423から受信してよい。試験装置410は、期待値比較部426の比較結果に基づき、被試験デバイス400の良否を判定してよい。
【0053】
信号入出力部430は、1以上の被試験デバイス400に接続され、試験装置410と被試験デバイス400との試験信号をやり取りする。信号入出力部430は、複数の被試験デバイス400を搭載するパフォーマンスボードであってよい。信号入出力部430は、半導体装置100を有する。
【0054】
半導体装置100は、被試験デバイス400および試験部420の間の伝送経路に設けられ、被試験デバイス400および試験部420の間を電気的に接続するか切断するかを切り替える。試験装置410は、本実施形態に係る半導体装置100によって電気的な接続または切断を実行してよい。これに代えて、試験装置410は、本実施形態に係る半導体装置100を含む電子回路によって電気的な接続または切断を実行してよい。
【0055】
本例において、信号入出力部430は1つの被試験デバイス400に接続され、半導体装置100は、1つの被試験デバイス400の入力信号ラインおよび出力信号ラインにそれぞれ1つ設けられる例を説明した。これに代えて信号入出力部430は、複数の被試験デバイス400に接続され、半導体装置100は、複数の被試験デバイス400の入力信号ラインおよび出力信号ラインのそれぞれに1つ設けられてよい。また、信号入出力部430から1つの被試験デバイス400へ接続される信号入出力ラインが1つの場合、1つの入出力ラインに1つの半導体装置100が設けられてよい。
【0056】
制御装置440は、試験装置410の試験を実行すべく、試験部420および信号入出力部430に制御信号を送信する。制御装置440は、試験プログラムに応じて、試験部420に、試験信号の発生または試験結果と期待値との比較等を実行させる制御信号を送信する。また、制御装置440は、試験プログラムに応じて、接続すべき信号入出力ラインに設けられた半導体装置100の接続の指示、および切断すべき信号入出力ラインに設けられた半導体装置100の切断の指示等を、信号入出力部430に送信する。
【0057】
以上の本実施例における試験装置410は、高耐圧、高出力、および高周波数特性を有し、ゲートリーク電流を低減させつつ、ゲート電極にパルスを印加した場合の高周波特性を向上させた半導体装置100を用いて試験を実行することができる。
【0058】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0059】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【0060】
10 基板、100 半導体装置、110 半導体層、112 電子走行層、114 スペーサ層、116 電子供給層、118 保護層、120 ゲート絶縁膜、130 ゲート電極、140 ゲート境界膜、150 保護膜、160 ソース電極、170 ドレイン電極、400 被試験デバイス、410 試験装置、420 試験部、423 試験信号発生部、426 期待値比較部、430 信号入出力部、440 制御装置
【特許請求の範囲】
【請求項1】
半導体層と、
前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート絶縁膜上に設けられ、前記ゲート絶縁膜上における前記ゲート電極の端部の少なくとも一部において前記ゲート電極と接するゲート境界膜と、
を備え、
前記ゲート境界膜および前記ゲート絶縁膜は、同種の絶縁材料を含む
半導体装置。
【請求項2】
前記ゲート電極および前記ゲート境界膜上に設けられた絶縁性の保護膜を更に備え、
前記保護膜は、前記ゲート境界膜および前記ゲート絶縁膜とは別種の絶縁材料を含む請求項1に記載の半導体装置。
【請求項3】
前記保護膜は、窒化シリコンを絶縁材料として含む請求項2に記載の半導体装置。
【請求項4】
前記ゲート境界膜および前記ゲート絶縁膜は、タンタル、ハフニウム、ハフニウムアルミニウム、ランタン、またはイットリウムを含む請求項1から3のいずれか一項に記載の半導体装置。
【請求項5】
前記ゲート境界膜および前記ゲート絶縁膜は、タンタル酸化物を絶縁材料として含む請求項4に記載の半導体装置。
【請求項6】
前記ゲート境界膜は、前記ゲート絶縁膜上における前記ゲート電極が設けられていない領域の少なくとも一部から前記ゲート電極上の少なくとも一部に至る領域を覆う請求項1から5のいずれか一項に記載の半導体装置。
【請求項7】
前記半導体層上に設けられたソース電極およびドレイン電極を更に備え、
前記ゲート絶縁膜は、前記ソース電極および前記ドレイン電極の間に設けられ、
前記ゲート境界膜は、前記ゲート電極から前記ソース電極に至る領域および前記ゲート電極から前記ドレイン電極に至る領域を覆う
請求項1から6のいずれか一項に記載の半導体装置。
【請求項8】
前記ゲート境界膜は、前記ソース電極および前記ドレイン電極の少なくとも一部を更に覆う請求項7に記載の半導体装置。
【請求項9】
前記半導体層は、III−V族化合物半導体により形成された請求項1から8のいずれか一項に記載の半導体装置。
【請求項10】
当該半導体装置は、GaN HEMTである請求項1から9のいずれか一項に記載の半導体装置。
【請求項11】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスとの間で電気信号を伝送して前記被試験デバイスを試験する試験部と、
前記被試験デバイスおよび前記試験部の間の伝送経路に設けられ、前記被試験デバイスおよび前記試験部の間を電気的に接続するか切断するかを切り替える請求項1から10のいずれか一項に記載の半導体装置と、
を備える試験装置。
【請求項12】
半導体装置の製造方法であって、
半導体層を形成する工程と、
前記半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート絶縁膜上に、前記ゲート絶縁膜上における前記ゲート電極の端部の少なくとも一部において前記ゲート電極と接するゲート境界膜を、前記ゲート絶縁膜と同種の絶縁材料により形成する工程と、
を備える製造方法。
【請求項13】
前記ゲート電極および前記ゲート境界膜上に、前記ゲート境界膜および前記ゲート絶縁膜とは別種の絶縁材料を含む保護膜を形成する工程を更に備える請求項12に記載の製造方法。
【請求項1】
半導体層と、
前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート絶縁膜上に設けられ、前記ゲート絶縁膜上における前記ゲート電極の端部の少なくとも一部において前記ゲート電極と接するゲート境界膜と、
を備え、
前記ゲート境界膜および前記ゲート絶縁膜は、同種の絶縁材料を含む
半導体装置。
【請求項2】
前記ゲート電極および前記ゲート境界膜上に設けられた絶縁性の保護膜を更に備え、
前記保護膜は、前記ゲート境界膜および前記ゲート絶縁膜とは別種の絶縁材料を含む請求項1に記載の半導体装置。
【請求項3】
前記保護膜は、窒化シリコンを絶縁材料として含む請求項2に記載の半導体装置。
【請求項4】
前記ゲート境界膜および前記ゲート絶縁膜は、タンタル、ハフニウム、ハフニウムアルミニウム、ランタン、またはイットリウムを含む請求項1から3のいずれか一項に記載の半導体装置。
【請求項5】
前記ゲート境界膜および前記ゲート絶縁膜は、タンタル酸化物を絶縁材料として含む請求項4に記載の半導体装置。
【請求項6】
前記ゲート境界膜は、前記ゲート絶縁膜上における前記ゲート電極が設けられていない領域の少なくとも一部から前記ゲート電極上の少なくとも一部に至る領域を覆う請求項1から5のいずれか一項に記載の半導体装置。
【請求項7】
前記半導体層上に設けられたソース電極およびドレイン電極を更に備え、
前記ゲート絶縁膜は、前記ソース電極および前記ドレイン電極の間に設けられ、
前記ゲート境界膜は、前記ゲート電極から前記ソース電極に至る領域および前記ゲート電極から前記ドレイン電極に至る領域を覆う
請求項1から6のいずれか一項に記載の半導体装置。
【請求項8】
前記ゲート境界膜は、前記ソース電極および前記ドレイン電極の少なくとも一部を更に覆う請求項7に記載の半導体装置。
【請求項9】
前記半導体層は、III−V族化合物半導体により形成された請求項1から8のいずれか一項に記載の半導体装置。
【請求項10】
当該半導体装置は、GaN HEMTである請求項1から9のいずれか一項に記載の半導体装置。
【請求項11】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスとの間で電気信号を伝送して前記被試験デバイスを試験する試験部と、
前記被試験デバイスおよび前記試験部の間の伝送経路に設けられ、前記被試験デバイスおよび前記試験部の間を電気的に接続するか切断するかを切り替える請求項1から10のいずれか一項に記載の半導体装置と、
を備える試験装置。
【請求項12】
半導体装置の製造方法であって、
半導体層を形成する工程と、
前記半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート絶縁膜上に、前記ゲート絶縁膜上における前記ゲート電極の端部の少なくとも一部において前記ゲート電極と接するゲート境界膜を、前記ゲート絶縁膜と同種の絶縁材料により形成する工程と、
を備える製造方法。
【請求項13】
前記ゲート電極および前記ゲート境界膜上に、前記ゲート境界膜および前記ゲート絶縁膜とは別種の絶縁材料を含む保護膜を形成する工程を更に備える請求項12に記載の製造方法。
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図4】
【図5】
【図6】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図4】
【図5】
【図6】
【公開番号】特開2012−124325(P2012−124325A)
【公開日】平成24年6月28日(2012.6.28)
【国際特許分類】
【出願番号】特願2010−273805(P2010−273805)
【出願日】平成22年12月8日(2010.12.8)
【出願人】(390005175)株式会社アドバンテスト (1,005)
【Fターム(参考)】
【公開日】平成24年6月28日(2012.6.28)
【国際特許分類】
【出願日】平成22年12月8日(2010.12.8)
【出願人】(390005175)株式会社アドバンテスト (1,005)
【Fターム(参考)】
[ Back to top ]