【課題】最小ループと２セルループのオッドモード発振を共に抑制する高周波回路を提供する。
【解決手段】半導体基板上に並列に配列された複数のトランジスタと、第１の絶縁基板上に配置され、複数のトランジスタのゲート端子電極にそれぞれ接続された複数の入力整合回路と、第１の絶縁基板上に配置され、入力整合回路に隣接して配置された入力側第４発振抑制抵抗と、入力側第４発振抑制抵抗に直列接続された入力側第１キャパシタと、隣接する入力整合回路間を繋ぐ伝送線路上の点と入力側第１キャパシタ間に接続された入力側第１インダクタとを有する入力側発振抑制回路とを備え、入力側第１インダクタのインダクタンス値をＬ１、入力側第１キャパシタのキャパシタンス値をＣ１とすると、１／{２π（Ｌ１×Ｃ１）^1/2}で表される入力側第１インダクタと入力側第１キャパシタの共振周波数が、２セルループの発振周波数fosc2に等しい高周波回路。 （もっと読む）

【課題】 開口部が設けられ、当該開口部に二次元電子ガスで形成されるチャネルを備える縦型半導体装置の耐圧性能を向上させることを目的とする。
【解決手段】 ＧａＮ系積層体１５は、ｎ−型ＧａＮドリフト層４／ｐ型ＧａＮバリア層６／ｎ＋型ＧａＮコンタクト層７、を有し、開口部２８は表層からｎ−型ＧａＮドリフト層４内にまで届いていて、開口部の壁面および底部を覆うように位置する、電子走行層２２および電子供給層２６を含む再成長層２７と、開口部の周囲に位置するソース電極Ｓと、開口部の再成長層上に位置するゲート電極Ｇと、開口部の底部に位置する底部絶縁膜３７とを備えることを特徴とする。 （もっと読む）

【課題】開口部にチャネルを備える縦型半導体装置において、高周波特性を向上することができる半導体装置およびその製造方法を提供する。
【解決手段】 ｎ型ＧａＮ系ドリフト層４／ｐ型ＧａＮ系バリア層６／ｎ型ＧａＮ系コンタクト層７、を有し、開口部２８は表層からｎ型ＧａＮ系ドリフト層内にまで届いており、該開口部を覆うように位置する電子走行層２２および電子供給層２６を含む再成長層２７と、ソース電極Ｓと、ドレイン電極Ｄと、再成長層上に位置するゲート電極Ｇとを備え、ソース電極を一方の電極とし、またドレイン電極を他方の電極としてコンデンサを構成するとみて、該コンデンサの容量を低下させる容量低下構造を備えることを特徴とする。 （もっと読む）

【課題】 開口部が設けられ、当該開口部に二次元電子ガスで形成されるチャネルを備える縦型半導体装置の耐圧性能を向上させることを目的とする。
【解決手段】開口部２８が設けられたＧａＮ系積層体１５を備える縦型の半導体装置であって、ｎ型ＧａＮ系ドリフト層４／ｐ型ＧａＮ系バリア層６／ｎ型ＧａＮ系コンタクト層７、を備え、開口部を覆うように電子走行層２２および電子供給層２６を含む再成長層２７と、ソース電極Ｓと、再成長層上に位置するゲート電極Ｇとを備え、ゲート電極Ｇは、ｐ型ＧａＮバリア層の厚み範囲に対応する部分を覆い、かつ開口部の底部から離れた位置の壁面内で終端している。 （もっと読む）

【課題】等価回路により電圧の累積効果を達成することが可能であって、ハイブレークダウン電圧の特性を有する高電子移動度トランジスターデバイスを提供する。
【解決手段】本発明は、製造プロセスで高電子移動度トランジスターを定義し、内部接続の方法で前記高電子移動度トランジスターを直列接続させた直列接続式の高電子移動度トランジスターデバイス及びその製造方法。 （もっと読む）

【課題】窒化ガリウム材料デバイスおよびその形成方法を提供する。
【解決手段】該デバイスは、電極規定層２４を包含する。電極規定層は典型的にはその内部に形成されたビア２６を有し、該ビア内に電極１８が（少なくとも部分的に）形成される。したがって、ビアは、電極の寸法を（少なくとも部分的に）規定する。いくつかの場合において、電極規定層は、窒化ガリウム材料領域上に形成された不動態化層である。 （もっと読む）

【課題】チャネル層中のキャリア濃度を増すため、高いアルミニウム含有率を有した厚いＡｌＧａＮ層は、成長中か冷却後にひびが入る傾向があり、これによってデバイスが破壊される。
【解決手段】基板上の第１のＩＩＩ族窒化物層は第１の歪みを有する。ＧａＮ層のような第２のＩＩＩ族窒化物層が、第１のＩＩＩ族窒化物層上に設けられている。第２のＩＩＩ族窒化物層は、第１のＩＩＩ族窒化物層のバンドギャップよりも小さなバンドギャップを有し、かつ第１の歪みの大きさよりも大きい第２の歪みを有する。ＡｌＧａＮ層又はＡｌＮ層のような第３のＩＩＩ族窒化物層がＧａＮ層上に設けられている。第３のＩＩＩ族窒化物層は、第２のＩＩＩ族窒化物層のバンドギャップよりも大きなバンドギャップを有し、かつ第２の歪みと逆の歪みの型の第３の歪みを有する。ソースコンタクトとドレインコンタクトとゲートコンタクトを第３のＩＩＩ族窒化物層上に設ける。 （もっと読む）

【課題】
本発明は、ソース電極およびドレイン電極の熱耐久性を向上させて、かつ製造過程においてオーミック性に与える不安定要因を取り除き信頼性および量産性の高いＧａＮ系ＨＥＭＴを提供する。
【解決手段】
化合物半導体装置は、基板と、前記基板上に形成された窒化ガリウム系半導体と、前記窒化ガリウム系半導体上に形成された窒化ガリウム系保護層と、前記窒化ガリウム系保護層上にタンタルとアルミニウムが任意の順に積層されてなるオーミック電極とを備え、前記オーミック電極が形成された箇所の前記窒化ガリウム系保護層の膜厚は、前記オーミック電極が形成されていない箇所の前記窒化ガリウム系保護層の膜厚よりも薄い。 （もっと読む）

【課題】半導体装置において、抵抗が増大して変換効率が低下してしまうのを防止する。
【解決手段】半導体装置を、基板２上に形成されたＧａＮ系半導体積層構造３を有する第１トランジスタＱ１と、ＧａＮ系半導体積層構造を有する第２トランジスタＱ２とを備え、第１トランジスタが、複数の第１フィンガ８ＡＸを有する第１ゲート電極８Ａと、複数の第１ドレイン電極９Ａと、複数の第１ソース電極１０Ａとを備え、第２トランジスタが、複数の第２フィンガ８ＢＸを有する第２ゲート電極８Ｂと、複数の第２ドレイン電極９Ｂと、複数の第２ソース電極１０Ｂとを備え、複数の第１ドレイン電極の上方又は下方に接続されたドレインパッド１５と、複数の第２ソース電極の上方又は下方に接続されたソースパッド２５と、複数の第１ソース電極及び複数の第２ドレイン電極に接続された共通パッド３５とを備えるものとする。 （もっと読む）

【課題】低いオン抵抗を得ながら、優れた耐圧性能を持つ、縦型の半導体装置およびその製造方法を提供する。
【解決手段】開口部２８はｎ⁻型ＧａＮドリフト層４にまで届いており、開口部の壁面を覆うように位置する再成長層２７と、ｐ型ＧａＮバリア層６と、ゲート電極Ｇと、ソース電極Ｓとを備え、チャネルが電子走行層２２内の電子供給層２６との界面に生じる二次元電子ガスにより形成され、ｐ型ＧａＮバリア層６がＧａＮ系積層体１５の表層をなし、かつソース電極Ｓが、再成長層２７およびｐ型ＧａＮバリア層６に接して位置することを特徴とする。 （もっと読む）

【課題】 ピンチオフ特性を改善しまたはチャネル層の移動度を向上させ電気的特性の良好な半導体装置の製造方法を提供すること。
【解決手段】基板１０上にＧａＮ系半導体層２０を形成する工程と、前記ＧａＮ系半導体層に開口部２８を形成する工程と、前記開口部の側面に電子走行層２２および電子供給層２６を形成する工程と、前記電子供給層の前記開口部側の側面にゲート電極３２を形成する工程と、前記ＧａＮ系半導体層上にソース電極３０を形成する工程と、前記ＧａＮ系半導体層の前記ソース電極と相対する面に接続するドレイン電極３４を形成する工程と、を具備する半導体装置の製造方法。 （もっと読む）

【課題】 ｐ型ＧａＮバリア層の電位を確実に固定することでピンチオフ特性、耐圧性能の向上を安定して得ることができる縦型の半導体装置を提供する。
【解決手段】 ＧａＮ系積層体１５に開口部２８が設けられており、開口部の壁面を覆うように位置するチャネルを含む再成長層２７と、ソース電極Ｓとオーミック接触するｎ^＋型ソース層８と、ｐ型ＧａＮバリア層６と、その間に位置するｐ^＋型ＧａＮ補助層７とを含み、ｐ型ＧａＮバリア６の電位をソース電位に固定するために、ｐ^＋型ＧａＮ補助層７が、ｎ^＋型ソース層８とトンネル接合を形成することを特徴とする。 （もっと読む）

【課題】 縦型ＧａＮ系半導体装置において、ｐ型ＧａＮバリア層による耐圧性能の向上を得ながら、オン抵抗を低くできる半導体装置を提供する。
【解決手段】 開口部２８壁面に位置するチャネルを含む再成長層２７と、端面が被覆されるｐ型バリア層６と、ｐ型バリア層上に接するソース層７と、再成長層の上に位置するゲート電極Ｇと、開口部の周囲に位置するソース電極Ｓとを備え、ソース層が超格子構造で構成され、該超格子構造が、ｐ型バリア層よりも小さい格子定数を持つ第１の層（ａ層）と、該第１の層よりも格子定数が大きい第２の層（ｂ層）との積層体である、ことを特徴とする。 （もっと読む）

【課題】より良質な窒化物半導体結晶層を製造する方法を提供する。
【解決手段】実施形態によれば、窒化物半導体結晶層の製造方法は、基体の上に設けられたシリコン結晶層の上に、第１の厚さを有する窒化物半導体結晶層を形成する工程を備える。前記シリコン結晶層は、前記窒化物半導体結晶層の形成の前には、前記第１の厚さよりも薄い第２の厚さを有している。前記窒化物半導体結晶層の形成は、前記シリコン結晶層の少なくとも一部を前記窒化物半導体結晶層に取り込ませ、前記シリコン結晶層の厚さを前記第２の厚さから減少せることを含む。 （もっと読む）

【課題】本発明は、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）を提供する。
【解決手段】このＭＥＳＦＥＴは、ソース（１３）とドレイン（１７）とゲート（２４）とを備えている。このゲート（２４）を、ソース（１３）とドレイン（１７）の間及びｎ導電型チャネル層（１８）上に設ける。ドレイン（１７）に向かって延びている端部を備えるｐ導電型領域（１４）をソースの下に設ける。このｐ導電型領域（１４）をｎ導電型チャネル領域（１８）から隔ててソース（１３）に電気的に結合させる。 （もっと読む）

【課題】本発明は、オーバーシュートの発生を減少することができ、素子破壊を防止することができるとともに、スイッチング動作速度の高速化を実現することができるスイッチング素子を備えた半導体装置を提供する。
【解決手段】半導体装置１は、第１の半導体層３１と、第２の半導体層３２と、二次元キャリアガス層３３と、第１の主電極４１と、第２の主電極４２と、第１のゲート電極５１と、第２のゲート電極５２とを備える。第１のゲート電極５１は、第１の主電極４１の一部と対向する第２の主電極４２の一部との間に配設される。第２のゲート電極５２は、第１の主電極４１の他の一部と対向する第２の主電極４２の他の一部との間において、第１のゲート電極５１との間に分離領域６を介在し配設され、第１のゲート電極５１に対して独立に制御される。 （もっと読む）

【課題】窒化物ベースの半導体チャネル層上に窒化物ベースの半導体バリア層を形成すること、および窒化物ベースの半導体バリア層のゲート領域上に保護層を形成することによって、トランジスタが製作される。
【解決手段】パターニングされたオーム性接触金属領域が、バリア層上に形成され、第１および第２のオーム性接触を形成するためにアニールされる。アニールは、保護層をゲート領域上に載せたままで実施される。バリア層のゲート領域上に、ゲート接点も形成される。ゲート領域内に保護層を有するトランジスタも形成され、バリア層の成長させたままのシート抵抗と実質的に同じシート抵抗をもつバリア層を有するトランジスタも同様である。 （もっと読む）

【課題】絶縁ゲート型Ｐ−ＨＥＭＴ構造において、良好なトランジスタ性能を実現する。
【解決手段】ベース基板、第１結晶層、第２結晶層および絶縁層をこの順に有し、第１結晶層と第２結晶層との間、または、ベース基板と第１結晶層との間に位置する第３結晶層をさらに有し、第２結晶層が、第１結晶層を構成する結晶に格子整合または擬格子整合し、かつ第１結晶層を構成する結晶よりも禁制帯幅が大きい結晶からなり、第３結晶層が、第１結晶層を構成する結晶に格子整合または擬格子整合し、かつ第１結晶層を構成する結晶よりも禁制帯幅が大きい結晶からなり、第３結晶層は、ドナーまたはアクセプタとなる第１原子を含み、第３結晶層がドナーとなる第１原子を含む場合、第２結晶層が、アクセプタとなる第２原子を含み、第３結晶層がアクセプタとなる第１原子を含む場合、第２結晶層が、ドナーとなる第２原子を含む半導体基板。 （もっと読む）

【課題】放熱スペースが短縮された、複数のユニットセルを有する高出力高周波半導体デバイスを提供する
【解決手段】ユニットセルは各々、制御電極２４と、第１及び第２の被制御電極２０，２２とを有する。熱スペーサ（すなわち、電気的に不活性な領域）４０が、これらのユニットセルのうち少なくとも１つを第１の活性部分及び第２の活性部分５０に分割し、第２の活性部分は、この熱スペーサにより第１の部分から離隔される。ユニットセルの制御電極ならびに第１及び第２の被制御電極は、第１の熱スペーサを横切っている。 （もっと読む）

【課題】低オン抵抗の電界効果トランジスタを低コストで実現する。
【解決手段】電界効果トランジスタは、第一導電型の半導体基体であるＮ⁺型ＳｉＣ基板２及びＮ^-型ドレイン領域１と、Ｎ⁺型ＳｉＣ基板２の第一主面側に、Ｐ型ウエル領域３とＮ⁺型ソース領域５とゲート電極７とを有する。Ｎ^-型ドレイン領域１中に、Ｎ^-型ドレイン領域１とはバンドギャップの異なるＰ⁺型ポリシリコンで形成され、第一主面から第二主面へ向かって伸びる柱状のヘテロ半導体領域４が、間隔を置いて並んで複数形成されている。ゲート電極７直下にチャネル領域が形成されないときに、Ｎ^-型ドレイン領域１がヘテロ半導体領域４と接することによりＮ^-型ドレイン領域１の全域が空乏化される。 （もっと読む）