化合物半導体装置及びその製造方法
【課題】ノーマリオフ動作を容易に実現することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１上方に形成されたＡｌＧａＮ層３と、ＡｌＧａＮ層３上に形成されたＡｌＧａＮ層４と、ＡｌＧａＮ層４上に形成された電子走行層５と、電子走行層５上方に形成された電子供給層６と、が設けられている。ＡｌＧａＮ層３の組成をＡｌx1Ｇａ1-x1Ｎ、ＡｌＧａＮ層４の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立つ。ＡｌＧａＮ層４の上面には、ＡｌＧａＮ層４の下面に存在する正の電荷よりも多くの負の電荷が存在している。
【解決手段】基板１上方に形成されたＡｌＧａＮ層３と、ＡｌＧａＮ層３上に形成されたＡｌＧａＮ層４と、ＡｌＧａＮ層４上に形成された電子走行層５と、電子走行層５上方に形成された電子供給層６と、が設けられている。ＡｌＧａＮ層３の組成をＡｌx1Ｇａ1-x1Ｎ、ＡｌＧａＮ層４の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立つ。ＡｌＧａＮ層４の上面には、ＡｌＧａＮ層４の下面に存在する正の電荷よりも多くの負の電荷が存在している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、基板上方にＧａＮ層及びＡｌＧａＮ層を順次形成し、ＧａＮ層を電子走行層として用いる電子デバイス（化合物半導体装置）の開発が活発である。このような化合物半導体装置の一つとして、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）が挙げられる。ＧａＮ系ＨＥＭＴでは、ＡｌＧａＮとＧａＮとのヘテロ接合界面に発生する高濃度の２次元電子ガス（２ＤＥＧ）が利用されている。
【０００３】
ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。つまり、ＧａＮは高い破壊電界強度を有する。また、ＧａＮは大きい飽和電子速度も有している。このため、ＧａＮは、高電圧動作、且つ高出力が可能な化合物半導体装置の材料として極めて有望である。そして、ＧａＮ系ＨＥＭＴは、高効率スイッチング素子、電気自動車等に用いられる高耐圧電力デバイスとして期待されている。
【０００４】
高濃度２次元電子ガスを利用したＧａＮ系ＨＥＭＴは、多くの場合、ノーマリオン動作する。つまり、ゲート電圧がオフとなっている時に電流が流れる。これは、チャネルに多数の電子が存在するためである。その一方で、高耐圧電力デバイスに用いられるＧａＮ系ＨＥＭＴには、フェイルセーフの観点からノーマリオフ動作が重要視される。
【０００５】
そこで、ノーマリオフ動作が可能なＧａＮ系ＨＥＭＴについて種々の検討が行われている。例えば、ゲート電極と活性領域との間にｐ型半導体層を設けた構造が提案されている。また、ゲート電極直下の電子供給層をエッチングして２ＤＥＧを分断した構造も提案されている。
【０００６】
しかしながら、ｐ型半導体層を設けた構造を得るためには、ｐ型不純物のドーピング及び活性化のための熱処理が必要とされる。ｐ型不純物はｎ型不純物と比較して著しく活性化しにくいため、熱処理の温度を高温にする必要があり、この高温熱処理の際に電子走行層と電子供給層との間の界面が荒れて電子の移動度が低下してしまう。また、２ＤＥＧを分断した構造を得るためのエッチングの際には、電子走行層の近傍に多大なダメージが生じるため、シート抵抗が増加したり、リーク電流が増加したりしてしまう。従って、これらの技術を実デバイスに応用することは困難である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１９３０９号公報
【特許文献２】特開２００９−７６８４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、ノーマリオフ動作を容易に実現することができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
化合物半導体装置の一態様には、基板と、前記基板上方に形成された第１のＡｌＧａＮ層と、前記第１のＡｌＧａＮ層上に形成された第２のＡｌＧａＮ層と、前記第２のＡｌＧａＮ層上に形成された電子走行層と、前記電子走行層上方に形成された電子供給層と、が設けられている。前記第１のＡｌＧａＮ層の組成をＡｌx1Ｇａ1-x1Ｎ、前記第２のＡｌＧａＮ層の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立つ。前記第２のＡｌＧａＮ層の上面には、前記第２のＡｌＧａＮ層の下面に存在する正の電荷よりも多くの負の電荷が存在している。
【００１０】
化合物半導体装置の製造方法の一態様では、基板上方に第１のＡｌＧａＮ層を形成する。前記第１のＡｌＧａＮ層上に第２のＡｌＧａＮ層を形成する。前記第２のＡｌＧａＮ層上に電子走行層を形成する。前記電子走行層上方に電子供給層を形成する。前記第２のＡｌＧａＮ層として、前記第１のＡｌＧａＮ層の組成をＡｌx1Ｇａ1-x1Ｎ、当該第２のＡｌＧａＮ層の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立ち、当該第２のＡｌＧａＮ層の下面に存在する正の電荷よりも多くの負の電荷が上面に存在するものを形成する。
【発明の効果】
【００１１】
上記の化合物半導体装置等によれば、適切に電荷が分布する第２のＡｌＧａＮ層が電子走行層下に位置しているため、ノーマリオフ動作を容易に実現することができる。
【図面の簡単な説明】
【００１２】
【図１】実施形態に係るＧａＮ系ＨＥＭＴの構造を示す図である。
【図２Ａ】実施形態に係るＧａＮ系ＨＥＭＴの製造方法を工程順に示す断面図である。
【図２Ｂ】図２Ａに引き続き、ＧａＮ系ＨＥＭＴの製造方法を工程順に示す断面図である。
【図２Ｃ】図２Ｂに引き続き、ＧａＮ系ＨＥＭＴの製造方法を工程順に示す断面図である。
【図３】実施形態に係るＧａＮ系ＨＥＭＴの電子エネルギーのプロファイルを示す図である。
【図４】参考例の構造を示す断面図である。
【図５】参考例に係るＧａＮ系ＨＥＭＴの電子エネルギーのプロファイルを示す図である。
【図６】ゲート電圧と２次元電子ガスの密度との関係を示す図である。
【図７】高出力増幅器の外観の例を示す図である。
【図８】電源装置を示す図である。
【発明を実施するための形態】
【００１３】
以下、実施形態について添付の図面を参照しながら具体的に説明する。図１は、実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す図である。
【００１４】
本実施形態では、図１（ａ）に示すように、ＳｉＣ基板等の基板１上に、核形成層２、ノンドープのＡｌＧａＮ層３、ノンドープのＡｌＧａＮ層４、電子走行層５、電子供給層６、及び保護層７が形成されている。核形成層２としては、例えば厚さが１００ｎｍ程度のＡｌＮ層が形成されている。ＡｌＧａＮ層３の組成をＡｌx1Ｇａ1-x1Ｎ、ＡｌＧａＮ層４の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立っている。従って、ＡｌＧａＮ層３がＧａＮ層であってもよく、ＡｌＧａＮ層４がＡｌＮ層であってもよい。ＡｌＧａＮ層３及びＡｌＧａＮ層４の厚さは、夫々、例えば１μｍ程度、５ｎｍ程度である。また、ＡｌＧａＮ層４の下面は上面と比較して荒れており、ＡｌＧａＮ層４の電子走行層５との界面近傍に負の電荷が存在し、ＡｌＧａＮ層４のＡｌＧａＮ層３との界面近傍に正の電荷が存在する。そして、電子走行層５との界面近傍の負の電荷の量が、ＡｌＧａＮ層３との界面近傍の正の電荷の量より多くなっている。
【００１５】
電子走行層５としては、例えば厚さが１０ｎｍ〜１００ｎｍ程度（例えば、１５ｎｍ）のノンドープのＧａＮ層が形成されている。電子供給層６としては、例えば厚さが３０ｎｍ程度のｎ型のＡｌＧａＮ層が形成されている。このｎ型のＡｌＧａＮ層の組成は、例えばＡｌ0.25Ｇａ0.75Ｎであり、ｎ型不純物としてＳｉが１×１０18ｃｍ-3〜１×１０20ｃｍ-3程度（例えば５×１０18ｃｍ-3）ドーピングされている。保護層７としては、例えば厚さが１０ｎｍ程度のｎ型のＧａＮ層が形成されている。このｎ型のＧａＮ層にも、ｎ型不純物としてＳｉが１×１０18ｃｍ-3〜１×１０20ｃｍ-3程度（例えば５×１０18ｃｍ-3）ドーピングされている。
【００１６】
保護層７には、ゲート電極用の開口部９が形成されている。また、開口部９は、電子供給層６にも入り込んでいる。つまり、開口部９に凹部が形成されている。保護層７上に、平面視で開口部９を間に挟むようにしてソース電極８ｓ及びドレイン電極８ｄが形成されている。開口部９内には、保護層７上まで延出する絶縁膜１０が形成され、絶縁膜１０上に、開口部９を埋め込むようにしてゲート電極８ｇが形成されている。ゲート電極８ｇには、例えば、厚さが３０ｎｍ程度のＮｉ膜とその上に形成された厚さが４００ｎｍ程度のＡｕ膜とが含まれている。ソース電極８ｓ及びドレイン電極８ｄには、例えば、厚さが２０ｎｍ程度のＴｉ膜とその上に形成された厚さが２００ｎｍ程度のＡｌ膜とが含まれている。ソース電極８ｓ及びドレイン電極８ｄは保護層７にオーミック接触している。絶縁膜１０の厚さは、例えば２ｎｍ〜２００ｎｍ程度（例えば１０ｎｍ）であり、絶縁膜１０の材料は、例えば、Ｓｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、又はＷの酸化物、窒化物又は酸窒化物であり、特にアルミナが好ましい。また、絶縁膜１０の材料として、Ｓｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、又はＷの複合酸化物、複合窒化物又は複合酸窒化物を用いてもよい。更に、これら酸化物、窒化物又は酸窒化物の積層膜を絶縁膜１０として用いてもよい。
【００１７】
更に、ゲート電極８ｇ、ソース電極８ｓ、及びドレイン電極８ｄを覆うパッシベーション膜１１が形成されている。パッシベーション膜１１としては、例えばシリコン窒化膜が形成されている。絶縁膜１０及びパッシベーション膜１１には、外部端子等の接続のための開口部が形成されている。
【００１８】
なお、基板１の表面側から見たレイアウトは、例えば図１（ｂ）のようになる。つまり、ゲート電極８ｇ、ソース電極８ｓ及びドレイン電極８ｄの平面形状が櫛歯状となっており、ソース電極８ｓ及びドレイン電極８ｄが交互に配置されている。つまり、複数のゲート電極８ｇがゲート配線２５ｇにより共通接続され、複数のソース電極８ｓがソース配線２５ｓにより共通接続され、複数のドレイン電極８ｄがドレイン配線２５ｄにより共通接続されている。そして、これらの間にゲート電極８ｇが配置されている。このようなマルチフィンガーゲート構造を採用することにより、出力を向上させることができる。なお、図１（ａ）に示す断面図は、図１（ｂ）中のＩ−Ｉ線に沿った断面を示している。また、活性領域３０には、核形成層２、ＡｌＧａＮ層３、ＡｌＧａＮ層４、及び電子走行層５等が含まれており、活性領域３０の周囲はイオン注入又はメサエッチング等により不活性領域とされている。
【００１９】
このように構成された本実施形態では、電子走行層５の直下に位置するＡｌＧａＮ層４のＡｌＧａＮ層３との界面が電子走行層５との界面と比較して数原子オーダーで荒れている。この荒れにより、ＡｌＧａＮ層３とＡｌＧａＮ層４との間に発生する応力が減じられ、圧電効果による電荷発生が減じられる。従って、ＡｌＧａＮ層４の電子走行層５との界面近傍の負の電荷の量が、ＡｌＧａＮ層４とＡｌＧａＮ層３との界面近傍の正の電荷の量より多くなっている。このため、ＡｌＧａＮ層４の上面近傍に存在する多量の負電界によって電位が高く持ち上げられ、大きな閾値電圧を得ることができる。つまり、ノーマリオフ動作がより確実なものとなる。
【００２０】
次に、上述の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）を製造する方法について説明する。図２Ａ乃至図２Ｃは、実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の製造方法を工程順に示す断面図である。
【００２１】
先ず、図２Ａ（ａ）に示すように、基板１上に核形成層２及びノンドープのＡｌＧａＮ層３を形成する。核形成層２及びＡｌＧａＮ層３の形成は、例えば有機金属気相成長（ＭＯＶＰＥ）法等の結晶成長法により行う。この場合、原料ガスを選択することにより、これらの層を連続して形成することができる。アルミニウム（Ａｌ）の原料、ガリウム（Ｇａ）の原料としては、例えば、夫々トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）を使用することができる。また、窒素（Ｎ）の原料として、例えばアンモニア（ＮＨ3）を使用することができる。本実施形態では、所定の厚さ（例えば１μｍ）のＡｌＧａＮ層３を形成した後、ＴＭＡ及びＴＭＧの供給を継続したまま、アンモニアの供給を停止することにより、ＡｌＧａＮ層３の表面を荒らして大きな凹凸を形成する。なお、アンモニアの供給を停止する時間は、例えば１秒間〜６０秒間とすればよい。
【００２２】
ＡｌＧａＮ層３の形成に引き続き、図２Ａ（ｂ）に示すように、ＡｌＧａＮ層３上にノンドープのＡｌＧａＮ層４を形成する。このとき、ＡｌＧａＮ層３の形成からＡｌＧａＮ層４の形成までの処理を同一のチャンバ内で連続して行うことが好ましい。また、ＡｌＧａＮ層４の形成の際には、その途中でアンモニアの流量を低下させることにより、表面での原子マイグレーション（移動）を起こしやすくし、ＡｌＧａＮ層４の上面を下面よりも平坦にする。つまり、ＡｌＧａＮ層４の下面はＡｌＧａＮ層３の上面に倣っているため、ＡｌＧａＮ層４の下面に大きな凹凸が存在するのに対し、ＡｌＧａＮ層４の上面を平坦なものとする。アンモニアの流量は、例えば、それまでの流量の１／１０〜１／１００程度まで低下させればよい。
【００２３】
ＡｌＧａＮ層４の形成に引き続き、図２Ａ（ｃ）に示すように、ＡｌＧａＮ層４上に、電子走行層５、電子供給層６、及び保護層７を形成する。原料ガスを選択することにより、これらの層を連続して形成することができる。また、ｎ型不純物として含まれるシリコン（Ｓｉ）の原料としては、例えばシラン（ＳｉＨ4）を使用することができる。なお、電子供給層６として、アンドープＡｌＧａＮ層を用いてもよく、アンドープＡｌＧａＮ層とｎ型ＡｌＧａＮ層との積層体を用いてもよい。
【００２４】
保護層７の形成後には、例えば蒸着リフトオフ法により、図２Ｂ（ｄ）に示すように、ソース電極８ｓ及びドレイン電極８ｄを保護層７上に形成する。ソース電極８ｓ及びドレイン電極８ｄの形成では、ソース電極８ｓ及びドレイン電極８ｄを形成する領域を開口するレジストパターンを形成し、Ｔｉ及びＡｌの蒸着を行い、その後、レジストパターン上に付着したＴｉ及びＡｌをレジストパターンごと除去する。Ｔｉ膜、Ａｌ膜の厚さは、例えば、夫々２０ｎｍ程度、２００ｎｍ程度とする。そして、窒素雰囲気中で４００℃〜１０００℃（例えば６００℃）で熱処理を行い、オーミック接触を確立する。
【００２５】
次いで、ゲート電極用の開口部９を形成する予定の領域を開口するレジストパターンを形成する。その後、レジストパターンを用いたエッチングを行うことにより、図２Ｂ（ｅ）に示すように、保護層７に開口部９を形成する。このとき、電子供給層６の一部もエッチングし、開口部９を電子供給層６に入り込ませる。つまり、電子供給層６の部分的なエッチングも行い、電子供給層６に凹部を形成する。このエッチングとしては、例えば、塩素系ガスを用いた反応性イオンエッチング（ＲＩＥ：reactive ion etching）を行う。
【００２６】
その後、図２Ｂ（ｆ）に示すように、全面に絶縁膜１０を形成する。絶縁膜１０は、例えば、原子層堆積（ＡＬＤ：atomic layer deposition）法、プラズマ化学気相堆積（ＣＶＤ：chemical vapor deposition）法、スパッタリング法等により形成することが好ましい。
【００２７】
続いて、図２Ｃ（ｇ）に示すように、開口部９を埋め込むようにして、ゲート電極８ｇを絶縁膜１０上にリフトオフ法により形成する。ゲート電極８ｇの形成では、ゲート電極８ｇを形成する領域を開口するレジストパターンを形成し、Ｎｉ及びＡｕの蒸着を行い、その後、レジストパターン上に付着したＮｉ及びＡｕをレジストパターンごと除去する。Ｎｉ膜、Ａｕ膜の厚さは、例えば、夫々３０ｎｍ程度、４００ｎｍ程度とする。
【００２８】
次いで、図３Ｃ（ｈ）に示すように、全面に、ゲート電極８ｇ、ソース電極８ｓ、及びドレイン電極８ｄを覆うようにしてパッシベーション膜１１を形成する。パッシベーション膜１１としては、例えばプラズマＣＶＤ法によりシリコン窒化膜を形成する。
【００２９】
その後、複数のゲート電極８ｇを共通接続するゲート配線２５ｇ、複数のソース電極８ｓを共通接続するソース配線２５ｓ、及び複数のドレイン電極８ｄを共通接続するドレイン配線２５ｄ等を形成する（図１（ｂ）参照）。このようにして、図１に示す構造のＧａＮ系ＨＥＭＴを得ることができる。
【００３０】
このようなＧａＮ系ＨＥＭＴの電子エネルギーの深さプロファイルは、図３に示すようなものとなる。一方、図４に示すように、ＡｌＧａＮ層３の表面が平坦で、電子走行層５がＡｌＧａＮ層３上に形成された参考例の構造、即ちＡｌＧａＮ層４が存在しないＧａＮ系ＨＥＭＴの電子エネルギーの深さプロファイルは、図５に示すようなものとなる。図３及び図５はゲート電圧Ｖｇが＋１．５Ｖの場合のプロファイルを示している。また、図３及び図５には、電子密度分布も示してあるが、図３では右縦軸の範囲内では電子密度分布は存在しない。図３及び図５の横軸は、ゲート絶縁膜として機能する絶縁膜１０の表面からの深さを示し、左側の縦軸は電子のエネルギーを示し、右側の縦軸は電子の密度（単位はｃｍ-2）を示している。ここでの、絶縁膜１０はＡｌ酸化膜であり、電子供給層６はＡｌＧａＮ層であり、電子走行層５はＧａＮ層である。図５に示すように、参考例の構造では、ゲート電圧Ｖｇが＋１．５Ｖの場合、電子が電子走行層５に発生しており、計算上、電子密度は６．６×１０11ｃｍ-2にも達する。これに対し、上述の実施形態の構造では、図３に示すように、ゲート電圧Ｖｇが＋１．５Ｖの場合でも、電子の発生が生じない。
【００３１】
また、上述の実施形態及び参考例におけるゲート電圧と２次元電子ガスの密度との関係は図６に示すようなものとなる。図６の横軸はＧａＮ系ＨＥＭＴのゲート電圧を示し、縦軸は電子走行層５に発生する２次元電子ガスの密度を示す。図６に示すように、実施形態によれば、参考例と比較してキャリアが発生し始めるゲート電圧が大きくなっていることがわかる。従って、実施形態によれば閾値電圧を高めて、ノーマリオフ動作がより確実なものとなるといえる。
【００３２】
なお、ＡｌＧａＮ層３の表面を荒らすための処理として、上述のようなチャンバ内へのV族元素の供給を停止した状態でIII族元素の原料のみを供給する時間を設ける処理に代えて、チャンバ内へIII族元素の供給を停止した状態でV族元素の原料のみを供給し、基板温度を一定時間だけ成長温度よりも上昇させる処理を行い、ＡｌＧａＮ層３に含まれるIII族元素の一部を脱離させる処理を行ってもよい。前記処理温度は、成長温度よりも例えば２０℃から５０℃高い温度とすることが好ましく、処理時間は例えば１５秒間から５分間程度とすることが好ましい。
【００３３】
また、ゲート電極８ｇの形成に当たり、上述の実施形態では、エッチングにより凹状の開口部９を形成しているが、電子供給層６の厚さ及び組成を調整することにより、このようなエッチングを行わずにゲート電極８ｇを形成してもよい。
【００３４】
また、抵抗体及びキャパシタ等をも基板１上に実装してモノリシックマイクロ波集積回路（ＭＭＩＣ）としてもよい。
【００３５】
本実施形態に係るＧａＮ系ＨＥＭＴは、例えば高出力増幅器として用いることができる。図７に、高出力増幅器の外観の例を示す。この例では、ソース電極に接続されたソース端子８１ｓがパッケージの表面に設けられている。また、ゲート電極に接続されたゲート端子８１ｇ、及びドレイン電極に接続されたドレイン端子８１ｄがパッケージの側面から延出している。
【００３６】
また、本実施形態に係るＧａＮ系ＨＥＭＴは、例えば電源装置に用いることもできる。図８（ａ）は、ＰＦＣ（power factor correction）回路を示す図であり、図８（ｂ）は、図８（ａ）に示すＰＦＣ回路を含むサーバ電源（電源装置）を示す図である。
【００３７】
図８（ａ）に示すように、ＰＦＣ回路９０には、交流電源（ＡＣ）が接続されるダイオードブリッジ９１に接続されたコンデンサ９２が設けられている。コンデンサ９２の一端子にはチョークコイル９３の一端子が接続され、チョークコイル９３の他端子には、スイッチ素子９４の一端子及びダイオード９６のアノードが接続されている。スイッチ素子９４は上記の実施形態におけるＨＥＭＴに相当し、当該一端子はＨＥＭＴのドレイン電極に相当する。また、スイッチ素子９４の他端子はＨＥＭＴのソース電極に相当する。ダイオード９６のカソードにはコンデンサ９５の一端子が接続されている。コンデンサ９２の他端子、スイッチ素子９４の当該他端子、及びコンデンサ９５の他端子が接地される。そして、コンデンサ９５の両端子間から直流電源（ＤＣ）が取り出される。
【００３８】
そして、図８（ｂ）に示すように、ＰＦＣ回路９０は、サーバ電源１００等に組み込まれて用いられる。
【００３９】
このようなサーバ電源１００と同様の、より高速動作が可能な電源装置を構築することも可能である。また、スイッチ素子９４と同様のスイッチ素子は、スイッチ電源又は電子機器に用いることができる。更に、これらの半導体装置を、サーバの電源回路等のフルブリッジ電源回路用の部品として用いることも可能である。
【００４０】
いずれの実施形態においても、基板として、炭化シリコン（ＳｉＣ）基板、サファイア基板、シリコン基板、ＧａＮ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。
【００４１】
また、ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。また、ゲート電極に対して熱処理を行ってもよい。
【００４２】
ＡｌＧａＮ層４のｘ２の値とＡｌＧａＮ層４の厚さｔ（ｎｍ）との積ｘ２×ｔの値は０．５乃至３０であることが好ましい。この積の値が０．５未満であると、ｘ２の値とｘ１の値との差を十分に確保することが困難になったり、ＡｌＧａＮ層４の上面を十分に平坦にすることが困難になったりすることがある。この積の値が３０を超えると、ＡｌＧａＮ層４の厚さ及び組成で決まる内蔵応力が大きくなりすぎ、クラックが入りやすくなることがある。ｘ２の値が１．０の場合、ＡｌＧａＮ層４の厚さｔは０．５ｎｍ〜３０ｎｍ程度（例えば２ｎｍ）であることが好ましい。ｘ２の値が０．５の場合、ＡｌＧａＮ層４の厚さｔは１．０ｎｍ〜６０ｎｍ程度であることが好ましい。ｘ２の値が０．２５の場合、ＡｌＧａＮ層４の厚さｔは２ｎｍ〜１２０ｎｍ程度であることが好ましい。
【００４３】
また、ＡｌＧａＮ層３は、Ｆｅ、Ｃｒ、及び炭素等のキャリア濃度を低減する不純物が含有されていることが好ましい。ＡｌＧａＮ層４の下面に誘起される正の電荷を補償するためである。
【００４４】
但し、各層の厚さ及び材料等は上述の実施形態のものに限定されない。また、更に、ＡｌＧａＮ層４の下面の凹凸の形状を調整することにより、当該下面の正電荷をほとんど皆無な状態としてもよい。
【００４５】
以下、本発明の諸態様を付記としてまとめて記載する。
【００４６】
（付記１）
基板と、
前記基板上方に形成された第１のＡｌＧａＮ層と、
前記第１のＡｌＧａＮ層上に形成された第２のＡｌＧａＮ層と、
前記第２のＡｌＧａＮ層上に形成された電子走行層と、
前記電子走行層上方に形成された電子供給層と、
を有し、
前記第１のＡｌＧａＮ層の組成をＡｌx1Ｇａ1-x1Ｎ、前記第２のＡｌＧａＮ層の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立ち、
前記第２のＡｌＧａＮ層の上面には、前記第２のＡｌＧａＮ層の下面に存在する正の電荷よりも多くの負の電荷が存在していることを特徴とする化合物半導体装置。
【００４７】
（付記２）
前記第２のＡｌＧａＮ層の下面は、前記第２のＡｌＧａＮ層の上面よりも荒れていることを特徴とする付記１に記載の化合物半導体装置。
【００４８】
（付記３）
前記ｘ２の値と前記第２のＡｌＧａＮ層の厚さｔ（ｎｍ）との積ｘ２×ｔの値は、０．５乃至３０であることを特徴とする付記１又は２に記載の化合物半導体装置。
【００４９】
（付記４）
前記第１のＡｌＧａＮ層は、キャリア濃度を低減する不純物を含有することを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
【００５０】
（付記５）
前記電子走行層の厚さは、１０ｎｍ乃至１００ｎｍであることを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
【００５１】
（付記６）
前記電子供給層に形成された凹部と、
前記凹部内に形成された絶縁膜と、
前記凹部内で前記絶縁膜上に形成されたゲート電極と、
を有することを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。
【００５２】
（付記７）
付記１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【００５３】
（付記８）
付記１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。
【００５４】
（付記９）
基板上方に第１のＡｌＧａＮ層を形成する工程と、
前記第１のＡｌＧａＮ層上に第２のＡｌＧａＮ層を形成する工程と、
前記第２のＡｌＧａＮ層上に電子走行層を形成する工程と、
前記電子走行層上方に電子供給層を形成する工程と、
を有し、
前記第２のＡｌＧａＮ層として、
前記第１のＡｌＧａＮ層の組成をＡｌx1Ｇａ1-x1Ｎ、当該第２のＡｌＧａＮ層の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立ち、
当該第２のＡｌＧａＮ層の下面に存在する正の電荷よりも多くの負の電荷が上面に存在するものを形成することを特徴とする化合物半導体装置の製造方法。
【００５５】
（付記１０）
前記第２のＡｌＧａＮ層として、当該第２のＡｌＧａＮ層の下面が上面よりも荒れているものを形成することを特徴とする付記９に記載の化合物半導体装置の製造方法。
【００５６】
（付記１１）
前記第２のＡｌＧａＮ層を形成する工程の前に、前記第１のＡｌＧａＮ層の上面を荒らす工程を有することを特徴とする付記９又は１０に記載の化合物半導体装置の製造方法。
【００５７】
（付記１２）
前記第１のＡｌＧａＮ層の上面を荒らす工程は、チャンバ内へのV族元素の供給を停止した状態でIII族元素の原料を供給する工程を有することを特徴とする付記１１に記載の化合物半導体装置の製造方法。
【００５８】
（付記１３）
前記第１のＡｌＧａＮ層の上面を荒らす工程は、チャンバ内へのIII族元素の供給を停止した状態でV族元素の原料を供給する工程を有することを特徴とする付記１１に記載の化合物半導体装置の製造方法。
【００５９】
（付記１４）
前記第１のＡｌＧａＮ層の上面を荒らす工程は、加熱により前記第１のＡｌＧａＮ層に含まれるIII族元素の一部を脱離させる工程を有することを特徴とする付記１１に記載の化合物半導体装置の製造方法。
【００６０】
（付記１５）
前記第２のＡｌＧａＮ層を形成する工程は、
第１の条件でＡｌＧａＮを結晶成長させる工程と、
次に、前記第１の条件よりも平坦になる第２の条件でＡｌＧａＮを結晶成長させる工程と、
を有することを特徴とする付記９乃至１４のいずれか１項に記載の化合物半導体装置の製造方法。
【００６１】
（付記１６）
少なくとも、前記第１のＡｌＧａＮ層の形成から前記第２のＡｌＧａＮ層の形成までの処理を同一のチャンバ内で連続して行うことを特徴とする付記９乃至１５のいずれか１項に記載の化合物半導体装置の製造方法。
【００６２】
（付記１７）
前記ｘ２の値と前記第２のＡｌＧａＮ層の厚さｔ（ｎｍ）との積ｘ２×ｔの値は、０．５乃至３０であることを特徴とする付記９乃至１６のいずれか１項に記載の化合物半導体装置の製造方法。
【００６３】
（付記１８）
前記第１のＡｌＧａＮ層は、キャリア濃度を低減する不純物を含有することを特徴とする付記９乃至１７のいずれか１項に記載の化合物半導体装置の製造方法。
【００６４】
（付記１９）
前記電子走行層の厚さは、１０ｎｍ乃至１００ｎｍであることを特徴とする付記９乃至１８のいずれか１項に記載の化合物半導体装置の製造方法。
【００６５】
（付記２０）
前記電子供給層に凹部を形成する工程と、
前記凹部内に絶縁膜を形成する工程と、
前記凹部内で前記絶縁膜上にゲート電極を形成する工程と、
を有することを特徴とする付記９乃至１９のいずれか１項に記載の化合物半導体装置の製造方法。
【符号の説明】
【００６６】
１：基板
２：核形成層
３：ＡｌＧａＮ層
４：ＡｌＧａＮ層
５：電子走行層
６：電子供給層
７：保護層
８ｇ：ゲート電極
８ｓ：ソース電極
８ｄ：ドレイン電極
１０：絶縁膜
１１：パッシベーション膜
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、基板上方にＧａＮ層及びＡｌＧａＮ層を順次形成し、ＧａＮ層を電子走行層として用いる電子デバイス（化合物半導体装置）の開発が活発である。このような化合物半導体装置の一つとして、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）が挙げられる。ＧａＮ系ＨＥＭＴでは、ＡｌＧａＮとＧａＮとのヘテロ接合界面に発生する高濃度の２次元電子ガス（２ＤＥＧ）が利用されている。
【０００３】
ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。つまり、ＧａＮは高い破壊電界強度を有する。また、ＧａＮは大きい飽和電子速度も有している。このため、ＧａＮは、高電圧動作、且つ高出力が可能な化合物半導体装置の材料として極めて有望である。そして、ＧａＮ系ＨＥＭＴは、高効率スイッチング素子、電気自動車等に用いられる高耐圧電力デバイスとして期待されている。
【０００４】
高濃度２次元電子ガスを利用したＧａＮ系ＨＥＭＴは、多くの場合、ノーマリオン動作する。つまり、ゲート電圧がオフとなっている時に電流が流れる。これは、チャネルに多数の電子が存在するためである。その一方で、高耐圧電力デバイスに用いられるＧａＮ系ＨＥＭＴには、フェイルセーフの観点からノーマリオフ動作が重要視される。
【０００５】
そこで、ノーマリオフ動作が可能なＧａＮ系ＨＥＭＴについて種々の検討が行われている。例えば、ゲート電極と活性領域との間にｐ型半導体層を設けた構造が提案されている。また、ゲート電極直下の電子供給層をエッチングして２ＤＥＧを分断した構造も提案されている。
【０００６】
しかしながら、ｐ型半導体層を設けた構造を得るためには、ｐ型不純物のドーピング及び活性化のための熱処理が必要とされる。ｐ型不純物はｎ型不純物と比較して著しく活性化しにくいため、熱処理の温度を高温にする必要があり、この高温熱処理の際に電子走行層と電子供給層との間の界面が荒れて電子の移動度が低下してしまう。また、２ＤＥＧを分断した構造を得るためのエッチングの際には、電子走行層の近傍に多大なダメージが生じるため、シート抵抗が増加したり、リーク電流が増加したりしてしまう。従って、これらの技術を実デバイスに応用することは困難である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１９３０９号公報
【特許文献２】特開２００９−７６８４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、ノーマリオフ動作を容易に実現することができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
化合物半導体装置の一態様には、基板と、前記基板上方に形成された第１のＡｌＧａＮ層と、前記第１のＡｌＧａＮ層上に形成された第２のＡｌＧａＮ層と、前記第２のＡｌＧａＮ層上に形成された電子走行層と、前記電子走行層上方に形成された電子供給層と、が設けられている。前記第１のＡｌＧａＮ層の組成をＡｌx1Ｇａ1-x1Ｎ、前記第２のＡｌＧａＮ層の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立つ。前記第２のＡｌＧａＮ層の上面には、前記第２のＡｌＧａＮ層の下面に存在する正の電荷よりも多くの負の電荷が存在している。
【００１０】
化合物半導体装置の製造方法の一態様では、基板上方に第１のＡｌＧａＮ層を形成する。前記第１のＡｌＧａＮ層上に第２のＡｌＧａＮ層を形成する。前記第２のＡｌＧａＮ層上に電子走行層を形成する。前記電子走行層上方に電子供給層を形成する。前記第２のＡｌＧａＮ層として、前記第１のＡｌＧａＮ層の組成をＡｌx1Ｇａ1-x1Ｎ、当該第２のＡｌＧａＮ層の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立ち、当該第２のＡｌＧａＮ層の下面に存在する正の電荷よりも多くの負の電荷が上面に存在するものを形成する。
【発明の効果】
【００１１】
上記の化合物半導体装置等によれば、適切に電荷が分布する第２のＡｌＧａＮ層が電子走行層下に位置しているため、ノーマリオフ動作を容易に実現することができる。
【図面の簡単な説明】
【００１２】
【図１】実施形態に係るＧａＮ系ＨＥＭＴの構造を示す図である。
【図２Ａ】実施形態に係るＧａＮ系ＨＥＭＴの製造方法を工程順に示す断面図である。
【図２Ｂ】図２Ａに引き続き、ＧａＮ系ＨＥＭＴの製造方法を工程順に示す断面図である。
【図２Ｃ】図２Ｂに引き続き、ＧａＮ系ＨＥＭＴの製造方法を工程順に示す断面図である。
【図３】実施形態に係るＧａＮ系ＨＥＭＴの電子エネルギーのプロファイルを示す図である。
【図４】参考例の構造を示す断面図である。
【図５】参考例に係るＧａＮ系ＨＥＭＴの電子エネルギーのプロファイルを示す図である。
【図６】ゲート電圧と２次元電子ガスの密度との関係を示す図である。
【図７】高出力増幅器の外観の例を示す図である。
【図８】電源装置を示す図である。
【発明を実施するための形態】
【００１３】
以下、実施形態について添付の図面を参照しながら具体的に説明する。図１は、実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す図である。
【００１４】
本実施形態では、図１（ａ）に示すように、ＳｉＣ基板等の基板１上に、核形成層２、ノンドープのＡｌＧａＮ層３、ノンドープのＡｌＧａＮ層４、電子走行層５、電子供給層６、及び保護層７が形成されている。核形成層２としては、例えば厚さが１００ｎｍ程度のＡｌＮ層が形成されている。ＡｌＧａＮ層３の組成をＡｌx1Ｇａ1-x1Ｎ、ＡｌＧａＮ層４の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立っている。従って、ＡｌＧａＮ層３がＧａＮ層であってもよく、ＡｌＧａＮ層４がＡｌＮ層であってもよい。ＡｌＧａＮ層３及びＡｌＧａＮ層４の厚さは、夫々、例えば１μｍ程度、５ｎｍ程度である。また、ＡｌＧａＮ層４の下面は上面と比較して荒れており、ＡｌＧａＮ層４の電子走行層５との界面近傍に負の電荷が存在し、ＡｌＧａＮ層４のＡｌＧａＮ層３との界面近傍に正の電荷が存在する。そして、電子走行層５との界面近傍の負の電荷の量が、ＡｌＧａＮ層３との界面近傍の正の電荷の量より多くなっている。
【００１５】
電子走行層５としては、例えば厚さが１０ｎｍ〜１００ｎｍ程度（例えば、１５ｎｍ）のノンドープのＧａＮ層が形成されている。電子供給層６としては、例えば厚さが３０ｎｍ程度のｎ型のＡｌＧａＮ層が形成されている。このｎ型のＡｌＧａＮ層の組成は、例えばＡｌ0.25Ｇａ0.75Ｎであり、ｎ型不純物としてＳｉが１×１０18ｃｍ-3〜１×１０20ｃｍ-3程度（例えば５×１０18ｃｍ-3）ドーピングされている。保護層７としては、例えば厚さが１０ｎｍ程度のｎ型のＧａＮ層が形成されている。このｎ型のＧａＮ層にも、ｎ型不純物としてＳｉが１×１０18ｃｍ-3〜１×１０20ｃｍ-3程度（例えば５×１０18ｃｍ-3）ドーピングされている。
【００１６】
保護層７には、ゲート電極用の開口部９が形成されている。また、開口部９は、電子供給層６にも入り込んでいる。つまり、開口部９に凹部が形成されている。保護層７上に、平面視で開口部９を間に挟むようにしてソース電極８ｓ及びドレイン電極８ｄが形成されている。開口部９内には、保護層７上まで延出する絶縁膜１０が形成され、絶縁膜１０上に、開口部９を埋め込むようにしてゲート電極８ｇが形成されている。ゲート電極８ｇには、例えば、厚さが３０ｎｍ程度のＮｉ膜とその上に形成された厚さが４００ｎｍ程度のＡｕ膜とが含まれている。ソース電極８ｓ及びドレイン電極８ｄには、例えば、厚さが２０ｎｍ程度のＴｉ膜とその上に形成された厚さが２００ｎｍ程度のＡｌ膜とが含まれている。ソース電極８ｓ及びドレイン電極８ｄは保護層７にオーミック接触している。絶縁膜１０の厚さは、例えば２ｎｍ〜２００ｎｍ程度（例えば１０ｎｍ）であり、絶縁膜１０の材料は、例えば、Ｓｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、又はＷの酸化物、窒化物又は酸窒化物であり、特にアルミナが好ましい。また、絶縁膜１０の材料として、Ｓｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、又はＷの複合酸化物、複合窒化物又は複合酸窒化物を用いてもよい。更に、これら酸化物、窒化物又は酸窒化物の積層膜を絶縁膜１０として用いてもよい。
【００１７】
更に、ゲート電極８ｇ、ソース電極８ｓ、及びドレイン電極８ｄを覆うパッシベーション膜１１が形成されている。パッシベーション膜１１としては、例えばシリコン窒化膜が形成されている。絶縁膜１０及びパッシベーション膜１１には、外部端子等の接続のための開口部が形成されている。
【００１８】
なお、基板１の表面側から見たレイアウトは、例えば図１（ｂ）のようになる。つまり、ゲート電極８ｇ、ソース電極８ｓ及びドレイン電極８ｄの平面形状が櫛歯状となっており、ソース電極８ｓ及びドレイン電極８ｄが交互に配置されている。つまり、複数のゲート電極８ｇがゲート配線２５ｇにより共通接続され、複数のソース電極８ｓがソース配線２５ｓにより共通接続され、複数のドレイン電極８ｄがドレイン配線２５ｄにより共通接続されている。そして、これらの間にゲート電極８ｇが配置されている。このようなマルチフィンガーゲート構造を採用することにより、出力を向上させることができる。なお、図１（ａ）に示す断面図は、図１（ｂ）中のＩ−Ｉ線に沿った断面を示している。また、活性領域３０には、核形成層２、ＡｌＧａＮ層３、ＡｌＧａＮ層４、及び電子走行層５等が含まれており、活性領域３０の周囲はイオン注入又はメサエッチング等により不活性領域とされている。
【００１９】
このように構成された本実施形態では、電子走行層５の直下に位置するＡｌＧａＮ層４のＡｌＧａＮ層３との界面が電子走行層５との界面と比較して数原子オーダーで荒れている。この荒れにより、ＡｌＧａＮ層３とＡｌＧａＮ層４との間に発生する応力が減じられ、圧電効果による電荷発生が減じられる。従って、ＡｌＧａＮ層４の電子走行層５との界面近傍の負の電荷の量が、ＡｌＧａＮ層４とＡｌＧａＮ層３との界面近傍の正の電荷の量より多くなっている。このため、ＡｌＧａＮ層４の上面近傍に存在する多量の負電界によって電位が高く持ち上げられ、大きな閾値電圧を得ることができる。つまり、ノーマリオフ動作がより確実なものとなる。
【００２０】
次に、上述の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）を製造する方法について説明する。図２Ａ乃至図２Ｃは、実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の製造方法を工程順に示す断面図である。
【００２１】
先ず、図２Ａ（ａ）に示すように、基板１上に核形成層２及びノンドープのＡｌＧａＮ層３を形成する。核形成層２及びＡｌＧａＮ層３の形成は、例えば有機金属気相成長（ＭＯＶＰＥ）法等の結晶成長法により行う。この場合、原料ガスを選択することにより、これらの層を連続して形成することができる。アルミニウム（Ａｌ）の原料、ガリウム（Ｇａ）の原料としては、例えば、夫々トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）を使用することができる。また、窒素（Ｎ）の原料として、例えばアンモニア（ＮＨ3）を使用することができる。本実施形態では、所定の厚さ（例えば１μｍ）のＡｌＧａＮ層３を形成した後、ＴＭＡ及びＴＭＧの供給を継続したまま、アンモニアの供給を停止することにより、ＡｌＧａＮ層３の表面を荒らして大きな凹凸を形成する。なお、アンモニアの供給を停止する時間は、例えば１秒間〜６０秒間とすればよい。
【００２２】
ＡｌＧａＮ層３の形成に引き続き、図２Ａ（ｂ）に示すように、ＡｌＧａＮ層３上にノンドープのＡｌＧａＮ層４を形成する。このとき、ＡｌＧａＮ層３の形成からＡｌＧａＮ層４の形成までの処理を同一のチャンバ内で連続して行うことが好ましい。また、ＡｌＧａＮ層４の形成の際には、その途中でアンモニアの流量を低下させることにより、表面での原子マイグレーション（移動）を起こしやすくし、ＡｌＧａＮ層４の上面を下面よりも平坦にする。つまり、ＡｌＧａＮ層４の下面はＡｌＧａＮ層３の上面に倣っているため、ＡｌＧａＮ層４の下面に大きな凹凸が存在するのに対し、ＡｌＧａＮ層４の上面を平坦なものとする。アンモニアの流量は、例えば、それまでの流量の１／１０〜１／１００程度まで低下させればよい。
【００２３】
ＡｌＧａＮ層４の形成に引き続き、図２Ａ（ｃ）に示すように、ＡｌＧａＮ層４上に、電子走行層５、電子供給層６、及び保護層７を形成する。原料ガスを選択することにより、これらの層を連続して形成することができる。また、ｎ型不純物として含まれるシリコン（Ｓｉ）の原料としては、例えばシラン（ＳｉＨ4）を使用することができる。なお、電子供給層６として、アンドープＡｌＧａＮ層を用いてもよく、アンドープＡｌＧａＮ層とｎ型ＡｌＧａＮ層との積層体を用いてもよい。
【００２４】
保護層７の形成後には、例えば蒸着リフトオフ法により、図２Ｂ（ｄ）に示すように、ソース電極８ｓ及びドレイン電極８ｄを保護層７上に形成する。ソース電極８ｓ及びドレイン電極８ｄの形成では、ソース電極８ｓ及びドレイン電極８ｄを形成する領域を開口するレジストパターンを形成し、Ｔｉ及びＡｌの蒸着を行い、その後、レジストパターン上に付着したＴｉ及びＡｌをレジストパターンごと除去する。Ｔｉ膜、Ａｌ膜の厚さは、例えば、夫々２０ｎｍ程度、２００ｎｍ程度とする。そして、窒素雰囲気中で４００℃〜１０００℃（例えば６００℃）で熱処理を行い、オーミック接触を確立する。
【００２５】
次いで、ゲート電極用の開口部９を形成する予定の領域を開口するレジストパターンを形成する。その後、レジストパターンを用いたエッチングを行うことにより、図２Ｂ（ｅ）に示すように、保護層７に開口部９を形成する。このとき、電子供給層６の一部もエッチングし、開口部９を電子供給層６に入り込ませる。つまり、電子供給層６の部分的なエッチングも行い、電子供給層６に凹部を形成する。このエッチングとしては、例えば、塩素系ガスを用いた反応性イオンエッチング（ＲＩＥ：reactive ion etching）を行う。
【００２６】
その後、図２Ｂ（ｆ）に示すように、全面に絶縁膜１０を形成する。絶縁膜１０は、例えば、原子層堆積（ＡＬＤ：atomic layer deposition）法、プラズマ化学気相堆積（ＣＶＤ：chemical vapor deposition）法、スパッタリング法等により形成することが好ましい。
【００２７】
続いて、図２Ｃ（ｇ）に示すように、開口部９を埋め込むようにして、ゲート電極８ｇを絶縁膜１０上にリフトオフ法により形成する。ゲート電極８ｇの形成では、ゲート電極８ｇを形成する領域を開口するレジストパターンを形成し、Ｎｉ及びＡｕの蒸着を行い、その後、レジストパターン上に付着したＮｉ及びＡｕをレジストパターンごと除去する。Ｎｉ膜、Ａｕ膜の厚さは、例えば、夫々３０ｎｍ程度、４００ｎｍ程度とする。
【００２８】
次いで、図３Ｃ（ｈ）に示すように、全面に、ゲート電極８ｇ、ソース電極８ｓ、及びドレイン電極８ｄを覆うようにしてパッシベーション膜１１を形成する。パッシベーション膜１１としては、例えばプラズマＣＶＤ法によりシリコン窒化膜を形成する。
【００２９】
その後、複数のゲート電極８ｇを共通接続するゲート配線２５ｇ、複数のソース電極８ｓを共通接続するソース配線２５ｓ、及び複数のドレイン電極８ｄを共通接続するドレイン配線２５ｄ等を形成する（図１（ｂ）参照）。このようにして、図１に示す構造のＧａＮ系ＨＥＭＴを得ることができる。
【００３０】
このようなＧａＮ系ＨＥＭＴの電子エネルギーの深さプロファイルは、図３に示すようなものとなる。一方、図４に示すように、ＡｌＧａＮ層３の表面が平坦で、電子走行層５がＡｌＧａＮ層３上に形成された参考例の構造、即ちＡｌＧａＮ層４が存在しないＧａＮ系ＨＥＭＴの電子エネルギーの深さプロファイルは、図５に示すようなものとなる。図３及び図５はゲート電圧Ｖｇが＋１．５Ｖの場合のプロファイルを示している。また、図３及び図５には、電子密度分布も示してあるが、図３では右縦軸の範囲内では電子密度分布は存在しない。図３及び図５の横軸は、ゲート絶縁膜として機能する絶縁膜１０の表面からの深さを示し、左側の縦軸は電子のエネルギーを示し、右側の縦軸は電子の密度（単位はｃｍ-2）を示している。ここでの、絶縁膜１０はＡｌ酸化膜であり、電子供給層６はＡｌＧａＮ層であり、電子走行層５はＧａＮ層である。図５に示すように、参考例の構造では、ゲート電圧Ｖｇが＋１．５Ｖの場合、電子が電子走行層５に発生しており、計算上、電子密度は６．６×１０11ｃｍ-2にも達する。これに対し、上述の実施形態の構造では、図３に示すように、ゲート電圧Ｖｇが＋１．５Ｖの場合でも、電子の発生が生じない。
【００３１】
また、上述の実施形態及び参考例におけるゲート電圧と２次元電子ガスの密度との関係は図６に示すようなものとなる。図６の横軸はＧａＮ系ＨＥＭＴのゲート電圧を示し、縦軸は電子走行層５に発生する２次元電子ガスの密度を示す。図６に示すように、実施形態によれば、参考例と比較してキャリアが発生し始めるゲート電圧が大きくなっていることがわかる。従って、実施形態によれば閾値電圧を高めて、ノーマリオフ動作がより確実なものとなるといえる。
【００３２】
なお、ＡｌＧａＮ層３の表面を荒らすための処理として、上述のようなチャンバ内へのV族元素の供給を停止した状態でIII族元素の原料のみを供給する時間を設ける処理に代えて、チャンバ内へIII族元素の供給を停止した状態でV族元素の原料のみを供給し、基板温度を一定時間だけ成長温度よりも上昇させる処理を行い、ＡｌＧａＮ層３に含まれるIII族元素の一部を脱離させる処理を行ってもよい。前記処理温度は、成長温度よりも例えば２０℃から５０℃高い温度とすることが好ましく、処理時間は例えば１５秒間から５分間程度とすることが好ましい。
【００３３】
また、ゲート電極８ｇの形成に当たり、上述の実施形態では、エッチングにより凹状の開口部９を形成しているが、電子供給層６の厚さ及び組成を調整することにより、このようなエッチングを行わずにゲート電極８ｇを形成してもよい。
【００３４】
また、抵抗体及びキャパシタ等をも基板１上に実装してモノリシックマイクロ波集積回路（ＭＭＩＣ）としてもよい。
【００３５】
本実施形態に係るＧａＮ系ＨＥＭＴは、例えば高出力増幅器として用いることができる。図７に、高出力増幅器の外観の例を示す。この例では、ソース電極に接続されたソース端子８１ｓがパッケージの表面に設けられている。また、ゲート電極に接続されたゲート端子８１ｇ、及びドレイン電極に接続されたドレイン端子８１ｄがパッケージの側面から延出している。
【００３６】
また、本実施形態に係るＧａＮ系ＨＥＭＴは、例えば電源装置に用いることもできる。図８（ａ）は、ＰＦＣ（power factor correction）回路を示す図であり、図８（ｂ）は、図８（ａ）に示すＰＦＣ回路を含むサーバ電源（電源装置）を示す図である。
【００３７】
図８（ａ）に示すように、ＰＦＣ回路９０には、交流電源（ＡＣ）が接続されるダイオードブリッジ９１に接続されたコンデンサ９２が設けられている。コンデンサ９２の一端子にはチョークコイル９３の一端子が接続され、チョークコイル９３の他端子には、スイッチ素子９４の一端子及びダイオード９６のアノードが接続されている。スイッチ素子９４は上記の実施形態におけるＨＥＭＴに相当し、当該一端子はＨＥＭＴのドレイン電極に相当する。また、スイッチ素子９４の他端子はＨＥＭＴのソース電極に相当する。ダイオード９６のカソードにはコンデンサ９５の一端子が接続されている。コンデンサ９２の他端子、スイッチ素子９４の当該他端子、及びコンデンサ９５の他端子が接地される。そして、コンデンサ９５の両端子間から直流電源（ＤＣ）が取り出される。
【００３８】
そして、図８（ｂ）に示すように、ＰＦＣ回路９０は、サーバ電源１００等に組み込まれて用いられる。
【００３９】
このようなサーバ電源１００と同様の、より高速動作が可能な電源装置を構築することも可能である。また、スイッチ素子９４と同様のスイッチ素子は、スイッチ電源又は電子機器に用いることができる。更に、これらの半導体装置を、サーバの電源回路等のフルブリッジ電源回路用の部品として用いることも可能である。
【００４０】
いずれの実施形態においても、基板として、炭化シリコン（ＳｉＣ）基板、サファイア基板、シリコン基板、ＧａＮ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。
【００４１】
また、ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。また、ゲート電極に対して熱処理を行ってもよい。
【００４２】
ＡｌＧａＮ層４のｘ２の値とＡｌＧａＮ層４の厚さｔ（ｎｍ）との積ｘ２×ｔの値は０．５乃至３０であることが好ましい。この積の値が０．５未満であると、ｘ２の値とｘ１の値との差を十分に確保することが困難になったり、ＡｌＧａＮ層４の上面を十分に平坦にすることが困難になったりすることがある。この積の値が３０を超えると、ＡｌＧａＮ層４の厚さ及び組成で決まる内蔵応力が大きくなりすぎ、クラックが入りやすくなることがある。ｘ２の値が１．０の場合、ＡｌＧａＮ層４の厚さｔは０．５ｎｍ〜３０ｎｍ程度（例えば２ｎｍ）であることが好ましい。ｘ２の値が０．５の場合、ＡｌＧａＮ層４の厚さｔは１．０ｎｍ〜６０ｎｍ程度であることが好ましい。ｘ２の値が０．２５の場合、ＡｌＧａＮ層４の厚さｔは２ｎｍ〜１２０ｎｍ程度であることが好ましい。
【００４３】
また、ＡｌＧａＮ層３は、Ｆｅ、Ｃｒ、及び炭素等のキャリア濃度を低減する不純物が含有されていることが好ましい。ＡｌＧａＮ層４の下面に誘起される正の電荷を補償するためである。
【００４４】
但し、各層の厚さ及び材料等は上述の実施形態のものに限定されない。また、更に、ＡｌＧａＮ層４の下面の凹凸の形状を調整することにより、当該下面の正電荷をほとんど皆無な状態としてもよい。
【００４５】
以下、本発明の諸態様を付記としてまとめて記載する。
【００４６】
（付記１）
基板と、
前記基板上方に形成された第１のＡｌＧａＮ層と、
前記第１のＡｌＧａＮ層上に形成された第２のＡｌＧａＮ層と、
前記第２のＡｌＧａＮ層上に形成された電子走行層と、
前記電子走行層上方に形成された電子供給層と、
を有し、
前記第１のＡｌＧａＮ層の組成をＡｌx1Ｇａ1-x1Ｎ、前記第２のＡｌＧａＮ層の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立ち、
前記第２のＡｌＧａＮ層の上面には、前記第２のＡｌＧａＮ層の下面に存在する正の電荷よりも多くの負の電荷が存在していることを特徴とする化合物半導体装置。
【００４７】
（付記２）
前記第２のＡｌＧａＮ層の下面は、前記第２のＡｌＧａＮ層の上面よりも荒れていることを特徴とする付記１に記載の化合物半導体装置。
【００４８】
（付記３）
前記ｘ２の値と前記第２のＡｌＧａＮ層の厚さｔ（ｎｍ）との積ｘ２×ｔの値は、０．５乃至３０であることを特徴とする付記１又は２に記載の化合物半導体装置。
【００４９】
（付記４）
前記第１のＡｌＧａＮ層は、キャリア濃度を低減する不純物を含有することを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
【００５０】
（付記５）
前記電子走行層の厚さは、１０ｎｍ乃至１００ｎｍであることを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
【００５１】
（付記６）
前記電子供給層に形成された凹部と、
前記凹部内に形成された絶縁膜と、
前記凹部内で前記絶縁膜上に形成されたゲート電極と、
を有することを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。
【００５２】
（付記７）
付記１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【００５３】
（付記８）
付記１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。
【００５４】
（付記９）
基板上方に第１のＡｌＧａＮ層を形成する工程と、
前記第１のＡｌＧａＮ層上に第２のＡｌＧａＮ層を形成する工程と、
前記第２のＡｌＧａＮ層上に電子走行層を形成する工程と、
前記電子走行層上方に電子供給層を形成する工程と、
を有し、
前記第２のＡｌＧａＮ層として、
前記第１のＡｌＧａＮ層の組成をＡｌx1Ｇａ1-x1Ｎ、当該第２のＡｌＧａＮ層の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立ち、
当該第２のＡｌＧａＮ層の下面に存在する正の電荷よりも多くの負の電荷が上面に存在するものを形成することを特徴とする化合物半導体装置の製造方法。
【００５５】
（付記１０）
前記第２のＡｌＧａＮ層として、当該第２のＡｌＧａＮ層の下面が上面よりも荒れているものを形成することを特徴とする付記９に記載の化合物半導体装置の製造方法。
【００５６】
（付記１１）
前記第２のＡｌＧａＮ層を形成する工程の前に、前記第１のＡｌＧａＮ層の上面を荒らす工程を有することを特徴とする付記９又は１０に記載の化合物半導体装置の製造方法。
【００５７】
（付記１２）
前記第１のＡｌＧａＮ層の上面を荒らす工程は、チャンバ内へのV族元素の供給を停止した状態でIII族元素の原料を供給する工程を有することを特徴とする付記１１に記載の化合物半導体装置の製造方法。
【００５８】
（付記１３）
前記第１のＡｌＧａＮ層の上面を荒らす工程は、チャンバ内へのIII族元素の供給を停止した状態でV族元素の原料を供給する工程を有することを特徴とする付記１１に記載の化合物半導体装置の製造方法。
【００５９】
（付記１４）
前記第１のＡｌＧａＮ層の上面を荒らす工程は、加熱により前記第１のＡｌＧａＮ層に含まれるIII族元素の一部を脱離させる工程を有することを特徴とする付記１１に記載の化合物半導体装置の製造方法。
【００６０】
（付記１５）
前記第２のＡｌＧａＮ層を形成する工程は、
第１の条件でＡｌＧａＮを結晶成長させる工程と、
次に、前記第１の条件よりも平坦になる第２の条件でＡｌＧａＮを結晶成長させる工程と、
を有することを特徴とする付記９乃至１４のいずれか１項に記載の化合物半導体装置の製造方法。
【００６１】
（付記１６）
少なくとも、前記第１のＡｌＧａＮ層の形成から前記第２のＡｌＧａＮ層の形成までの処理を同一のチャンバ内で連続して行うことを特徴とする付記９乃至１５のいずれか１項に記載の化合物半導体装置の製造方法。
【００６２】
（付記１７）
前記ｘ２の値と前記第２のＡｌＧａＮ層の厚さｔ（ｎｍ）との積ｘ２×ｔの値は、０．５乃至３０であることを特徴とする付記９乃至１６のいずれか１項に記載の化合物半導体装置の製造方法。
【００６３】
（付記１８）
前記第１のＡｌＧａＮ層は、キャリア濃度を低減する不純物を含有することを特徴とする付記９乃至１７のいずれか１項に記載の化合物半導体装置の製造方法。
【００６４】
（付記１９）
前記電子走行層の厚さは、１０ｎｍ乃至１００ｎｍであることを特徴とする付記９乃至１８のいずれか１項に記載の化合物半導体装置の製造方法。
【００６５】
（付記２０）
前記電子供給層に凹部を形成する工程と、
前記凹部内に絶縁膜を形成する工程と、
前記凹部内で前記絶縁膜上にゲート電極を形成する工程と、
を有することを特徴とする付記９乃至１９のいずれか１項に記載の化合物半導体装置の製造方法。
【符号の説明】
【００６６】
１：基板
２：核形成層
３：ＡｌＧａＮ層
４：ＡｌＧａＮ層
５：電子走行層
６：電子供給層
７：保護層
８ｇ：ゲート電極
８ｓ：ソース電極
８ｄ：ドレイン電極
１０：絶縁膜
１１：パッシベーション膜
【特許請求の範囲】
【請求項１】
基板と、
前記基板上方に形成された第１のＡｌＧａＮ層と、
前記第１のＡｌＧａＮ層上に形成された第２のＡｌＧａＮ層と、
前記第２のＡｌＧａＮ層上に形成された電子走行層と、
前記電子走行層上方に形成された電子供給層と、
を有し、
前記第１のＡｌＧａＮ層の組成をＡｌx1Ｇａ1-x1Ｎ、前記第２のＡｌＧａＮ層の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立ち、
前記第２のＡｌＧａＮ層の上面には、前記第２のＡｌＧａＮ層の下面に存在する正の電荷よりも多くの負の電荷が存在していることを特徴とする化合物半導体装置。
【請求項２】
前記第２のＡｌＧａＮ層の下面は、前記第２のＡｌＧａＮ層の上面よりも荒れていることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
請求項１又は２に記載の化合物半導体装置を有することを特徴とする電源装置。
【請求項４】
請求項１又は２に記載の化合物半導体装置を有することを特徴とする高出力増幅器。
【請求項５】
基板上方に第１のＡｌＧａＮ層を形成する工程と、
前記第１のＡｌＧａＮ層上に第２のＡｌＧａＮ層を形成する工程と、
前記第２のＡｌＧａＮ層上に電子走行層を形成する工程と、
前記電子走行層上方に電子供給層を形成する工程と、
を有し、
前記第２のＡｌＧａＮ層として、
前記第１のＡｌＧａＮ層の組成をＡｌx1Ｇａ1-x1Ｎ、当該第２のＡｌＧａＮ層の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立ち、
当該第２のＡｌＧａＮ層の下面に存在する正の電荷よりも多くの負の電荷が上面に存在するものを形成することを特徴とする化合物半導体装置の製造方法。
【請求項６】
前記第２のＡｌＧａＮ層として、当該第２のＡｌＧａＮ層の下面が上面よりも荒れているものを形成することを特徴とする請求項５に記載の化合物半導体装置の製造方法。
【請求項７】
前記第２のＡｌＧａＮ層を形成する工程の前に、前記第１のＡｌＧａＮ層の上面を荒らす工程を有することを特徴とする請求項５又は６に記載の化合物半導体装置の製造方法。
【請求項８】
前記第１のＡｌＧａＮ層の上面を荒らす工程は、チャンバ内へのV族元素の供給を停止した状態でIII族元素の原料を供給する工程を有することを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項９】
前記第１のＡｌＧａＮ層の上面を荒らす工程は、チャンバ内へのIII族元素の供給を停止した状態でV族元素の原料を供給する工程を有することを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項１０】
前記第１のＡｌＧａＮ層の上面を荒らす工程は、加熱により前記第１のＡｌＧａＮ層に含まれるIII族元素の一部を脱離させる工程を有することを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項１】
基板と、
前記基板上方に形成された第１のＡｌＧａＮ層と、
前記第１のＡｌＧａＮ層上に形成された第２のＡｌＧａＮ層と、
前記第２のＡｌＧａＮ層上に形成された電子走行層と、
前記電子走行層上方に形成された電子供給層と、
を有し、
前記第１のＡｌＧａＮ層の組成をＡｌx1Ｇａ1-x1Ｎ、前記第２のＡｌＧａＮ層の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立ち、
前記第２のＡｌＧａＮ層の上面には、前記第２のＡｌＧａＮ層の下面に存在する正の電荷よりも多くの負の電荷が存在していることを特徴とする化合物半導体装置。
【請求項２】
前記第２のＡｌＧａＮ層の下面は、前記第２のＡｌＧａＮ層の上面よりも荒れていることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
請求項１又は２に記載の化合物半導体装置を有することを特徴とする電源装置。
【請求項４】
請求項１又は２に記載の化合物半導体装置を有することを特徴とする高出力増幅器。
【請求項５】
基板上方に第１のＡｌＧａＮ層を形成する工程と、
前記第１のＡｌＧａＮ層上に第２のＡｌＧａＮ層を形成する工程と、
前記第２のＡｌＧａＮ層上に電子走行層を形成する工程と、
前記電子走行層上方に電子供給層を形成する工程と、
を有し、
前記第２のＡｌＧａＮ層として、
前記第１のＡｌＧａＮ層の組成をＡｌx1Ｇａ1-x1Ｎ、当該第２のＡｌＧａＮ層の組成をＡｌx2Ｇａ1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立ち、
当該第２のＡｌＧａＮ層の下面に存在する正の電荷よりも多くの負の電荷が上面に存在するものを形成することを特徴とする化合物半導体装置の製造方法。
【請求項６】
前記第２のＡｌＧａＮ層として、当該第２のＡｌＧａＮ層の下面が上面よりも荒れているものを形成することを特徴とする請求項５に記載の化合物半導体装置の製造方法。
【請求項７】
前記第２のＡｌＧａＮ層を形成する工程の前に、前記第１のＡｌＧａＮ層の上面を荒らす工程を有することを特徴とする請求項５又は６に記載の化合物半導体装置の製造方法。
【請求項８】
前記第１のＡｌＧａＮ層の上面を荒らす工程は、チャンバ内へのV族元素の供給を停止した状態でIII族元素の原料を供給する工程を有することを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項９】
前記第１のＡｌＧａＮ層の上面を荒らす工程は、チャンバ内へのIII族元素の供給を停止した状態でV族元素の原料を供給する工程を有することを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項１０】
前記第１のＡｌＧａＮ層の上面を荒らす工程は、加熱により前記第１のＡｌＧａＮ層に含まれるIII族元素の一部を脱離させる工程を有することを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−１１９６３４（Ｐ２０１２−１１９６３４Ａ）
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願番号】特願２０１０−２７０７６８（Ｐ２０１０−２７０７６８）
【出願日】平成２２年１２月３日（２０１０．１２．３）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願日】平成２２年１２月３日（２０１０．１２．３）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]