【課題】III族窒化物半導体を主材料として含むＦＥＴにおいて、ゲート−ドレイン間に高電圧を印加した場合でも、素子の劣化が発生し難くし、より信頼度を高くしたＦＥＴの提供。
【解決手段】基板上１０に、［０００１］または［０００−１］結晶軸に平行な成長モードにて、格子緩和したバッファ層１１、チャネル層１２、電子供給層１３をこの順にそれぞれＩＩＩ族窒化物半導体を用いて形成された積層構造にあって、バッファ層１１と電子供給層１３の内、チャネル層１２のＩＩＩ族原子面側にある層は、チャネル層１２のＶ族原子面側にある層よりもａ軸長が大きく、電子供給層１３は、チャネル層１２よりもバンドギャップが大きい、電界効果トランジスタを備える。 （もっと読む）

【課題】ゲート電極の電界集中を緩和して耐圧の更なる向上を実現することに加え、デバイス動作速度を向上させ、アバランシェ耐量が大きく、サージに対して強く、例えばインバータ回路等に適用する場合に外部のダイオードを接続することを要せず、ホールが発生しても安定動作を得ることができる信頼性の高い高耐圧の化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２に形成された電極用リセス２Ｃを、ゲート絶縁膜６を介して電極材料で埋め込むようにゲート電極７を形成すると共に、化合物半導体積層構造２に形成されたフィールドプレート用リセス２Ｄをｐ型半導体で埋め込み、化合物半導体積層構造２とｐ型半導体層８ａで接触するフィールドプレート８を形成する。 （もっと読む）

【課題】耐圧特性の低下やゲートリーク電流の増加を生じることなく、低抵抗で高速動作可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供する。
【解決手段】ヘテロ接合ＦＥＴの製造方法に関し、（ａ）チャネル層３及びチャネル層３上に形成されたバリア層４を窒化物半導体層として準備する工程と、（ｂ）窒化物半導体層上に不純物拡散源としてＺｎＯ膜９を形成する工程と、（ｃ）ＺｎＯ膜９上のドレイン電極６及びソース電極５を形成すべき領域以外に酸化膜１０を形成する工程と、（ｄ）窒化物半導体層に対して熱処理を行い、酸化膜１０が形成されていない領域の下部のチャネル層３及びバリア層４に選択的に、ＺｎＯ膜９からＺｎ及びＯを拡散させる工程とを備える。 （もっと読む）

【課題】ＧａＮ系の材料により形成されるＨＥＭＴの信頼性を高める。
【解決手段】基板１０の上方に形成された窒化物半導体からなる半導体層２１〜２４と、半導体層２１〜２４の上方に、金を含む材料により形成された電極４１と、電極４１の上方に形成されたバリア膜６１と、半導体層２１〜２４の上方に、シリコンの酸化膜、窒化膜、酸窒化物のいずれかを含む材料により形成された保護膜５０と、を有する。 （もっと読む）

【課題】チャネル領域の低抵抗化を図りながら、ノーマリオフを実現する。
【解決手段】半導体装置を、キャリア走行層３及びキャリア供給層５を含む窒化物半導体積層構造と、窒化物半導体積層構造の上方に設けられ、活性化領域１０と不活性領域１０Ａとを有するｐ型窒化物半導体層６と、ｐ型窒化物半導体層の不活性領域上に設けられたｎ型窒化物半導体層７と、ｐ型窒化物半導体層の活性化領域の上方に設けられたゲート電極１３とを備えるものとする。 （もっと読む）

【課題】単色性が強く、高効率にテラヘルツ波を発生または検出することができるテラヘルツ波素子を提供する。
【解決手段】テラヘルツ波素子１００は、バッファ層１０２と電子供給層１０４とのヘテロ接合を含む半導体多層構造１０１〜１０４と、半導体多層構造１０１〜１０４上に形成されたゲート電極１０５、ドレイン電極１０６およびソース電極１０７とを有し、ゲート電極１０５とヘテロ接合界面との間の静電容量は、ドレインとソースとの間を流れる電流の方向と直交する方向に周期的に、第１の静電容量と第１の静電容量の値と異なる第２の静電容量とを有している。 （もっと読む）

【課題】歩留りが高く信頼性の高いパッケージングされた半導体装置を提供する。
【解決手段】電極が形成された半導体チップと、前記電極に対応するリードと、前記電極と前記リードとを接続する金属配線と、前記金属配線と前記電極との接続部分及び前記金属配線と前記リードとの接続部分を覆う第１の樹脂部と、前記金属配線、前記第１の樹脂部及び前記半導体チップを覆う第２の樹脂部と、を有することを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

【課題】絶縁膜を有する窒化物半導体を低コストで製造する。
【解決手段】基板１０の上方に形成された半導体層２２，２３，２４と、前記半導体層の一部を酸化することにより形成された絶縁膜３０と、前記絶縁膜上に形成された電極４１と、を有し、前記絶縁膜は、酸化ガリウムを含むもの、または、酸化ガリウム及び酸化インジウムを含むものにより形成されているものであることを特徴とする半導体装置。 （もっと読む）

【課題】リセス等の形成に伴う処理で生じる残渣を適切に除去することができる化合物半導体装置の製造方法及び洗浄剤を提供する。
【解決手段】化合物半導体積層構造１を形成し、化合物半導体積層構造１の一部を除去して凹部４を形成し、洗浄剤を用いて凹部４内の洗浄を行う。洗浄剤は、凹部４内に存在する残渣と相溶する基材樹脂と溶媒とを含む。 （もっと読む）

【課題】低コストでしきい値電圧のバラツキの少ないノーマリーオフ化されたＨＥＭＴを提供する。
【解決手段】基板１０の上方に半導体層２１〜２４を形成する工程と、半導体層２３〜２４にフッ素成分を含むガスを用いたドライエッチングによりリセス５１となる開口部を形成する工程と、半導体層を加熱することによりリセス５１の側面及び底面に付着しているフッ素を半導体層２２〜２４に拡散させフッ素を含む領域を形成する工程と、リセス５１の内面及び半導体層２２〜２４上に絶縁膜３０を形成する工程と、リセス５１が形成されている領域に絶縁膜３０を介し電極４１を形成する工程と、を有する。 （もっと読む）

【課題】簡便な方法で形成することが可能な高抵抗のバッファ層を備えた窒化物半導体装置およびその製造方法を提供する。
【解決手段】基板上に、原料ガスとして有機金属ガリウムを供給しながら、エピタキシャル成長温度とｎ型不純物のドーピングガスの供給量を制御することにより、有機金属ガリウムに起因する炭素がドーピングされて所望の抵抗率となる窒化ガリウム層をバッファ層としてエピタキシャル成長する。 （もっと読む）

【課題】高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現する。
【解決手段】化合物半導体装置を、キャリア走行層２及びキャリア供給層３を含む窒化物半導体積層構造４と、窒化物半導体積層構造の上方に設けられたソース電極５及びドレイン電極６と、窒化物半導体積層構造の上方のソース電極とドレイン電極との間に設けられたゲート電極７と、ゲート電極とドレイン電極との間に少なくとも一部が設けられたフィールドプレート８と、窒化物半導体積層構造の上方に形成された複数の絶縁膜９、１０とを備えるものとし、フィールドプレートとドレイン電極との間でゲート電極の近傍よりも複数の絶縁膜の界面の数を少なくする。 （もっと読む）

【課題】半導体スイッチのチップサイズを大きくすることなく、高調波特性を改善する。
【解決手段】ＦＥＴ１において、化合物半導体基板上に形成され、所定の間隔を隔てて互いに平行状に設けられる複数のソース電極６を有するソース配線３と、化合物半導体基板上に形成され、所定の間隔を隔てて互いに平行状に設けられて複数のソース電極６に対して並列方向に交互に配置される複数のドレイン電極７を有するドレイン配線４と、化合物半導体基板上に形成され、少なくとも前記並列方向に互いに隣り合うソース電極６とドレイン電極７との電極間に位置する部分を有するゲート配線５と、ゲート配線５が形成される領域にてゲート配線５下に形成され、複数のソース電極６と複数のドレイン電極７との各電極間に独立して設けられる複数の埋め込みゲート層８とを備えた。 （もっと読む）

【課題】半導体装置に形成される絶縁膜の付着力を高め歩留りを向上させる。
【解決手段】基板１０の上方に形成された半導体層２０〜２３と、前記半導体層２０〜２３上に形成された絶縁膜３１，３２と、前記絶縁膜上３１，３２に形成された電極４１と、を有し、前記絶縁膜３１，３２は、前記電極４１の側における膜応力よりも、前記半導体層２０〜２３の側における膜応力が低いことを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

【課題】材料の熱膨張係数の差に起因する反り等を抑制することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１と、基板１上方に形成された電子走行層２と、電子走行層２上方に形成された電子供給層３と、が設けられている。基板１の表面に、電子走行層２よりも熱膨張係数が小さい第１の領域１ｂと、電子走行層２よりも熱膨張係数が大きい第２の領域１ａと、が混在する。 （もっと読む）

【課題】半導体層とゲート電極との間に絶縁膜が形成された半導体装置の信頼性を高める。
【解決手段】基板の上方に形成された半導体層と、前記半導体層上に形成された絶縁膜と、前記絶縁膜上に形成された電極と、を有し、前記絶縁膜は炭素を主成分とするアモルファス膜を含むものであることを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

【課題】トレンチを用いて素子分離され、且つ、隣接素子の動作による影響が抑制された化合物半導体装置及び化合物半導体装置の製造方法を提供する。
【解決手段】半導体基板１０と、キャリア走行層２１とキャリア供給層２２を有し、半導体基板上に配置された窒化物半導体層２０と、上端部がキャリア走行層とキャリア供給層との界面よりも上方に位置する空洞４０を内部に有する、窒化物半導体層の周囲を囲んで配置された素子分離絶縁膜３０とを備える。 （もっと読む）

【課題】ＧａＮ系半導体は、面方位が（１１１）のシリコン基板上にエピタキシャル成長される。ＧａＮの格子定数と、とシリコン（１１１）面の格子定数の差が、約１７％と大きいのでめ、成長されたＧａＮには１０^１０ｃｍ^−２を超える転位が導入される。転位により、ＧａＮを用いたトランジスタのリーク電流が増大する。また、トランジスタの移動度が低下する。
【解決手段】シリコン基板と、シリコン基板の（１５０）面上に、エピタキシャル成長された窒化物半導体層と、を備える半導体基板を提供する。 （もっと読む）

【課題】半導体積層内の電流経路からゲート電極を隔てる半導体層を厚くできるIII族窒化物半導体電子デバイスを提供する。
【解決手段】第２の半導体層１５は第１の半導体層１３上に設けられる。ゲート電極１７は第２の半導体層１５の上に設けられる。第１の半導体層１３は、Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面２１ａの上に設けられる。第２のIII族窒化物半導体材料のバンドギャップＥ１５は第１のIII族窒化物半導体材料のバンドギャップＥ１３より大きい。第１の半導体層１３の第１のIII族窒化物半導体材料はＡｌ_ＸＧａ_１−ＸＮと異なり、第１の半導体層１３は歪みを内包する。また、第２の半導体層１５の厚さＴ１５は、無歪みの第１のIII族窒化物半導体材料の組成と、第２のIII族窒化物半導体の組成により規定される臨界膜厚より大きい。また、第１の半導体層１３は、歪みを内包すると共に、半導体表面２１ａのＡｌ_ＸＧａ_１−ＸＮの上において格子緩和している。 （もっと読む）

【課題】工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高い化合物半導体装置を実現する。
【解決手段】Ｓｉ基板１上の素子分離領域に初期層３を選択的に形成し、初期層３上を含むＳｉ基板１上の全面に化合物半導体の積層構造４を形成して、積層構造４は、素子分離領域では初期層３と共に素子分離構造４Ｂとなり、素子形成領域ではソース電極５、ドレイン電極６及びゲート電極７が形成される素子形成層４Ａとなる。 （もっと読む）