【課題】工程を簡素化して歩留まりを向上すると共に、安定した形状の電極を再現性よく得ることができる半導体装置の製造方法を提供する。
【解決手段】第１のレジスト膜１１と、第１のレジスト膜１１の開口よりも小さな開口を有する第２のレジスト膜１２とを用いて、ＳｉＯ_２絶縁膜１０を異方性ドライエッチングによってエッチングして、ＳｉＯ_２絶縁膜１０にテーパ状の開口部１０１を形成する。このため、ＧａＮ層１を斜めに設置し直してＳｉＯ_２絶縁膜１０をエッチングする必要がなく、ＧａＮ層１を水平に設置したままＳｉＯ_２絶縁膜１０をエッチングすることができ、工程を簡素化できる。 （もっと読む）

【課題】半導体の表面の酸化物を含む不純物を、エッチングあるいは、他の層を積層する前に除去する。
【解決手段】第１の半導体層１１０の少なくとも一部に接し、第１の半導体層１１０に含まれる不純物の固溶度が、第１の半導体層１１０より高い第１の犠牲層を形成する第１犠牲層形成工程と、第１の犠牲層および第１の半導体層をアニールするアニール工程と、第１の犠牲層をウェットプロセスで除去する除去工程と、第１の半導体層の少なくとも一部を覆う絶縁層１２０を形成する工程および第１の半導体層の一部をエッチングする工程の少なくとも一の工程と、第１の半導体層に電気的に接続された電極層１２６を形成する電極形成工程とを備える。 （もっと読む）

【課題】ドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供する。
【解決手段】ヘテロ電界効果トランジスタ１の製造方法は、ドリフト層２０ａを支持基板１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ｐ型半導体層である電流ブロック層２０ｂをドリフト層２０ａ上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、コンタクト層２０ｃを電流ブロック層２０ｂ上にエピタキシャル成長させる工程と、を備える。 （もっと読む）

【課題】高周波特性を改善する。
【解決手段】ＩＩＩ族窒化物系高電子移動度トランジスタ（ＨＥＭＴ）２０は、ＧａＮバッファ層２６を備えており、Ｇａｎバッファ層２６上にＡｌ_ｙＧａ_１−ｙＮ（ｙ＝１又は≒１）層２８がある。Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．５）バリア層３０が、ＧａＮバッファ層２６の反対側でＡｌ_ｙＧａ_１−ｙＮ層２８上にあり、該層２８のＡｌ濃度は、バリア層３０よりも高い。ＧａＮバッファ層２６とＡｌ_ｙＧａ_１−ｙＮ層２８との間の界面に２ＤＥＧ３８が形成されている。バリア層３０上に、ソース、ドレイン、及びゲート・コンタクト３２、３４、３６が形成されている。また、Ａｌ_ｙＧａ_１−ｙＮ層２８の反対側において、バッファ層２６に隣接する基板２２も含み、ＧａＮバッファ層２６と基板２２との間に、核生成層２４を含むことができる。 （もっと読む）

【課題】低オン抵抗および高信頼性を有する半導体素子を提供する。
【解決手段】半導体素子１Ａは、第１導電形層１１が表面に選択的に設けられた半絶縁性基板１０と、前記半絶縁性基板および前記第１導電形層の上に設けられたノンドープＡｌ_ＸＧａ_１−ＸＮ（０≦Ｘ＜１）を含む第１半導体層１５と、前記第１半導体層上に設けられたノンドープもしくは第２導電形のＡｌ_ＹＧａ_１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）を含む第２半導体層１６とを備える。半導体素子は、前記第２導電形層１１に接続された第１主電極２０と、前記第２半導体層１６に接続された第２主電極と２１、前記第１主電極と、前記第２主電極と、のあいだの前記第２半導体層の上に設けられた制御電極３０とを備える。前記第１導電形層１１は、前記制御電極３０の下に設けられている。 （もっと読む）

【課題】窒化ガリウム系半導体のドライエッチングに、塩素系ガスを用いたＩＣＰ−ＲＩＥを用いると、誘電結合型プラズマは、温度が高いので、エッチングされた面に凹凸ができ、半導体にダメージを与え、塩素が残留する。
【解決手段】窒化ガリウム系半導体からなる第１の半導体層を形成する第１半導体層形成工程と、第１の半導体層の一部を、臭素系ガスを用いて、マイクロ波プラズマプロセスでドライエッチングして、リセス部を形成するリセス部形成工程と、を備え、窒化ガリウム系半導体装置を製造する半導体装置の製造方法を提供する。 （もっと読む）

【課題】深いレベルのドーパントがほとんど存在しない半絶縁性のＳｉＣ基板上にＭＥＳＦＥＴを形成することにより、バックゲート効果が減少された、ＳｉＣのＭＥＳＦＥＴを提供する。
【解決手段】半絶縁性の基板上１０に選択的にドープされたＰ型の炭化珪素の層１３、及びＮ型のエピタキシャル層１４を積層し、背面ゲート効果を減少させる。また２つの凹部を有するゲート構造体も備える。これにより、出力コンダクタンスを１／３に減少することができ、また電力のゲインを３ｄｂ増加することができる。クロム４２をショットキーゲート接点として利用することもでき、酸化物−窒化物−酸化物（ＯＮＯ）の保護層６０を利用して、ＭＥＳＦＥＴ内の表面効果を減少させる。また、ソース及びドレインのオーム接点をｎ型チャネル層上に直接形成して、これにより、ｎ⁺領域を製造する必要がなくなる。 （もっと読む）

【課題】導体ベースプレートと金属外壁との熱膨張係数が異なることに伴う、銀ロウ付けする際の導体ベースプレートの反りを抑制したパッケージを提供する。
【解決手段】導体ベースプレートと、導体ベースプレート上に配置された半導体装置と、半導体装置を内在し、導体ベースプレート上に配置され、導体ベースプレートと接する面に複数の開放部を有する金属壁と、開放部を充填するブロックとを備えるパッケージ。 （もっと読む）

【課題】より高い破壊電圧およびより低いオン抵抗を含み、高周波数において十分に機能
するパワースイッチングデバイスを提供する。
【解決手段】多重フィールドプレートトランジスタが、活性領域、ならびにソース、ドレ
イン、およびゲートを含む。第１のスペーサ層が、活性領域の上方でソースとゲートの間
にあり、第２のスペーサ層が、活性領域の上方でドレインとゲートの間にある。第１のス
ペーサ層上の第１のフィールドプレート、及び第２のスペーサ層上の第２のフィールドプ
レートが、ゲートに接続される。第３のスペーサ層が、第１のスペーサ層、第２のスペー
サ層、第１のフィールドプレート、ゲート、および第２のフィールドプレート上にあり、
第３のフィールドプレートが、第３のスペーサ層上にあり、ソースに接続される。 （もっと読む）

【課題】導体ベースプレート上に実装するＳｉＣやダイヤモンドを基板とする高周波半導体チップの割れを防止する。
【解決手段】導体ベースプレートと、導体ベースプレート上に配置された高周波半導体チップとを備え、高周波半導体チップは、四隅が面取りされている半導体装置。 （もっと読む）

【課題】より高い破壊電圧およびより低いオン抵抗を含み、高周波数において十分に機能
するパワースイッチングデバイスを提供する。
【解決手段】多重フィールドプレートトランジスタが、活性領域、ならびにソース、ドレ
イン、およびゲートを含む。第１のスペーサ層が、活性領域の上方でソースとゲートの間
にあり、第２のスペーサ層が、活性領域の上方でドレインとゲートの間にある。第１のス
ペーサ層上の第１のフィールドプレート、及び第２のスペーサ層上の第２のフィールドプ
レートが、ゲートに接続される。第３のスペーサ層が、第１のスペーサ層、第２のスペー
サ層、第１のフィールドプレート、ゲート、および第２のフィールドプレート上にあり、
第３のフィールドプレートが、第３のスペーサ層上にあり、ソースに接続される。 （もっと読む）

【課題】埋込み部を形成する際のエッチングにより埋込みゲートが損傷をきたし、ゲート領域劣化が生じ得る。
【解決手段】ショットキーコンタクトなどのゲートコンタクトを形成する前にゲート埋込み部のアニーリングを行うことにより、ゲートリークが低減され、かつ／またはトランジスタなどの半導体デバイス内に高品質のゲートコンタクトを提供することができる。アニーリング中に封入層を使用することで、トランジスタのゲート埋込み部内の半導体への損傷がさらに低減される。アニーリングを、例えばデバイスのオーミックコンタクトのアニーリングによって提供することができる。 （もっと読む）

【課題】 チャネルの高い移動度を得ながら、かつ、縦方向耐圧およびゲート電極端における耐圧の両方の耐圧性能を確実に得ることができる、半導体装置およびその製造方法を提供する。
【解決手段】 ｎ型ドリフト層および該ｎ型ドリフト層上に位置するｐ型層を含むＧａＮ系積層体に、開口部が設けられ、開口部を覆うように位置する、チャネルを含む再成長層と、再成長層に沿って該再成長層上に位置するゲート電極とを備え、開口部はｎ型ドリフト層に届いており、ゲート電極の端は、平面的に見てｐ型層から外れた部分がないように位置していることを特徴とする。 （もっと読む）

【課題】素子形成領域となる素子形成層の高品質化を実現し、また基板の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができる化合物半導体装置を実現する。
【解決手段】下地層３上に、素子分離領域に相当する部位に開口４ａを有する第１のマスク４を形成し、開口４ａを埋め込み、第１のマスク４上を覆うようにＥＬＯ−ＧａＮ層５を成長し、ＥＬＯ−ＧａＮ層５上に、素子形成領域に相当する部位に開口６ａを有する第２のマスク６を形成し、開口６ａを埋め込むように素子形成層７を形成する。 （もっと読む）

【課題】電界集中を緩和させることにより、高耐圧、高信頼性を得ることが可能な半導体装置とその製造方法を提供する。
【解決手段】本発明の実施形態は、半導体基板と、半導体基板上に設けられるゲート電極と、ゲート電極を挟んで半導体基板上に設けられるソース電極及びドレイン電極と、ゲート電極の少なくともドレイン電極側のエッジの下部に設けられるリセスと、を備える。 （もっと読む）

【課題】電流コラプスの発生を抑制できるIII族窒化物半導体トランジスタおよびその製造方法を提供する。
【解決手段】ＦＥＴ１では、第１窒化物半導体層１０３の上に第２窒化物半導体層１０４が設けられ、少なくとも一部が第２窒化物半導体層１０４に接するようにソース電極１０６およびドレイン電極１０７が設けられている。第２窒化物半導体層１０４の上面においてソース電極１０６とドレイン電極１０７との間に位置するように凹部１１０ａが形成されており、ゲート電極１０８が凹部１１０ａの開口を覆うように凹部１１０ａの上方に設けられている。 （もっと読む）

【課題】ＧａＮ系の材料により形成されるＨＥＭＴ（高電子移動度トランジスタ）をノーマリーオフ化させる。
【解決手段】基板１１上に形成された第１の半導体層１２と、前記第１の半導体層上に形成された第２の半導体層１３と、所定の領域の前記第２の半導体層の一部または全部を除去することにより形成されているゲートリセス２２と、前記ゲートリセス及び第２の半導体層上に形成されている絶縁膜３１と、前記ゲートリセス上に絶縁膜を介して形成されているゲート電極３２と、前記第１の半導体層または前記第２の半導体層上に形成されているソース電極３３及びドレイン電極３４と、を有し、前記ゲートリセスが形成されている領域における前記第２の半導体層、または、前記第２の半導体層及び前記第１の半導体層にはフッ素が含まれているフッ素を含む領域２４を有する。 （もっと読む）

【課題】ゲート絶縁膜のダングリングボンドを確実に低減させて閾値電圧の変動を抑えて安定化させ、高いトランジスタ特性を得ることができる信頼性の高い化合物半導体装置を実現する。
【解決手段】ゲート電極７は、化合物半導体層２に形成された電極溝２Ｃ内に、ゲート絶縁膜６を介して一部が電極材料で埋め込まれて形成されており、ゲート絶縁膜６は、電極溝２Ｃ内において、少なくとも化合物半導体層２との界面に形成されたフッ素化合物を含有するＡｌ−Ｆ化合物の複合層１３ａを有している。 （もっと読む）

【課題】電流電圧のパルス特性を向上させて電流電圧のＤＣ特性に近づける。
【解決手段】半導体層と、半導体層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、ゲート絶縁膜上に設けられ、ゲート絶縁膜上におけるゲート電極の端部の少なくとも一部においてゲート電極と接するゲート境界膜と、を備え、ゲート境界膜およびゲート絶縁膜は、同種の絶縁材料を含む半導体装置を提供する。ゲート電極およびゲート境界膜上に設けられた絶縁性の保護膜を更に備え、保護膜は、ゲート境界膜およびゲート絶縁膜とは別種の絶縁材料を含んでよい。 （もっと読む）

【課題】特性が均一であって、歩留りの高い半導体装置の製造方法を提供する。
【解決手段】第１の半導体層１２及び第２の半導体層１３が順次形成されている半導体層の表面にレジストパターンを形成する工程と、前記レジストパターンの開口領域における前記第２の半導体層の一部または全部をドライエッチングにより除去しゲートリセス２２を形成する工程と、前記レジストパターンを除去した後、ゲートリセスの底面及び側面に付着しているドライエッチング残渣２３を除去する工程と、前記ドライエッチング残渣を除去した後、前記ゲートリセスの底面、側面及び前記半導体層上に絶縁膜３１を形成する工程と、前記ゲートリセスが形成されている領域に前記絶縁膜を介しゲート電極を形成する工程と、前記半導体層上にソース電極及びドレイン電極を形成する工程と、を有する。 （もっと読む）