説明

Fターム[5F102GT03]の内容

接合型電界効果トランジスタ (42,929) | ショットキ接触材料(ゲート電極最下層)(M) (2,043) | 金属 (1,688) | 高融点金属(Mo、Ti、Ta、W、Cr、Nb、Hf、V、Zr) (912)

Fターム[5F102GT03]に分類される特許

141 - 160 / 912


【課題】電流電圧のパルス特性を向上させて電流電圧のDC特性に近づける。
【解決手段】半導体層と、半導体層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、ゲート絶縁膜上に設けられ、ゲート絶縁膜上におけるゲート電極の端部の少なくとも一部においてゲート電極と接するゲート境界膜と、を備え、ゲート境界膜およびゲート絶縁膜は、同種の絶縁材料を含む半導体装置を提供する。ゲート電極およびゲート境界膜上に設けられた絶縁性の保護膜を更に備え、保護膜は、ゲート境界膜およびゲート絶縁膜とは別種の絶縁材料を含んでよい。 (もっと読む)


【課題】化合物半導体層の表面におけるダングリングボンドを確実に低減させて閾値電圧の変動を抑えて安定化させ、高いトランジスタ特性を得ることができる信頼性の高い化合物半導体装置を実現する。
【解決手段】電極溝2Cの内壁面を含む化合物半導体層2の表面は、電極溝2Cを形成する際のドライエッチングによるエッチング残渣物12a及び変質物12bが除去されて、化合物半導体がフッ素(F)で終端されており、この電極溝2Cをゲート絶縁膜6を介してゲートメタルで埋め込み、或いは電極溝2Cを直接的にゲートメタルで埋め込んで、ゲート電極7が形成される。 (もっと読む)


【課題】半導体装置において、セルフターンオンが発生しないようにし、安定した動作を実現する。
【解決手段】半導体装置を、基板1と、基板の上方に設けられ、電子走行層6及び電子供給層7を含む半導体積層構造2と、半導体積層構造の上方に設けられたゲート電極3、ソース電極4及びドレイン電極5と、ゲート電極、ソース電極及びドレイン電極の上方に設けられ、ゲート電極、ソース電極及びドレイン電極のそれぞれに接続されたゲートパッド10、ソースパッド11及びドレインパッド12と、ゲートパッド、ソースパッド及びドレインパッドの下方に設けられた導電層1とを備えるものとし、ゲートパッドとソースパッドとの間の距離を、ゲートパッドとドレインパッドとの間の距離よりも小さくする。 (もっと読む)


【課題】化合物半導体層を加工することなく、比較的簡素な構成で確実なノーマリ・オフ動作を得ることができる信頼性の高い化合物半導体装置を実現する。
【解決手段】化合物半導体層2上にAlN等の第1の膜6及びAl23等の第2の膜7を順次に積層形成し、第2の膜7のゲート電極の形成予定部位に開口7aを形成し、開口7aをゲートメタルの一部で埋め込むように、ゲート電極8を形成し、ゲート電極のオフ時には、化合物半導体層2の電子走行層2bの2DEGがゲート電極8下の領域のみで消失する。 (もっと読む)


【課題】ノーマリオフ動作を容易に実現することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板1上方に形成されたAlGaN層3と、AlGaN層3上に形成されたAlGaN層4と、AlGaN層4上に形成された電子走行層5と、電子走行層5上方に形成された電子供給層6と、が設けられている。AlGaN層3の組成をAlx1Ga1-x1N、AlGaN層4の組成をAlx2Ga1-x2Nと表すと、「0≦x1<x2≦1」の関係が成り立つ。AlGaN層4の上面には、AlGaN層4の下面に存在する正の電荷よりも多くの負の電荷が存在している。 (もっと読む)


【課題】通常の極性面上(すなわちc軸方向)に形成するエンハンスメント型の窒化物半導体電界効果トランジスタとして、高い密度のドレイン電流を実現することが可能にする。
【解決手段】窒化物半導体からなるチャネル層半導体6の上方の極性面方向に、チャネル層半導体6よりもバンドギャップの大きい窒化物半導体からなる障壁層半導体5が積層され、ゲート電極2の下方に存在する素子領域のうち少なくとも一部の素子領域を覆う第1領域21内に存在する障壁層半導体5の層厚が、第1領域21以外の素子領域を覆う第2領域22内に存在する障壁層半導体5の層厚よりも薄く形成されるか、または、第1領域21内には障壁層半導体5が存在しない状態で形成されるとともに、第2領域22内に存在する障壁層半導体5中に、障壁層半導体5よりもバンドギャップが小さい単一層の量子井戸7または多重層の多重量子井戸を挿入した量子井戸構造が形成される構造にする。 (もっと読む)


【課題】本発明は、電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果型トランジスタとその製造方法の提供を目的とする。
【解決手段】本発明のヘテロ接合電界効果型トランジスタは、バリア層4及びバリア層4上に形成されたキャップ層5を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして窒化物半導体層上に設けられたゲート電極10と、ゲート電極10の両側に離間して夫々設けられたドレイン電極8及びソース電極9とを備える。ゲート電極10のドレイン電極8側端面とソース電極9側端面のうち少なくともドレイン電極8側端面は、キャップ層5と少なくとも部分的に乖離しており、当該乖離部分が空隙である。 (もっと読む)


【課題】GaN基板上に結晶成長する各半導体層の平坦性向上した半導体基板を実現し、この半導体基板を基礎として、特性の高性能化された半導体発光素子を提供する。
【解決手段】p型電極32と、n型電極31と、p型電極32に接続され、複数のp型窒化物系III−V族化合物半導体からなるp型積層構造(16〜20)と、n型電極31に接続され、複数のn型窒化物系III−V族化合物半導体であるn型積層構造(11〜14)と、p型積層構造(16〜20)とn型積層構造(11〜14)との間に形成された窒化物系III−V族化合物半導体からなる活性層15とを備え、n型積層構造(11〜14)がSiを5x1017cm-3以上2x1019cm-3以下の濃度で含有し、厚さが0.3nm以上200nm以下のドープ層10と、ドープ層10よりも活性層15側に設けられた超格子層13とを含む。 (もっと読む)


【課題】異種基板上に高品質半導体結晶からなる島状のGaN系半導体層を基板の湾曲を抑えて成長させることができ、しかもGaN系半導体層が極めて厚くてもクラックなどの発生を抑えることができ、大面積の半導体素子を容易に実現することができる半導体素子およびその製造方法を提供する。
【解決手段】半導体素子は、GaN系半導体と異なる物質からなる基板11と、基板11上に直接または間接的に設けられ、一つまたは複数のストライプ状の開口12aを有する成長マスク12と、成長マスク12を用いて基板11上に(0001)面方位に成長された一つまたは複数の島状のGaN系半導体層13とを有する。成長マスク12のストライプ状の開口12aはGaN系半導体層13の〈1−100〉方向に平行な方向に延在している。 (もっと読む)


【課題】電流コラプス現象が抑制され、且つフィールドプレート電極による電界集中を緩和する効果の低下が抑制された化合物半導体装置を提供する。
【解決手段】III族窒化物半導体層と、III族窒化物半導体層上に配置された絶縁膜7と、III族窒化物半導体層の上面から膜厚方向に第1の距離T1の位置に絶縁膜を介して配置されたドレイン電極4と、III族窒化物半導体層の上面から膜厚方向に第1の距離T1の位置に絶縁膜を介して配置されたソース電極3と、ドレイン電極とソース電極間においてIII族窒化物半導体層の上面から膜厚方向に第2の距離T3の位置に絶縁膜を介して配置されたゲート電極5と、ドレイン電極とゲート電極間においてIII族窒化物半導体層の上面から膜厚方向に第1の距離T1より短い第2の距離T2の位置に絶縁膜を介して配置されたフィールドプレート電極6とを備える。 (もっと読む)


【課題】ゲート電極から染み出した金属がドレイン電極に到達することを抑制して、ドレイン−ゲート間の絶縁破壊を抑制する窒化物半導体装置を提供する。
【解決手段】ゲート電極5の直下に位置するAlGaN層22と、このAlGaN層22の直上に位置する絶縁膜30との間の界面Sに、ゲート電極5とドレイン電極1との間に位置するように、溝50を設けている。ゲート電極5から界面Sを伝ってドレイン電極1側へ染み出した金属を、溝50によって、堰き止めることができる。 (もっと読む)


【課題】BiFETデバイスに含まれるFETのオン抵抗の悪化を抑制する。
【解決手段】共通基板1上に第1SL10及び第2SL20積層体が順に形成された半導体装置であって、第2積層体が除去されて残存する第1積層体は、電界効果型トランジスタを構成し、第1積層体上に積層された第2積層体は、電界効果型トランジスタとは異なる素子(バイポーラトランジスタ)を構成し、電界効果型トランジスタを構成する第1積層体は、第1積層体に形成されるリセスの停止位置を規定し、かつInGaPから成るエッチング停止層10と、リセス内に配置されるゲート電極25の下方に配置され、かつAlGaAsから成る下部化合物半導体層8と、エッチング停止層10と下部化合物半導体層8との間に挿入され、エッチング停止層に含まれるリンが下部化合物半導体層まで熱拡散し、下部化合物半導体層を構成する元素と化合することを抑止するスペーサ層9とを含む。 (もっと読む)


【課題】GaN電子走行層の厚さを広い範囲で選択することができ、デバイス設計の自由度を高めることができる窒化物半導体素子、および耐圧および信頼性に優れる窒化物半導体素子パッケージを提供すること。
【解決手段】基板41上に、AlN層47、第1AlGaN層48(平均Al組成50%)および第2AlGaN層49(平均Al組成20%)からなるバッファ層44を形成する。バッファ層44上には、GaN電子走行層45およびAlGaN電子供給層46からなる素子動作層を形成する。これにより、HEMT素子3を構成する。 (もっと読む)


【課題】ファインゲート構造を採用してゲート電極の微細化を図るも、ゲート電極の周辺における電界集中によるデバイス特性の変動・劣化を防止する、信頼性の高い化合物半導体装置を実現する。
【解決手段】ゲート電極8は、ファインゲート構造の幹状の下方部分8aと、下方部分8aの上端から当該上端よりも幅広に傘状(オーバーハング形状)に拡がる上方部分8bとが一体形成されており、下方部分8aは、下端を含む第1の部分8aaと、第1の部分8aa上の第2の部分8abとを有し、保護壁7は、第1の部分8aaの両側面のみを覆うように形成されている。 (もっと読む)


【課題】被保護素子に接続されることにより、被保護素子の破壊を未然に防止できる保護素子を提供すること。
【解決手段】アノード電極15とカソード電極16との間に主たる電流を流す被保護素子に対して、電気的に並列に接続される保護素子1であって、GaN層13よりもバンドギャップの大きなAlGaN層14が形成され、AlGaN層14の表面に離間してアノード電極15とカソード電極16とが形成され、アノード電極15とカソード電極と16の間の2次元電子ガス層13Aを流れる電流のオンオフを制御する制御電極19を備えたオンオフ可能領域21を備え、制御電極19が所定の抵抗体20を介してアノード電極15に接続されてなり、アノード電極15が被保護素子のアノード電極15と接続され、カソード電極16が被保護素子のカソード電極16と接続され、被保護素子より耐圧が低く設定されている。 (もっと読む)


【課題】オーミック電極のコンタクト抵抗を低減する。
【解決手段】半導体装置は、第1の窒化物半導体層13上に形成され第1の窒化物半導体層13よりバンドギャップが大きい第2の窒化物半導体層14と、第2の窒化物半導体層14を貫通して第1の窒化物半導体層13の一部を除去する形状の凹部と、凹部を埋め込む電極17とを備える。第1の窒化物半導体層13の第2の窒化物半導体層14との界面直下に2次元電子ガス層13aを有する。電極17と第2の窒化物半導体層14とは第1のコンタクト面16aにて接する。電極17と2次元電子ガス層13aの部分とは、第1のコンタクト面16aの下に接続された第2のコンタクト面16bにて接する。第1のコンタクト面16aは凹部の幅が下から上に広くなる形状である。接続箇所において、第2のコンタクト面16bは、第1のコンタクト面16aよりも第1の窒化物半導体層13の上面に対して急峻である。 (もっと読む)


【課題】窒化物半導体装置において、高温且つ高電圧下のスイッチング時においても電流コラプスによるオン抵抗の増大が生じないようにする。
【解決手段】基板1上には、バッファ層2、GaNからなるチャネル層3及びアンドープAlGaNからなるバリア層4が順次形成されている。チャネル層3は、該チャネル層3の下部にp型不純物層3aを有し、その上にアンドープ層3bを有している。バリア層4及びチャネル層3の端部が除去されており、露出したバリア層4及びチャネル層3の側面と接するように、それぞれソース電極5及びドレイン電極6が設けられている。バリア層4上におけるソース電極5とドレイン電極6との間の領域にはゲート電極7が設けられている。 (もっと読む)


【課題】GaN層と絶縁層との間の界面準位を低減し、移動度を向上させて優れた電気特性を実現する化合物半導体装置、その製造方法を提供する。
【解決手段】基板11に順次、下地層12、超格子バッファー層13、GaN層14、被覆層15が積層形成されている。被覆層15は、III族元素の窒化物(例えば、AlGaN)とランタノイドの窒化物(例えば、GdN)との混晶としてのAl0.3Ga0.6Gd0.1Nであり、厚さは20nmである。ソース領域17とドレイン領域18の間に位置する絶縁層16は、GaN層14を被覆する被覆層15を酸化して形成された酸窒化物である。 (もっと読む)


【課題】基板上に化合物半導体層を厚く形成することができ、バッファ領域内に生じる寄生容量を低減することができる半導体ウエーハを提供する。
【解決手段】基板2と、バッファ領域3と、主半導体領域4とを有する半導体ウエーハであって、前記バッファ領域は、第1の層6と第2の層7とが交互に複数配置された複数の多層構造バッファ領域5と、該複数の多層構造バッファ領域の相互間に配置された中間バッファ領域8とから成り、前記第1の層は、前記基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、前記第2の層は、前記基板を構成する材料の格子定数と前記第1の層の格子定数との間の格子定数を有する化合物半導体から成り、前記中間バッファ領域は、前記第1及び第2の層よりも厚く形成され、且つ前記第1の層を構成する材料の格子定数と前記第2の層の格子定数との間の格子定数を有する。 (もっと読む)


【課題】トランジスタをより高速に動作させることができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の一態様には、基板1と、基板1の上方に形成された電子走行層3及び電子供給層4を備えたトランジスタと、基板1の上方に形成され、トランジスタのゲート11gに接続された窒化物半導体層7及び8と、窒化物半導体層7及び8を移動する電荷を制御する制御手段12、13、11s、及び16と、が設けられている。 (もっと読む)


141 - 160 / 912