【課題】ＧａＮ層を表面層に有し、熱膨張によるクラックの発生の少ない半導体積層構造を提供する。
【解決手段】ＺｎＯ基板１０とその上に直接エピタキシャル成長して形成されたＩＩＩ−Ｖ族窒化物エピタキシャル層１１を有する半導体積層構造であって、前記ＩＩＩ−Ｖ族窒化物エピタキシャル層１１が、組成の異なる第1層１２から第ｎ層１４からなり、ここで、ｎは、３以上の整数であり、第ｎ層１４が実質的にＧａＮからなる層である。 （もっと読む）

【課題】本発明は、製造歩留まりを低下させるドロップレットは発生を低減し、同時に良好な結晶性を有する化合物エピタキシャル層の製造方法を提供する。
【解決手段】ＺｎＯ基板上に化合物エピタキシャル層を形成する方法であって、（ａ）前記ＺｎＯ基板の成長面が、｛０００１｝面となす角度が１０°以上であり、（ｂ）化合物エピタキシャル層を形成するための元素の全て、または一部を、基板上の成長面に間欠的に供給し、その際に、間欠的な供給シーケンスにおける任意の供給継続時間Ｔｏｎ（ｓｅｃ）と、次の元素供給までの供給休止時間Ｔｏｆｆ（ｓｅｃ）が、
１×１０^−６ ｓｅｃ ≦ Ｔｏｆｆ ≦ １×１０^−２ ｓｅｃ
１×１０^−６ ｓｅｃ ≦ Ｔｏｎ ≦ １×１０^−２ ｓｅｃ
を満たすように供給して結晶成長する。 （もっと読む）

【課題】製造歩留まりを低下させるドロップレット発生を低減、かつ良好な結晶性を有する化合物エピタキシャル層製造方法を提供。
【解決手段】ＺｎＯ基板上の化合物エピタキシャル層形成方法で、（ａ）ＺｎＯ基板の成長面が、｛０００１｝面で、（ｂ）化合物エピタキシャル層を形成するための元素の全てまたは一部を、基板上の成長面に間欠的に供給し、供給継続時間Ｔｏｎ（ｓｅｃ）と供給休止時間Ｔｏｆｆ（ｓｅｃ）が、論理式：（Ｂ−１）ａｎｄ｛（Ｂ−２）ｏｒ（Ｂ−３）ｏｒ（Ｂ−４）｝、ここで（Ｂ−１）１×１０^−６ｓｅｃ≦Ｔｏｆｆ≦１×１０^−２ｓｅｃ、１×１０^−６ｓｅｃ≦Ｔｏｎ≦１×１０^−２ｓｅｃ（Ｂ−２）２×１０^−３ｓｅｃ＜Ｔｏｆｆ≦１×１０^−２ｓｅｃ（Ｂ−３）０．０１％≦Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）＜５％（Ｂ−４）１×１０^−６ｓｅｃ≦Ｔｏｆｆ＜５×１０^−５ｓｅｃ、１×１０^−６ｓｅｃ≦Ｔｏｎ＜５×１０^−５ｓｅｃを満たす。 （もっと読む）

【課題】電子移動度の低下を最小限に抑えつつ、抵抗の温度依存性を低減させ、さらに薄膜製作の再現性や制御性に優れた、ｎ型ドーパントとしてＳｎを含むＩｎＳｂ薄膜を用いた半導体薄膜素子の製造方法を提供する。
【解決手段】基板上に直接的にまたは有機物接着層もしくはバッファ層を介して間接的に積層されたＩｎＳｂを含む化合物半導体薄膜層からなる動作層中もしくは該動作層に隣接したＩＩＩ−Ｖ族化合物半導体層をＭＢＥ法により形成する際に、ドーパントとしてＳｎを、基板温度３８０℃〜４００℃の範囲、ＳｎのＫセル温度５００℃以上かつ１０００℃以下の範囲でドーピングする。 （もっと読む）

【課題】本発明によれば、高度の結晶性を有するAlN結晶膜シード層と選択・横方向成長を組み合わせることにより、一層結晶性が向上したＩＩＩ族窒化物半導体積層構造体を得ることができる。
【解決手段】C面サファイア基板表面に、シード層として、縦断面ＴＥＭ（透過型電子顕微鏡）写真の２００ｎｍ観察視野において結晶粒界が観察されないＡｌＮ結晶膜が形成され、さらにＩＩＩ族窒化物半導体からなる、下地層、ｎ型半導体層、発光層およびｐ型半導体層を積層してなるＩＩＩ族窒化物半導体積層構造体であって、該C面サファイア基板表面に、該シード層が存在する領域と存在しない領域が形成されている、および／または該下地層に、エピ成長する領域とエピ成長できない領域が形成されている、ことを特徴とするＩＩＩ族窒化物半導体積層構造体。 （もっと読む）

【課題】不純物を直接ドーピングしても良好な結晶性を得ることができる量子ドットの形成方法及び半導体装置の製造方法を提供する。
【解決手段】ＧａＡｓバッファ層の厚さが所定値に達すると、Ｉｎ及びＡｓの原料を供給し始める。この結果、ぬれ層が成長し始める。ぬれ層の成長開始から１２０秒程度経過すると、核生成が生じる（段階Ａ）。更に５秒間程度経過すると、核生成が停止し、各核を起点として量子ドットに原料が凝集し始める（段階Ｂ）。この段階においてＳｉの供給を開始し、量子ドットに不純物としてＳｉをドーピングする。更に３０秒間程度経過すると、量子ドットの凝集が停止し始める（段階Ｃ）。凝集が停止し始める時に不純物の供給を停止する。つまり、Ｓｉのドーピングを停止する。その後、不純物の供給を停止してから４５秒間経過した時にＩｎの供給を停止し、Ｇａの供給を再開することにより、キャップ層の形成を開始する。 （もっと読む）

【課題】 ＩｎＮ結晶を分子線エピタキシャル成長法で成長させようとする場合、基板温度が低いと結晶品質が悪く基板温度が高いと窒素が解離してしまう。窒素解離を抑制して基板温度をより高くして成長させるようにする。
【解決手段】基板面にガスを吹き付けることにより窒素解離を防ぎ基板温度を高めて成長させる。ガスは分子線の経路を遮らないようなガスノズルから吹き出させる。ガスを真空チャンバの外側或いは内側において加熱して基板に吹き付けるようにすると、部品表面での組成原子の脱離の防止やマイグレーション距離を制御することもできる。 （もっと読む）

【課題】ナノコラムを複数有して成る化合物半導体発光素子において、蛍光体を用いることなく、高い発光効率で、色味を高精度に調整可能とする。
【解決手段】Ｓｉ基板４の一部領域にトレンチ１１を形成し、そのトレンチ１１内にさらにナノコラム２の化合物種結晶膜であるＡｌＮ層１２を形成した後にナノコラム２を成長させることで、前記ＡｌＮ層１２の有る領域は、それが無い壁１３上の領域に比べて、成長が速く、所定の時間成長させると、前記トレンチ１１と壁１３との段差を吸収して、ｐ型層１４の表面が略同じ高さとなる。これによって、同一基板でかつ単一の成長工程で簡単に、したがって低コストに、白色光などの所望の色味を実現できる。また、蛍光体を用いずに所望の色味を実現できるので、高い信頼性および長寿命化を図ることができるとともに、トレンチ１１の面積を任意に調整し、色味を細かく高精度に調整できる。 （もっと読む）

【課題】基板上に成長させる半導体層の面方位を選択することができ、必要に応じて半導体層のピエゾ電界を抑えたり結晶品質を高くしたりすることができる半導体層の成長方法およびこの成長方法を用いた半導体発光素子の製造方法を提供する。
【解決手段】六方晶系の結晶構造を有する物質からなる基板の（１−１００）面上に、六方晶系の結晶構造を有する半導体からなり、（１１−２２）面方位または（１０−１３）面方位を有する半導体層を（１−１００）面ファセット、（０００１）面ファセットおよび（１０−１３）面ファセットを出しながら成長させる。 （もっと読む）

【課題】良好なｐ型特性を持つ窒化物半導体層を得ることが可能な窒化物半導体層の成長方法を提供する。
【解決手段】ｐ型ドーパントとしてＢｅを用いる場合、Ｍｇを用いる場合に比べてｐ−ＧａＮ層２３のｐ型特性は、基板５の表面の転位密度に顕著に依存する。したがって、転位密度５×１０^８ｃｍ^−２以下の基板５を用いることにより、転位によるＢｅのキャリア補償を抑制でき、良好なｐ型特性を持つｐ−ＧａＮ層２３が得られる。また、ＭＢＥ法を用いることにより、ｐ−ＧａＮ層２３の成長方向や組成分布を精度良く制御できる。 （もっと読む）

【課題】半導体基板などを加熱雰囲気中で成膜させる際には、昇温させるだけでも半導体基板には相当の反り（湾曲）が発生する。反りが原因で、基板上に成膜させた膜質の均質性が劣化したり、基板にクラックが発生しやすくなるなどの問題が起こる。
【解決手段】基板の主表面の上側と下側との両方から基板を加熱することにより、主表面の上側と下側との温度勾配（温度差）を小さくし、基板の反りを抑制する。 （もっと読む）

【課題】性層の成長にＭＢＥ装置を用いるハイブリッド方式において、製品のスループットの向上が図られる半導体レーザ素子の製造方法を提供する。
【解決手段】この半導体レーザ素子１の製造方法では、水素プラズマクリーニングと活性層１４の成長とを別々の真空装置で分離して実行することにより、クリーニング終了時の成長室３３内の水素残留濃度を考慮する必要が無くなり、成長室３３への基板搬送後に速やかに窒素プラズマ発生用のＲＦガン４４の窒素プラズマを点火して活性層１４の再成長を行うことが可能となる。したがって、この半導体レーザ素子の製造方法では、従来のように同一の真空装置内で水素プラズマクリーニングと活性層の成長とを連続して行う場合と比較して、製品のスループットの向上が図られる。 （もっと読む）

【課題】結晶品質の優れた長尺の単結晶インゴットを製造できる結晶成長用坩堝を提供する。
【解決手段】成長させる単結晶の原料６０と原料６０に対向した位置に成長させる単結晶の種結晶５０を配置した結晶成長用坩堝において、原料６０を収納するための有底円筒部材１０と、有底円筒部材１０の開口面上に載置させるように配置された中空円筒部材２０と、中空円筒部材２０上に載置させるように配置された蓋部材４０とから構成される結晶成長用坩堝。 （もっと読む）

【課題】クラックの発生を抑制するとともに、加工性の容易なＳｉ_(1-v-w-x)Ｃ_wＡｌ_xＮ_v基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ_(1-v-w-x)Ｃ_wＡｌ_xＮ_v基材およびエピタキシャルウエハを提供する。
【解決手段】Ｓｉ_(1-v-w-x)Ｃ_wＡｌ_xＮ_v基材１０ａの製造方法は、以下の工程を備えている。まず、Ｓｉ基板１１が準備される。そして、Ｓｉ基板上にＳｉ_(1-v-w-x)Ｃ_wＡｌ_xＮ_v層（０＜ｖ＜１、０＜ｗ＜１、０＜ｘ＜１、０＜ｖ＋ｗ＋ｘ＜１）１２を５５０℃未満の温度で成長される。 （もっと読む）

より高い不純物濃度のアルカリ金属を保有する六方晶系ウルツ鉱基板を使用することによって、低い不純物濃度のアルカリ金属を伴う六方晶系ウルツ鉱型エピタキシャル層を得る方法であって、エピタキシャル層がその上に成長させられる基板の表面は、ｃ面とは異なる結晶面を有する方法。本発明の１つ以上の実施形態による、六方晶系ウルツ鉱基板上に成長させられる六方晶系ウルツ鉱型エピタキシャル層は、六方晶系ウルツ鉱基板中のアルカリ金属の不純物濃度よりも低い、六方晶系ウルツ鉱型層中のアルカリ金属の不純物濃度を有し、六方晶系ウルツ鉱型エピタキシャル層は、ｃ面とは異なる結晶面を有する六方晶系ウルツ鉱基板の表面上に成長させられる。
（もっと読む）

【課題】受光領域に到達するまでに光の減衰をなるべく防止するとともに、界面でのメジャーキャリアを電子とし、受光領域の検出感度や応答速度が低下しないようなフォトダイオードを提供する。
【解決手段】Ｓｉ基板１に、ｎ型不純物ドープ領域１ａが形成され、主としてｎ型不純物ドープ領域１ａが形成されていないシリコン基板１上に積層されたＧａＮ層２との界面が受光領域となっており、この界面でキャリアを分離している。ＧａＮは可視光に対し透明で、不純物ドーピングによるｐｎ接合を持たない。したがって、高感度、高安定性を実現できる。また、Ｓｉ基板１とＧａＮ層２との界面で光を受光すると、光電流が発生するが、光電流は、ＧａＮとＳｉの界面を２次元性キャリアとして流れる。これにより、高速応答性を得ることができる。 （もっと読む）

【課題】半導体素子用の多層膜構造体を基板上に形成する多層膜構造体であって、大きな伸張歪を半導体層に印加できる多層膜構造体の形成方法を提供する。
【解決手段】半導体素子用の多層膜構造体１０を基板上に形成する際に、基板１１上に、当該基板１１を構成する結晶の格子定数よりも大きな格子定数の結晶からなるとともに、圧縮歪を有する圧縮歪半導体層１２を形成する。その圧縮歪半導体層１２の上方に、圧縮歪半導体層１２を構成する結晶の格子定数よりも大きな格子定数の結晶からなるとともに、無歪の無歪半導体層１３を積層する。圧縮歪半導体層１２の圧縮歪を緩和させることにより、無歪半導体層１３に伸張歪を印加する。それにより、大きな伸張歪を無歪半導体層１３に印加することができる。 （もっと読む）

【課題】容易かつ確実に単結晶インゴットにオリエンテーション・フラットを付与できる単結晶成長装置及び単結晶成長方法を提供する。
【解決手段】単結晶を種結晶として、種結晶を基に成長する単結晶の成長に用いられる昇華用原料を収容する坩堝と、坩堝の内部に配設され、単結晶の成長範囲をガイドする開口部６１Ａが形成されたガイド部材６０とを備える単結晶成長装置であって、ガイド部材６０には、単結晶が成長した単結晶インゴットの外周面と当接し、単結晶インゴットに所定の形状による目印（オリエンテーション・フラット）を付与する目印付与部６２Ａ，６２Ｂが形成され、目印付与部６２Ａ，６２Ｂが、開口部６１Ａに沿って形成され、単結晶インゴットの結晶方位の基準位置に所定の形状を付与する。 （もっと読む）

【課題】本発明は、半導体ナノ線に基づく光センサ及びその製造方法に関する。
【解決手段】本発明の一様態による半導体ナノ線光センサは、少なくとも上部が絶縁体からなる基板と、上記基板上に所定間隔で分離され形成された２つの電極と、上記各電極上に形成された金属触媒層と、上記各電極上の金属触媒層から成長された可視光帯域の半導体ナノ線を含む。上記２つの電極の金属触媒層上に成長された両側の半導体ナノ線が上記２つの電極の間で上記基板と離隔され互いが空中で接触する構造で連結されている。 （もっと読む）

【課題】基板および活性領域を有する（Ａｌ，Ｇａ，Ｉｎ）Ｎ半導体デバイスの作製方法が提供される。
【解決手段】当該方法は、活性領域を、（ｉ）プラズマアシスト分子線エピタキシーと、（ｉｉ）上記活性領域が成長される温度で上記基板の表面において解離する窒素含有分子を含むガスを使用した分子線エピタキシーと、の組み合わせを用いて成長させるステップを含んでいる。 （もっと読む）