半導体積層構造
【課題】GaN層を表面層に有し、熱膨張によるクラックの発生の少ない半導体積層構造を提供する。
【解決手段】ZnO基板10とその上に直接エピタキシャル成長して形成されたIII−V族窒化物エピタキシャル層11を有する半導体積層構造であって、前記III−V族窒化物エピタキシャル層11が、組成の異なる第1層12から第n層14からなり、ここで、nは、3以上の整数であり、第n層14が実質的にGaNからなる層である。
【解決手段】ZnO基板10とその上に直接エピタキシャル成長して形成されたIII−V族窒化物エピタキシャル層11を有する半導体積層構造であって、前記III−V族窒化物エピタキシャル層11が、組成の異なる第1層12から第n層14からなり、ここで、nは、3以上の整数であり、第n層14が実質的にGaNからなる層である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、III−V族窒化物の積層構造に関し、より詳細には発光デバイス等の製造が可能なテンプレート基板として使用可能なIII−V族窒化物積層構造に関する。
【背景技術】
【0002】
近年、InxAlyGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表されるIII−V族窒化物半導体の研究開発が進み、これを用いた発光ダイオードやレーザダイオードなどの発光デバイスの発光効率が飛躍的に改善されてきている。
【0003】
GaNをはじめとしてInxAlyGa(1−x−y)Nは六方晶系に属し、主にサファイア等の基板のc面上に、エピタキシャル成長して形成されてきた。GaN層上に活性層としてInxGa(1−x)N(0<x≦1)混晶からなる量子井戸層を積層した構造では、青色・緑色LEDまたは次世代DVDレーザ用の層構成として使用または有望視されている。
【0004】
六方晶系のIII−V族窒化物半導体はc軸が分極軸である分極物質であるため自発分極を有する。さらにこれに重畳して、c面上の歪んだ量子井戸には圧電分極による強い内部電場が誘起されるため、電子と正孔が1つの量子井戸層内で空間的に分離される。すなわち、c面上に成長されたGaN層上のInGaN層などには、本質的に電子と正孔が発光再結合をする確率が低下する問題があった。また、発光波長が圧電分極によって長波長側に遷移し、発光波長の短波長化が困難である問題もあった。さらに素子を駆動する際には、注入電流に依存して発光波長が変化し、低注入注入時には短波長化し、高注入電流時には長波長化する現象が観察され、波長制御が困難である問題もあった。これらの現象は量子閉じ込めシュタルク効果(QCSE)として知られており、六方晶系III−V族窒化物半導体においてサファイア基板等のc面上に成長したGaNのc面上にInGaN等の歪量子井戸層をコヒーレント成長する限り、その影響を避けるのが難しく、応用上大きな問題となっている。
【0005】
これに対して、GaNの無極性面の上に形成したInGaN層には圧縮歪による分極電界が生じない。従って、発光効率の低下や注入電流増加による波長シフトを招く量子閉じ込めシュタルク効果を避けることができると考えられている。さらに、極性面(即ちc面)より、極性が低下した(即ち面に垂直方向の分極がc面に比べて低減されている)半極性面では、極性の程度により圧縮歪による分極電界が減少し、それに対応して量子閉じ込めシュタルク効果が低減する。
【0006】
無極性面では、a面およびm面のように、面内にGa原子とN原子が等しく含まれる。a面およびm面はいずれもc面に垂直である。半極性面では、面内にGa原子とN原子が等しくない数で両方の原子が含まれる。無極性面、半極性面の出現に関しては、Journal of Applied Physics 100, 023522 (2006)等の文献により報告されている。この文献のfigure 7には、GaN上に成長したInxGa1−xN(x=0.05(1)、0.10(2)、0.15(3)、0.20(4))について、成長面とc面のなす角度θを横軸にして、圧縮応力下における圧電分極を縦軸にした計算結果が示されている。分極が最も大きく現れるθ=0°は、極性面のc面であり、分極が0となるθ=90°は無極性面であることを表しており、a面およびm面が含まれる。また、θ=約45°でも分極が0となる無極性面が出現することが示されている。
【0007】
このように、無極性面または半極性面を成長面とするIII−V族窒化物層が発光デバイスの性能の向上のために有効であることが理論的には理解されていた。しかし、従来の無極性面または半極性面上のIII−V族窒化物層のエピタキシャル成長の試みでは、貫通転位密度や積層欠陥密度が高く、最近まで、高品質のIII−V族窒化物半導体積層構造を得ることはできなかった。
【0008】
最近、サファイアに代わってGaN窒化物に格子定数が近く、GaN基板よりも安価で大口径の基板が作製されているZnO基板上へのIII−V族窒化物層の成長が試みられている。ZnO基板は、高温でIII−V族窒化物と容易に反応してしまうために、成長温度を低下できる成長方法としてパルスレーザ堆積法(PLD法:pulsed laser deposition)が提案されている。例えば、特許文献1(国際公開WO2005/006420号公報)には、c面上ZnO基板上に、PLD法によりGaNまたはInxGa1−xN(0≦x≦0.4)を成長したことが記載されている。また、特許文献2(国際公開WO2007/119433号公報)には、PLD法によりm面およびa面などの無極性面上に、始めて優れた結晶性を有するIII−V族窒化物層を成長したことが開示されている。
【0009】
特許文献2には、PLD法によりZnO基板上に成長したGaN層上にさらに「その他の層」を形成できることが開示されている。ZnO基板上に成長したGaN層をベースとして(つまり、テンプレート基板として)、その上に第1導電型クラッド層、例えば超格子層を含む発光層および第2導電型クラッド層を含む発光デバイス構造を形成することができる。このとき、ベースのGaN層の結晶性が極めて良好であるため、MOCVD等の速い成膜方法を採用しても、結晶の乱れの少ない発光デバイス構造を得ることができる。
【0010】
しかしながら、ZnOは室温でもGaNよりa軸、及びm軸方向の格子定数が1.9%大きく、さらに熱膨張係数が大きいため、比較的高温で成膜した場合にGaN層にクラックが入る場合があった。GaN層をクラックが入らない条件を選んで成膜しても、これをテンプレート基板としてその上に発光デバイス構造を形成する際に加熱されたときに、GaN層にクラックが入りやすい問題があった。これらの問題は、特にm面、a面等非極性面を成長面とする場合に顕著である。
【0011】
また、たとえば特許文献3(特に請求項1)、特許文献4(特に請求項1)および特許文献5(特に請求項2)には、ZnO等の基板上に、基板に接してInxAlyGa(1−x−y)Nよりなるバッファ層を形成した半導体発光デバイスが記載されている。しかしながら、これらの文献は、本発明が目的とするGaN層を最表面とするテンプレート基板としての使用が可能な構造は記載されておらず、さらにZnOの熱膨張の問題を解決できる構造も記載されていない。
【特許文献1】国際公開WO2005/006420号公報
【特許文献2】国際公開WO2007/119433号公報
【特許文献3】特開平4−209577号公報
【特許文献4】特開平6−61527号公報
【特許文献5】特許第3102647号公報
【発明の開示】
【発明が解決しようとする課題】
【0012】
本発明は、このような問題に鑑みてなされたものであり、発光デバイス構造等の形成が可能なテンプレート基板として実用的な積層構造を提供することを目的とする。
【課題を解決するための手段】
【0013】
本発明は、以下の事項に関する。
【0014】
1. ZnO基板とその上に直接エピタキシャル成長して形成されたIII−V族窒化物エピタキシャル層を有する半導体積層構造であって、
前記III−V族窒化物エピタキシャル層が、組成の異なる第1層から第n層からなり、ここで、nは、3以上の整数であり、第n層が実質的にGaNからなる層であることを特徴とする半導体積層構造。
【0015】
2. 前記III−V族窒化物エピタキシャル層の任意の第k層(1≦k≦n)の膜厚と格子定数をそれぞれTh(k)(nm)、a(k)としたとき、格子不整合率Δa(k)とTh(k)の積が下記(式1):
(式1) −0.70≦Δa(k) × Th(k) ≦+1.20
(但し、Δa(k)={a(k)−a(k−1)}/a(k−1))
を満たすことを特徴とする上記1記載の半導体積層構造。
【0016】
3. 任意の第k層において、下記(式2):
(式2) 10nm ≦ Th(k) ≦ 200nm
を満たすことを特徴とする上記1または2記載の半導体積層構造。
【0017】
4. 前記III−V族窒化物エピタキシャル層の膜厚が、0.05μm〜1μmであることを特徴とする上記1〜3のいずれか1項に記載の半導体積層構造。
【0018】
5. 任意のkについて、
(式3) Δa(k) <0
が成立することを特徴とする上記1〜4のいずれか1項に記載の半導体積層構造。
【0019】
6. (式4) Δa(k) >0
が成立する第k層が少なくとも1つ存在することを特徴とする上記1〜4のいずれか1項に記載の半導体積層構造。
【0020】
7. Δa(1)>0
が成立することを特徴とする上記6記載の半導体積層構造。
【0021】
8. Δa(1) >0、および
Δa(k) <0 (但しkは、2〜nの整数)
が成立することを特徴とする上記7記載の半導体積層構造。
【0022】
9. 前記n層が、少なくとも300℃の温度条件に置かれた後、前記n層の表面において、一辺を500μmとする任意の正方形区画内に存在するクラックの数が40個以下であることを特徴とする上記1〜8のいずれか1項に記載の半導体積層構造。
【0023】
10. 前記ZnO基板の成長面と{0001}面のなす角度が10°以上である上記1〜9のいずれか1項に記載の半導体積層構造。
【0024】
11. 前記ZnO基板の成長面と{0001}面のなす角度が90°である上記1〜9のいずれか1項に記載の半導体積層構造。
【0025】
12. 前記ZnO基板の成長面が{1−100}または{11−20}面である上記1〜9のいずれか1項に記載の半導体積層構造。
【0026】
13. 上記1〜12のいずれか1項に記載の半導体積層構造上にその他の層が形成されていることを特徴とする半導体積層構造。
【0027】
14. 上記1〜12のいずれか1項に記載の半導体積層構造上に発光デバイス構造を含むその他の層が形成されていることを特徴とする半導体発光デバイス。
【0028】
15. 上記1〜12のいずれか1項に記載の半導体積層構造上に発光デバイス構造を含むその他の層が形成され、前記半導体積層構造からZnO基板が除去されていることを特徴とする半導体発光デバイス。
【発明の効果】
【0029】
本発明によれば、GaN層を表面層に有し、熱膨張によるクラックの発生の少ない半導体積層構造を提供することができる。この半導体積層構造は、その上に、発光デバイス構造等を形成するテンプレート基板として好適に使用することができる。
【発明を実施するための最良の形態】
【0030】
(面方位等の記号の説明)
まず、本明細書で使用する結晶の面方位および軸方向の表現方法について説明する。結晶の面方位や軸方向はミラー指数により記述される。六方晶系では、3つの指数を用いる表記法もあるが、ここでは一般的に用いられている4つの指数を用いる表記法を採用する。図1を用いて六方晶系のミラー指数について説明する。正六角形の平面内に3つ(a1,a2,a3方向)、c軸とよばれる平面に垂直な方向に1つ(c方向)の指数で表される。a1軸、a2軸、a3軸は互いに120°をなし長さが等しい。これらに直交するc軸はa軸群とは長さが等しくない。a1軸、a2軸、a3軸のうち2つの軸だけで完全に正六角形の平面内の方位は指定できるが、対称性を保つためにもうひとつの軸を導入している。そのためこれらは互いに独立ではない。ひとつの平行面群は(ijkl(エル))と表記され、これは原点から数えて1枚目の面がa1軸、a2軸、a3軸、c軸を切る点の原点からの距離がそれぞれa1/i、a2/j、a3/k、c/l(エル)であることを表す。a1、a2、a3軸は正六角形平面内に含まれる冗長な座標系であるから、i、j、kは互いに独立ではなく常にi+j+k=0が成り立つ。4つの指数のうちi、j、kについては回転対称性があるが、l(エル)は独立である。
【0031】
本明細書において、面方位および結晶方位は、結晶学における一般的な表記方法に従って次のように表記する。
【0032】
個別の面方位は丸い括弧( )で表現し、等価な面方位の集合を表すには波括弧{ }を用いる。等価な面方位というのは、その結晶系が許すすべての対称操作によって到達しうる面方位をいう。たとえば{1−100}は、(1−100)と等価なすべての面を集合的に表す表現であり、(1−100)をc軸を回転軸とした回転操作により到達する(10−10)、(01−10)、(−1100)、(−1010)、(0−110)を含む計6つの面を表現する。
【0033】
結晶方位(結晶軸)は、それに垂直な面の指数と同じ指数の組により表現される。個別の結晶方位は角括弧[ ]で表され、等価な方位の集合は鍵括弧< >を用いる。
【0034】
また、一般に使用されるように、{1−100}をm面と称することもあり、<1−100>をm軸と称することもある。六方晶系の代表的な面方位は、c面(0001)、a面(11−20)、m面(1−100)、r面(10−12)のように表される。
【0035】
六方晶系のIII−V族窒化物層は、c軸<0001>方向に、Ga層とN層が交互に積層した結晶構造を有するため、c面{0001}面に対して垂直である面は、すべて無極性面である。具体的には成長面方位を{ijkl(エル)}と表記した場合に、l=0を満たす面方位({0000}は除く)である。代表的な面としては、m面{1−100}面、a面{11−20}面、{12−30}面、{13−40}面等が挙げられる。
【0036】
(本発明の実施形態の説明)
(成長面およびZnO基板について)
本発明では、最初に所定のZnO基板を用意する。ZnO基板上に成長するIII−V族窒化物エピタキシャル層(以下、単にエピタキシャル層という場合もある。)の面方位については、特に制限はない。所定の成長面を有するようにZnO基板の主面の面方位が選ばれる。通常、ZnO基板の主面を、予定している成長面方位と一致するように選ぶ。ただし、成長面方位が本発明で規定される条件を満たすことを条件として、基板の主面が結晶方位軸に対して完全な垂直からずれていることも許容され、主面に対して垂直な軸は結晶方位から15°までの範囲、好ましくは5°までの範囲でずれていてもよい。
【0037】
成長面は、極性面である{0001}面(c面)、および{0001}面となす角度が10°未満の実質的に極性面であってもよい。c面は、ZnOとGaNの格子不整合は比較的大きいが、等方的であるために、熱膨張差が面内で均一に発生するため、GaN層の割れの発生は比較的起こり難い。
【0038】
{0001}面となす角度が10°以上を有する面は、半極性面および無極性面である。無極性面とは、前に定義したとおり、面方位を{ijkl(エル)}と表記した場合に、l=0を満たす面方位({0000}は除く)である。層の成長面が無極性面であると、デバイス応用上不利なQCSEによる影響をなくすことができる。代表的な面としては、m面{1−100}面、a面{11−20}面、{12−30}、{13−40}面等が挙げられる。
【0039】
半極性面としては、{0001}面となす角度が10°以上であることが好ましく、さらに24°以上であることが好ましい。成長面としては、a面{11−20}面またはm面{10−10}面をc軸方向に傾斜させた面が好ましい。
【0040】
前述のとおり発光デバイスの性能では、半極性面または無極性面上の成長が好ましいため、III−V族窒化物層の成長面も半極性面または無極性面が好ましい。加えて、半極性面、無極性面では、面内の格子不整合に方向性が生じるため、割れの発生が起こりやすい。従って、本発明は、成長面を半極性面または無極性面とすることが好ましく、特に無極性面が好ましく、特に好ましくは、m面およびa面であり、デバイスの特性の点ではm面が好ましい。
【0041】
代表的成長面、従って用意されるZnO基板の主面の面方位の例を、次の表に示す。
【0042】
【表1】
また、ZnO基板表面は、平坦であることが極めて好ましい。一般に、表面粗さRaは、3nm以下が好ましく、より好ましくは2nm以下、さらに好ましくは1.7nm以下である。Raは算術平均粗さのことを示し、算術平均値に対する偏差の絶対値の平均値である。平坦な基板表面を得る方法は基板材料および面方位により異なるため、それぞれの場合に適切な方法を採用し、上記の表面粗さを満足するようにすることが好ましい。一般的には、まず機械研磨により十分に平坦化することが好ましい。
【0043】
(c面またはm面ZnO基板の場合) c面またはm面ZnO基板を使用する実施形態では、800℃以上の高温でアニールすることが好ましい。尚、通常は、1600℃以下の温度である。具体的には、機械研磨された{0001}面または{1−100}面を主面とするZnO基板を800℃以上の温度に制御された高温度オーブン内において、ZnOの焼結体で周囲を箱状に囲んで加熱処理する。この場合において、ZnO基板はZnO焼結体により包囲されていればよく、また包囲する焼結体によって、ZnO基板を全て包み込むことは必須ではない。また、例えばZnO焼結体からなる坩堝を作成してそのなかにZnO基板を設置するようにしてもよい。ZnOを包囲する目的は、比較的蒸気圧の高いZnの逃散を抑制することであるため、ZnO焼結体以外に、Znを含む材料で包囲するようにしてもよい。Znを含む材料の例として、例えばZnO単結晶を用いてもよいし、Znの板を用いてもよい。
【0044】
上述の条件に基づいてZnO基板を加熱処理することにより、原子ステップが形成された原子層レベルで平坦ZnO基板を結晶成長用基板として適用することが可能となり、良好な薄膜を成長させることが可能となる。
【0045】
c面またはm面ZnO基板として、表面粗さRaが3nm以下、好ましくは2nm以下、さらに好ましくは1.7nm以下であるものが用意できる場合には、アニールをしなくても良い場合がある。ZnO基板表面は、最初に機械研磨(化学機械研磨を含む)されるが、このときにこの表面粗さの範囲内になるように、十分平坦化すればよい。十分に平坦化されていれば、その後にアニールする必要はなない。しかし、平坦性を上げるため、細かいキズ等を低減するためにアニールしてもよく、通常は上記の平滑性が得られる範囲でアニールすることも好ましい。
【0046】
(m面以外の無極性面ZnO基板の場合) a面等のm面以外の無極性面ZnO基板の場合は、ZnO基板として、表面粗さRaが3nm以下、好ましくは2nm以下、さらに好ましくは1.7nm以下であるものを用意する。ZnO基板表面は、最初に機械研磨(化学機械研磨を含む)されるが、このときにこの表面粗さの範囲内になるように、十分平坦化することが好ましい。十分に平坦化されていれば、その後にアニールする必要はなない。しかし、平坦性を上げるため、細かいキズ等を低減するためにアニールしてもよく、通常は上記の平滑性が得られる範囲でアニールすることも好ましい。
【0047】
アニールする場合には、1150未満の温度が好ましく、より好ましくは1100℃未満であり、特に好ましくは950℃以下である。また、アニールする場合は、通常は700℃以上で処理され、好ましくは800℃以上である。アニールの方法は、前述のm面ZnO基板の場合と同様である。
【0048】
(半極性ZnO基板の場合) 一般に、研磨されたZnO基板を、アニールすることが好ましい。面方位によっては、高温でアニールすることにより、テクスチャーが現れて、むしろ平面性が低下することがある。そのような面を使用する場合には、はじめから十分に平坦な基板を用意するか、あるいは上記の平坦性を損なわない範囲でアニールを行う。アニールは、表面の傷などを回復することができるので、必要により行うことができる。例えばr面は、高温でアニールしても、表面にテクスチャーが出にくいので、高温で、例えば1300℃を越える温度でアニールしてもよい。通常は1300℃以下が好ましい。平坦性が確保できる限り、アニールしなくてもよい。一方、高温でアニールすると、表面にテクスチャーが出やすい面方位を有するZnO基板の場合は、上記に平坦性が損なわれない範囲の温度でアニールを行う。表面の傷の回復の目的では、例えば1150℃以下の温度でアニールすることができる。アニールする場合は、一般に700℃以上、好ましくは800℃以上である。一般に、m面をc軸方向に傾けた半極性面ZnO基板は、アニールした方が好ましく、a面をc軸方向に傾けた半極性ZnO基板はアニールを行わないか、または平坦性が損なわれない範囲でアニールすることが好ましい。
【0049】
(III−V族窒化物エピタキシャル層の層構成)
ZnO基板上に成長させるIII−V族窒化物エピタキシャル層は、組成の異なる第1層から第n層までのn層からなり、第1層はZnO基板に直接接しており、隣接する層同士も接している。第1〜n層までの層は、基板上のほぼ同一の領域に形成され、好ましくはZnO基板の主面の全面を覆っている。つまり、第n層であるGaN層のどこをとっても、その下部には、第(n−1)層から第1層、およびZnO基板が存在している。
【0050】
本発明の半導体積層構造は、図2に模式的に示すように、所定の面方位のZnO基板上に、III−V族窒化物エピタキシャル層11(以下、単にエピタキシャル層11という場合もある。)が直接積層されており、エピタキシャル層11は、第1層12、第2層13、・・(途中の層は省略)・・、第n層14のn層からなる。nは3以上の整数であり、nは理論的には大きくてもよいが、必要以上に大きくしても手間がかかるだけである。nは、一般に3〜10、好ましくは3〜8、より好ましくは3〜6、特に好ましくは3〜5である。
【0051】
第n層は、実質的にGaNからなる層である。好ましくはGaN層であるが、GaN層をエピタキシャル成長する上で格子不整合が実質的に影響しない範囲、GaNからの格子不整合率の絶対値が、0.5%以下(好ましくは0.3%以下、さらに好ましくは0.1%以下)の範囲で、In、Alを含有していてもよく、InxGa(1−x)Nの場合、x≦0.044、好ましくはx≦0.026、さらに好ましくはx≦0.008である。本明細書において、簡単のために単に「GaN層」と呼ぶことが多いが、正確には、規定されるように「実質的にGaNからなる層」を意味する。
【0052】
本発明のIII−V族窒化物エピタキシャル層は、その上に発光デバイス構造の形成が可能になるという点で、「バッファ層」として機能すると言ってよい。しかし、従来のバッファ層は、一般に格子不整合を緩和するために設けられているのに対し、本発明のエピタキシャル層は、熱膨張係数の大きなZnOの熱膨張による応力を緩和する構造を有する。従来、最上層がGaN層で、かつ3層以上で構成されるバッファ層は存在しなかった。また、従来のバッファ層では熱膨張の問題を解決できない。
【0053】
最上層にGaN層を有し、2以下の層数で構成した同一の厚さを有するエピタキシャル層(バッファ層)と比較して、本発明の構成を満たすエピタキシャル層は、クラックの発生が低減される。本発明では、エピタキシャル層11を3以上の層で構成することで、ZnO基板の熱膨張が緩和される。第1〜第n層の厚さおよび組成(格子定数)は、特に限定なく設定することができる。
【0054】
一般に、エピタキシャル層11の膜厚は、0.05μm〜1μmが好ましい。膜厚が薄すぎるとZnOとGaNの格子不整合の緩和ができずにクラックが入り易く、また1μmを超えても本発明の効果に差は生じないからである。
【0055】
第1〜第n層中の第k層の厚さを、Th(k)(単位:nm)、第k層の格子定数(成長面が異方性のある面方位の場合は、ZnO基板とGaN層との格子不整合率が最も大きい結晶軸方向の格子定数)をa(k)としたとき、格子不整合率Δa(k)={a(k)−a(k−1)}/a(k−1)とTh(k)の積が次の(式1):
(式1) −0.70 ≦Δa(k)×Th(k) ≦ +1.20
を満たすことが好ましく、さらに好ましくは
−0.50 ≦Δa(k)×Th(k)≦ +1.20 を満たす。但し、kは1〜nの整数で、a(0)はZnO基板の格子定数である。
【0056】
この式は、第k層において、下地層との格子不整合率が大きい場合には、第k層の厚さを薄くし、第k層の厚さを厚く形成する場合には、下地層との格子不整合率が小さくなるように、III−V族窒化物を選ぶことを規定する。すべての層において、Δa(k)×Th(k)が(式1)を満たすように層を構成することにより、クラックの発生が著しく低減された半導体積層構造が得られる。
【0057】
また、さらに任意の第k層において、(式2):
(式2) 10nm ≦ Th(k) ≦ 200nm
を満たすことが好ましい。膜厚Th(k)が薄すぎる場合、Δa(k)が大きい場合には格子不整合の緩和ができずに積層したときにクラックが入り易く、Δa(k)が小さい場合にはそのような問題はないが、層毎のΔa(k)×Th(k)は小さくなるため、GaN層までの総層数と総膜厚が増加し、材料コストの上昇と製造のスループットが低下する。また、膜厚Th(k)が厚すぎる場合、Δa(k)を小さくする必要があるため、GaN層までの総層厚が増加してしまう問題がある。またある膜厚以上にしてもバッファ層としての機能に差がなく、材料のコストと製造のスループットが低下する。
【0058】
エピタキシャル層のうち、第1層〜第(n−1)層を構成するIII−V族窒化物は、InxAlyGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される。各層の格子定数は、組成比(xおよびyの値)を変えることで設定することができる。次の表に、GaN、AlN、InNおよびZnOのm面上の格子定数を示す。
【0059】
【表2】
一般に、第1層〜第(n−1)層をInxGa(1−x)N(0≦x≦1)で形成することが好ましく、組成比xを変えることで所望のΔa(k)を設定することができる。
【0060】
本発明の好ましい1実施形態において、すべてのk(k=1〜n)について、
(式3) Δa(k) <0
が成立する。定義されるとおりΔa(k)={a(k)−a(k−1)}/a(k−1)であるので、ZnO基板からGaNまでの格子定数が、順に小さくなっていくことを意味する。InxGa(1−x)N(0≦x≦1)において、x=0.16で、ZnO基板とほぼ格子整合するので、第k層中のxをx(k)で表すと、
x(k)<x(k−1)
x(1)<0.16
を満たすように、第1層のInの組成比を0.16未満として、第(n−1)層まで、順にIn組成比xを低下させていけばよい。
【0061】
また、本発明の異なる好ましい1実施形態において、(式4):
(式4) Δa(k) >0
が成立する層が少なくとも1つ存在することが好ましい。この層の存在は、格子不整合緩和の考え方とは反対に、少なくとも1つの層のa(k)が、下地層の格子定数a(k−1)より大きいことを意味する。本発明の半導体積層構造がテンプレート基板として使用されるときに加熱されたとき、このような層が存在することで、ZnO基板が熱膨張しても発生する応力を緩和することができる。その結果、第n層のGaN層のクラック発生を防止することができる。
【0062】
前記(式4)が成立する第k層は、好ましくは第1層である。即ち、
Δa(1) >0
が成立することが好ましい。第1層の格子定数がZnO基板より大きいことで、熱膨張による応力を最も効果的に緩和することができる。第1層は、InxGa(1−x)N(0.16<x≦1)となるような組成が選ばれる。
【0063】
さらに好ましい実施形態では、前記(式4)が成立する層が、第1層であり、第2層から第n層まで(式3)が成立することが好ましい。即ち、次式:
Δa(1) >0
Δa(k) <0 (但しkは、2〜nの整数)
が成立することが好ましい。
【0064】
本発明の半導体積層構造は、熱膨張の応力が緩和された構造であり、テンプレート基板として使用され、その上に発光デバイス構造等の「その他の層」を形成する際の成膜温度に耐えることが期待される。
【0065】
本発明の半導体積層構造は、第n層のGaN層が少なくとも300℃の温度条件に置かれた後に、第n層の表面の一辺を500μmとする任意の正方形区画内に存在するクラックの数が、好ましくは40個以下(0個以上)であり、より好ましくは20個以下であり、特に好ましくは10個以下である。観察は顕微鏡、例えば微分干渉顕微鏡により実施することができる。
【0066】
ここで、第n層のGaN層が300℃以上の温度で成膜されたときは、第n層成膜後の表面を観察して評価することができる。また、第n層のGaN層が300℃未満の温度で成膜されたときは、半導体積層構造を少なくとも300℃の温度条件まで加熱してクラックの発生を評価する。300℃の温度に放置する時間は、ZnO基板全体が均一に加熱され、その温度で十分に熱膨張するのに要する程度であり、一般には10分から20分程度である。
【0067】
(半導体積層構造の製造方法)
本発明の半導体積層構造を製造するには、所定の面方位を有するZnO基板を用意し、その表面にIII−V族窒化物エピタキシャル層を第1層から第n層まで成長する。ZnO基板についてはすでに説明した。
【0068】
III−V族窒化物エピタキシャル層の第1層から第n層までの成長方法は、特に制限はなく、どのような方法でもよい。また、第1層から第n層までの各層を同一の方法で成長してもよいし、異なる方法で成長してもよい。しかし、結晶性の優れたIII−V族窒化物層を与える成長方法が好ましい。良好な結晶を与える方法として、成長面に対して、膜を構成する元素を間欠的に供給する方法が好ましい。具体的には、PLD法(pulsed laser deposition)およびPSD法(pulsed sputtering deposition)が好ましい。
【0069】
PLD法は、間欠供給のシーケンス中、元素の供給継続時間Tonが、次の元素供給までの供給休止時間Toffに比べて、一般に極めて短い。PLD法は、特許文献2(国際公開WO2007/119433号公報)、特開2008−053640号公報、特開2008−053703号公報に詳述されており、その記載に準じて実施することができる。
【0070】
PSD法は、元素の供給継続時間Tonをもっと長く設定することができ、このため、原料の励起をマイルドに行うことが可能で、成長膜面にIII族元素のドロップレットの発生が少ない利点がある。またPLDに比べて、より大面積の成膜が可能であること、工業的に実施しやすいことなどの利点がある。以下に、PSD法による成膜を説明する。
【0071】
PSD法では、化合物エピタキシャル層を形成するための元素の全て、または一部を、間欠的に供給する。化合物エピタキシャル層を形成するには、構成元素の全てを供給する必要があるが、間欠的に供給するのは一部の元素のみでよい場合があることを意味する。より具体的には、構成する元素の原料の全て、または一部を、間欠的に励起することを意味する。III−V族窒化物の場合、一般に、III族元素はすべて間欠的に供給されることが好ましいが、混晶を成膜するときに、一部のIII族元素を間欠的に供給し、他のIII族元素を連続的に(好ましくは遅い供給速度で)供給してもよい。V族元素については、窒素をガスで装置に供給すると、ガス状(分子、ラジカル、イオン)で基板成長面付近に存在するため、意図的に間欠的に供給しなくてもよい。N元素の供給は、Nを含む原料、後述するように好ましくはIII−V族窒化物を間欠的に励起して間欠的に供給することも可能である。V族元素は、原料を間欠的に励起して供給してもよいし、V族元素原料を雰囲気中に存在させてもよいし、V族元素原料を雰囲気中に存在させながら同時に別の原料を間欠的に励起して供給してもよい。また、複数の元素が間欠的に供給されるとき、複数の元素が供給されるタイミングは同一であっても、同一でなくてもよい。
【0072】
間欠供給による成長では、図3に示すように、元素の供給期間において、元素を所定の供給継続時間(Ton)だけ供給した後、元素供給の休止期間において、所定の供給休止時間(Toff)だけ供給を休止する。続いて同様に元素の供給期間と休止期間のセットを、成膜時間の間、繰り返して結晶成長を行う。図3には、k番目の供給期間とそれに続くk番目の休止期間、およびその前後の供給期間および休止期間のセットを示した。
【0073】
以下の説明において、「任意の供給継続時間Ton(sec)」と「次の元素供給までの供給休止時間Toff(sec)」の関係について述べるとき、図3における任意の供給期間としてk番目を取り上げたとき、TonkとToffkが所定の関係を満足することを意味する。
【0074】
ZnO基板の主面が、(i)c面となす角度が10°以上の半極性面または無極性面である場合と、(ii)c面である場合、の2つに分けて好ましい条件を示す。
【0075】
(i)−−ZnO基板の主面がc面となす角度が10°以上の半極性面または無極性面である場合−−
間欠的な供給シーケンスにおける任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、下記式(A−1):
(A−1) 1×10−6sec≦Toff≦1×10−2sec
1×10−6sec≦Ton ≦1×10−2sec
を満たすように供給することが好ましい。
【0076】
式(A−1)の範囲内でもさらに、式(A−3):
(A−3) 1×10−5sec≦Toff≦5×10−3sec
1×10−6sec≦Ton ≦5×10−3sec
を満たすように元素を供給することが好ましい。
【0077】
TonとToffの時間の割合も重要な要素であり、任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、下記関係式(A−2):
(A−2) 0.01%≦Ton/(Ton+Toff)≦50%
を満たすことが好ましい。Ton/(Ton+Toff)はデューティ比と呼ばれる。式(A−2)の条件は、式(A−1)、より好ましくは式(A−3)の条件と共に満足されることが好ましい。
【0078】
上記式(A−2)の条件は、さらには、式(A−4):
(A−4) 1%≦Ton/(Ton+Toff)≦50%
を満たすことが好ましい。
【0079】
(ii)−−ZnO基板の主面がc面(極性面)である場合−−
間欠的な供給シーケンスにおける任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、少なくとも式(B−1)を満たすことが好ましい。さらには、論理式:
(B−1)and{(B−2)or(B−3)or(B−4)}
を満たすことが好ましい。
【0080】
ここで、(B−1)〜(B−4)は、次式で表される。
(B−1) 1×10−6sec≦Toff≦1×10−2sec
1×10−6sec≦Ton ≦1×10−2sec
(B−2) 2×10−3sec<Toff≦1×10−2sec
(B−3) 0.01%≦Ton/(Ton+Toff)<5%
(B−4) 1×10−6sec≦Toff<5×10−5sec
1×10−6sec≦Ton <5×10−5sec
【0081】
以上、(i)半極性面または無極性面、および(ii)c面(極性面)に分けて条件を説明したが、そのいずれにおいても、薄膜成長のための元素の全部または一部を間欠的に供給することにより、成長面に到達した元素のマイグレーションが促進され、良質の結晶が成長する。従来のDCスパッタ法やRFスパッタ法のように、休止期間がなく連続的に成膜する方法では、一般に良好な結晶が得られない。間欠供給法では、休止期間中にマイグレーションが充分に進行すると考えられる。休止期間において(Toff時間中)、元素のマイグレーションが阻害されない程度に、少量の原料元素が供給されることも許容される。
【0082】
一般に、間欠的な供給シーケンスにおける任意の休止期間中の時間あたりの元素供給量(即ち、供給速度)は、その直前の供給期間中の時間あたりの元素供給量(即ち、供給速度)の最大値(即ち、最大供給速度)の10%以下、好ましくは5%以下、より好ましくは3%以下であり、0%であることも好ましい。
【0083】
このような間欠供給法、特にPSDによる間欠供給法は、一般的PLD法に比べて供給継続期間を長く設定することにより、瞬間的に大量の元素を励起して成長面に供給するのではなく、比較的長い期間中、マイルドに元素を励起して供給する。そのため、供給期間中に、成長に必要とされる元素のみが供給され、供給された元素が余ることなく、成長面にマイグレーションしながら取り込まれ、次の休止期間中に充分にマイグレーションすることで良好な結晶が成長しているものと推定される。
【0084】
好ましい間欠供給法では、元素をマイルドに供給するために、原料源を励起するのに要するエネルギーは、1秒あたりの平均エネルギーで、1×105W以下が好ましく、1×104W以下がより好ましく、さらに2×103W以下が最も好ましい。通常は、1×102W以上が好ましい。尚、PLD法において、原料源を励起するのに要するエネルギーは、1秒あたりの平均エネルギーで、1×105Wより大きく、典型的には2×105W前後である。
【0085】
供給継続時間Ton(sec)については、短すぎると、実用的な成膜速度を得るためには、瞬間的に大きなエネルギーを与えて供給期間中の供給速度を上げなければならず、その結果、PLD法のようにドロップレットが発生しやすくなる。一方、Tonが長すぎると、充分なマイグレーションが可能なToff時間を取れない場合がある。休止期間Toff(sec)については、短すぎるとマイグレーションの時間が不足して良好な結晶を得るのが困難になり、また長すぎると不純物を取り込みやすくなったり、また成膜方法によっては、成膜の継続が困難になったりする。例えば、後述するDCスパッタでは休止時間が長くなるとプラズマを維持できなくなる問題がある。
【0086】
上述のとおり、半極性面および無極性面についての好ましい条件{上記(i)}と、c面についての好ましい条件{上記(ii)}は、特に「より好ましい範囲」が異なっている。本発明者の検討によれば、六方晶系に属する化合物半導体では、成長面が{0001}面(c面;極性面)である場合には、特に良好な結晶を得るために比較的長いToffや、かなり小さなデューティ比{=Ton/(Ton+Toff)}が必要である。成長面が半極性面および無極性面では、比較的短いToffの範囲および/または比較的長いTon範囲でも、良好な結晶が得られる。極性面上では元素のマイグレーション長が短く、極性が弱くなるほど、マイグレーション長が長くなるためと推定される。
【0087】
デューティ比については、小さすぎると実用的な成膜速度が得られなくなるため、式で規定されるような下限が必要であり、一方、マイグレーションの時間を十分に取るために、規定される上限が必要である。c面成長の場合、特に良好な結晶を得るには式(B−3)で示されるようにデューティ比の上限が、比較的小さい(PLD法ほど小さくはないが)。
【0088】
式(A−2)、(A−4)および式(B−3)は、任意の供給期間とそれに続く休止期間の関係について規定しており、図3を参照して説明すると、Tonk/(Tonk+Toffk)がそれぞれの式を満たし、Ton(k−1)/(Ton(k−1)+Toff(k−1))、およびTon(k+1)/(Ton(k+1)+Toff(k+1))も、それぞれの式を満たすことを意味する。しかし、Tonk、Ton(k−1)およびTon(k+1)は異なっていてもよく、Toffk、Toff(k−1)およびToff(k+1)も異なっていてもよい。
【0089】
本発明の間欠供給のシーケンスは、実用的には、周期的であることが好ましい。即ち、すべてのTonが等しく、すべてのToffが等しいことが好ましい。図3を参照して説明すると、Tonk=Ton(k−1)=Ton(k+1)、Toffk=Toff(k−1)=Toff(k+1)が成立する。さらに、供給期間と休止期間における供給速度のプロファイルが、すべての供給期間と休止期間において実質的に等しいこと、すなわち意図的に供給速度を変えないことが実用上好ましい。例えば図3のようなパルス的な供給の場合、Tonk、Ton(k−1)およびTon(k+1)における供給速度(パルス高)が等しく、Toffの間の供給速度も等しい(例えば0)。
【0090】
また、混晶を成長するときは、少なくとも主要な元素について以上のような間欠供給の条件が満たされることが好ましい。III−V族窒化物の場合、複数のIII族元素のうち、少なくとも最も大きい含有組成比を有する元素の供給が、以上のような間欠供給の条件を満たすことが好ましい。残りのIII族元素は、(i)本発明の条件を満たすように間欠供給されてもよいし、(ii)本発明の条件を満たさない条件で間欠供給されてもよいし、(iii)連続的に供給されてもよい。好ましい1形態においては、全てのIII族元素の供給が以上のような本発明の間欠供給の条件を満たす。この場合、各元素について、TonおよびToff等の間欠供給の条件が異なっていてもよい。
【0091】
PSD法を実施するには、DCスパッタ装置を用いてターゲットを間欠的に励起する方法が好ましい。以下、成長する化合物半導体として、InxAlyGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表されるIII−V族窒化物を例にとり、DCスパッタ法による成長を説明する。
【0092】
図4は、DCスパッタ装置を模式的に示す図である。DCスパッタ装置10は、内部に充満されたガスの圧力、および温度を一定に保つために、密閉空間を形成するチャンバ11を備えている。圧力弁13と真空ポンプ14により、チャンバ11内の圧力が適切な減圧に制御される。
【0093】
チャンバ11内には、ZnO基板20とターゲット21が対向して配置される。ターゲット21の法線はZnO基板20の成長面に対して垂直でも、傾いていても良く、ターゲット種により選択できる。ここで、ターゲット21は、好ましくはIII族金属(合金を含む)またはIII族窒化物である。具体的には、ガリウム金属、インジウム金属、アルミ金属、AlGa合金、InGa合金、AlInGa合金、GaN単結晶、InN単結晶、AlN単結晶、GaInN単結晶、AlGaN単結晶、AlInGaN単結晶、GaN焼結体、InN焼結体、InGaN焼結体、AlGaN焼結体、およびAlInGaN焼結体等を挙げることができる。成長条件に応じて、ターゲット種の選択、およびシングル、あるいはマルチターゲット成膜の選択が適宜可能である。本発明では、第1層から第n層までの成膜で、それぞれの層が所定の組成を有するように、ターゲットを選択する。
【0094】
また、ガス導入口12から、スパッタリングガスとしてのアルゴン、およびV族元素として窒素が導入される。ターゲット21として、Nを含む材料が選択されるときは、窒素ガスを導入しなくてもよい場合があるが、窒素を導入してもよい。V族元素としての窒素がガスで装置に供給され、III族元素が金属または合金ターゲットである場合には、化合物エピタキシャル層を形成するための元素の一部のみが、基板上の成長面に間欠的に供給されることになる。
【0095】
基板ホルダ15は、電位的に接地しており、ここにZnO基板20が載置され、ターゲット21と対向する。電源16は、基板ホルダ15とターゲット21の間にDCパルス電圧を印加することができる。実用的には、ターゲットの近傍に永久磁石が配置されたマグネトロンスパッタリング装置が用いられる。
【0096】
以上のDCスパッタ装置10では、チャンバ11内にアルゴンガスと窒素ガスを充満させた減圧状態で、電源16により高電圧を印加して放電させると、発生したアルゴン(正)イオンが、ターゲットをスパッタして励起する。励起されたGa、InおよびAl(これらはターゲットによりNを含む場合もある)等が、ZnO基板20の成長面に到達し、スパッタ放電によりプラズマ化されたN(ターゲットにNを含む場合は、ターゲットから励起されたNも含む)と反応して格子整合性の安定な状態で薄膜化されることになる。
【0097】
DCスパッタ法により、元素の間欠供給を実施するには、ターゲットと基板ホルダーの間に、図5に示すようなパルス電圧を印加する。パルス電圧のシーケンスは、前述の所望の供給シーケンスと一致させる。言い換えると、元素の供給シーケンスを、DCスパッタ法におけるパルス電圧のシーケンスにより制御することができる。従って、パルス電圧は好ましくは周期的である。
【0098】
電圧の波高は、原料源の励起エネルギーが、1秒あたりの平均エネルギーで、通常は、1×102W以上で、かつ1×105W以下、より好ましくは1×104W以下、最も好ましくは2×103W以下となるように選択する。
【0099】
また、InGaNのように混晶系を成膜するとき、組成比を容易にコントロールするには、複数のターゲットを用意してそれぞれ独立して励起することが好ましい。両方を間欠励起するには、それぞれのターゲットと基板の間に、パルス電圧を印加する。パルス電圧のシーケンスおよび波高は、ターゲットごとに独立して設定する。また、成長面への元素の供給速度は、シャッター等の開閉度により、ターゲットから基板に向かう元素の流れを制限することによってもコントロールすることができる。
【0100】
結晶成長のときの基板温度は、好ましくは800℃以下(特に800℃未満)であり、より好ましくは700℃以下、さらに好ましくは600℃以下、最も好ましくは500℃以下である。また、通常は室温以上、好ましくは100℃以上、より好ましくは200℃以上、最も好ましくは300℃以上である。従って、300〜500℃の範囲が最も好ましい。
【0101】
成膜速度は、一般に平均して10〜500nm/secであり、より好ましくは30〜300nm/secである。
【0102】
本発明では、III−V族窒化物エピタキシャル層を構成するn層がそれぞれ異なる組成を有する。このような積層構造を成膜するには、一般的には、複数のターゲットをセットし、励起するターゲットを選択したり、シャッターにより成長面への元素供給をコントロールしたりすることで、各層の組成を変えることができる。
【0103】
本発明の半導体積層構造は、種々の応用が可能であるが、その上にデバイス構造を形成するための基板として利用される形態、即ち、テンプレート基板として使用されることが好ましい。ここで、用語「テンプレート基板」は、(i)それ自体が保管および/または販売・流通が可能な(半)完成品である積層構造、および(ii)一連の製造工程の途中で現れる積層構造のどちらも意味するものとして使用する。
【0104】
従って、本発明の異なる態様は、以上のように構成される半導体積層構造の上に、さらに「その他の層」を有する半導体積層構造に関する。「その他の層」は、どのようなものであってもよく、材質としては、絶縁物を有しても、半導体部分を有しても、金属部分を有してもよい。形成方法は、ハイドライド気相成長(HVPE)法、有機金属気相成長(MOCVD)法、プラズマ化学気相堆積(CVD)法および熱CVD法等のCVD法、分子線エピタキシー(MBE)法、スパッタ法、蒸着法等の広く知られている成膜方法、そしてPLD法、PSD法のいずれでもよい。但し、本発明の半導体積層構造の表面層のGaN層は結晶性に優れるため、「その他の層」をVPE法、CVD法、MBE法等の生産性の高い製造方法で成膜しても、表面層の良好な結晶性を引き継いで、欠陥の少ない所望の面方位を有する「その他の層」を形成することができる。
【0105】
一般には、形成される構造は、単層でも多層構造でもよく、また、いわゆる電子デバイスや発光デバイス等のデバイス構造となっていてもかまわない。本発明の半導体積層構造の第n層(GaN層)の上に直接積層される「その他の層」は、GaNと格子整合する層または格子不整合の小さな層が好ましい。
【0106】
本発明において、「その他の層」は、好ましくは発光デバイス構造の少なくとも一部を包含する。発光デバイス構造は公知の構造を採用することができ、一般に、少なくとも第一導電型クラッド層を含む第一導電型半導体層、活性層構造、および第二導電型クラッド層を含む第二導電型半導体層を有する。第一導電型および第二導電型は、例えばそれぞれn型およびp型である。本発明の半導体積層構造は、表面層が実質的にGaN層であるため、さらに特別のバッファ層を形成することなく、GaN等の発光層よりバンドギャップが大きい材料で、第一導電型クラッド層を容易に形成することできる。そして、InGaN層等のバンドギャップの小さい層を含む発光層を形成し、その上に第二導電型クラッド層を形成することができる。このように、本発明の半導体積層構造は、発光デバイス構造を形成するのに適したテンプレート基板として使用できる。
【0107】
「その他の層」を含む半導体積層構造においては、ZnO基板は、そのまま存在してもよいし、層成長後の適当な段階で除去されていてもよい。即ち、ZnO基板上に直接エピタキシャル成長したIII−V族窒化物エピタキシャル層を備えた最終製品または中間製品が、ZnO基板を有していても、有していなくてもどちらでもよい。
【実施例】
【0108】
以下に実施例により、本発明をより詳細に説明する。
【0109】
<実施例1>
(1−100)面(m面)を成長面とするZnO基板をPSD装置内に導入しInGaN層(第1層)を成膜した。ターゲットとしてGa金属、及びIn金属を用いた。Ga金属ターゲット、及びIn金属ターゲットはそれぞれマグネトロンスパッタガンに取り付け、Ga金属ターゲットをZnO基板の成長面に対して平行になるように配置し、In金属ターゲットを、In金属ターゲットの法線が、ZnO基板の成長面に対し30°となる位置に配置した。
【0110】
雰囲気ガスとしてマスフローコントローラーによりArガスを1.0sccm、窒素ガスを4.0sccm導入し、成長圧力は2×10−2Torrとした。ZnO基板を電位的に接地し、ZnO基板とGa金属ターゲット間に印加する電圧を−600V、電圧を印加する時間を5μsec、電圧印加を休止する時間を95μsecとし、ZnO基板とIn金属ターゲット間に印加する電圧を−500V、電圧を印加する時間を5μsec、電圧印加を休止する時間を95μsecとして繰り返した。ZnO基板前、Ga金属ターゲット上、及びIn金属ターゲット上に原料供給を遮るためのシャッターを配置した状態で、成長室内に導入するArガス量を一時的に増加させることによりスパッタ放電を開始させ、Arガス量、成長圧力が前述の設定値に安定したことを確認後、各シャッターを開放し、InGaN層を10分成膜した。成長温度は344℃とした。
【0111】
評価のために、InGaN層(第1層)と同様に成膜したInGaN層に対しXRD測定を行った結果、In組成は0.12、成長膜厚は50nmであった。
【0112】
ついで、InGaN層(第1層)上にInGaN層(第2層)を成膜した。ZnO基板とIn金属ターゲット間の電圧印加を休止する時間を115μsec、成長時間を3分とする以外は第1層と同様とした。InGaN層(第2層)と同様に成膜したInGaN層に対しXRDと断面SEM測定を行った結果、In組成は0.10、成長膜厚は15nmであった。
【0113】
ついで、InGaN層(第2層)上にInGaN層(第3層)を成膜した。In金属ターゲット上のシャッター開放度を半分とした以外は第2層と同様とした。InGaN層(第3層)と同様に成膜したInGaN層に対しXRDと断面SEM測定を行った結果、In組成は0.05、成長膜厚は15nmであった。
【0114】
最後にInGaN層(第3層)上にGaN層(第4層)を成膜した。ZnO基板とIn金属ターゲット間の電圧印加を停止し、成長時間を4分とした以外は第1層と同様とした。成長時間を30分とした以外はGaN層(第4層)と同様に成膜したGaN層の成長速度から求めた成長膜厚は20nmであった。
【0115】
得られた積層構造の表面を微分干渉顕微鏡を用いて倍率200倍で観察したところ、クラックは観察されず、優れた表面状態を有する半導体積層構造であった。
【0116】
実施例1で製造した半導体積層構造の層構成を図6に示す。
【0117】
<実施例2>
成長温度を334℃、
第1層のIn金属ターゲットに対するTon=5μsec、Toff=115sec、成長時間15分、
第2層のIn金属ターゲットに対するTon=5μsec、Toff=135sec、成長時間5分、
第3層のIn金属ターゲットに対するTon=5μsec、Toff=135sec、成長時間5分、
第4層の成長時間5分
とした以外は(実施例1)と同様にして積層構造を製造した。得られた積層構造の表面を微分干渉顕微鏡で倍率200倍で観察したところ、一辺を500μmとする正方形区画内にクラックが7本しか観測されず、利用可能な表面状態を有する半導体積層構造であった。
【0118】
実施例2で製造した半導体積層構造の層構成を図7に示す。
【0119】
<実施例3>
成長温度を343℃とし、
第1層のIn金属ターゲットに対するTon=5μsec、Toff=115sec、成長時間15分とした以外は実施例1の第1層と同様にして第1層を成長し、
第2層のIn金属ターゲットに対するTon=5μsec、Toff=115sec、成長時間5分とした以外は実施例1の第3層と同様にして第2層を成長し、
第3層の成長時間5分とした以外は実施例1の第4層と同様にして第3層を成長して積層構造を製造した。
【0120】
得られた積層構造の表面を微分干渉顕微鏡で倍率200倍で観察したところ、一辺を500μmとする正方形区画内にクラックが9本しか観測されず、利用可能な表面状態を有する半導体積層構造であった。
【0121】
実施例3で製造した半導体積層構造の層構成を図8に示す。
【0122】
<比較例1>
成長温度を340℃とし、成長時間を25分とした以外は実施例1の第4層と同様にしてGaN層を成長した。得られた積層構造の表面を微分干渉顕微鏡で倍率200倍で観察したところ、一辺を500μmとする正方形区画内にクラックが60本観察され、利用困難な表面状態を有する半導体積層構造であった。比較例1でクラックが観察された結晶膜表面の微分干渉顕微鏡画像の例を図11に示す。
【0123】
比較例1で製造した半導体積層構造の層構成を図9に示す。
【0124】
<比較例2>
成長温度を330℃とし、
第1層のIn金属ターゲットに対するTon=5μsec、Toff=115sec、成長時間20分とした以外は実施例1の第1層と同様にして第1層を成長し、
第2層の成長時間5分とした以外は実施例1の第4層と同様にしてGaN層を成長して積層構造を製造した。得られた積層構造の表面を微分干渉顕微鏡で倍率200倍で観察したところ、一辺を500μmとする正方形区画内にクラックが35本観察され、応用、面内の使用領域等限定的には利用可能な表面状態を有する半導体積層構造であった。
【0125】
比較例2で製造した半導体積層構造の層構成を図10に示す。
【図面の簡単な説明】
【0126】
【図1】六方晶系のミラー指数を説明するための図である。
【図2】半導体積層構造を模式的に示す図である。
【図3】元素の間欠供給のタイミングを説明する図である。
【図4】DCスパッタ装置の構成を模式的に示す図である。
【図5】DCスパッタの印加電圧のタイミングを説明する図である。
【図6】実施例1で成長した半導体積層構造の層構成を示す図である。
【図7】実施例2で成長した半導体積層構造の層構成を示す図である。
【図8】実施例3で成長した半導体積層構造の層構成を示す図である。
【図9】比較例1で成長した半導体積層構造の層構成を示す図である。
【図10】比較例2で成長した半導体積層構造の層構成を示す図である。
【図11】比較例1でクラックが観察された結晶膜表面の微分干渉顕微鏡画像の例を図11に示す。
【符号の説明】
【0127】
10 DCスパッタ装置
11 チャンバ
12 ガス導入口
13 圧力弁
14 ローターリーポンプ
15 基板ホルダ
16 電源
20 ZnO基板
21 ターゲット
【技術分野】
【0001】
本発明は、III−V族窒化物の積層構造に関し、より詳細には発光デバイス等の製造が可能なテンプレート基板として使用可能なIII−V族窒化物積層構造に関する。
【背景技術】
【0002】
近年、InxAlyGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表されるIII−V族窒化物半導体の研究開発が進み、これを用いた発光ダイオードやレーザダイオードなどの発光デバイスの発光効率が飛躍的に改善されてきている。
【0003】
GaNをはじめとしてInxAlyGa(1−x−y)Nは六方晶系に属し、主にサファイア等の基板のc面上に、エピタキシャル成長して形成されてきた。GaN層上に活性層としてInxGa(1−x)N(0<x≦1)混晶からなる量子井戸層を積層した構造では、青色・緑色LEDまたは次世代DVDレーザ用の層構成として使用または有望視されている。
【0004】
六方晶系のIII−V族窒化物半導体はc軸が分極軸である分極物質であるため自発分極を有する。さらにこれに重畳して、c面上の歪んだ量子井戸には圧電分極による強い内部電場が誘起されるため、電子と正孔が1つの量子井戸層内で空間的に分離される。すなわち、c面上に成長されたGaN層上のInGaN層などには、本質的に電子と正孔が発光再結合をする確率が低下する問題があった。また、発光波長が圧電分極によって長波長側に遷移し、発光波長の短波長化が困難である問題もあった。さらに素子を駆動する際には、注入電流に依存して発光波長が変化し、低注入注入時には短波長化し、高注入電流時には長波長化する現象が観察され、波長制御が困難である問題もあった。これらの現象は量子閉じ込めシュタルク効果(QCSE)として知られており、六方晶系III−V族窒化物半導体においてサファイア基板等のc面上に成長したGaNのc面上にInGaN等の歪量子井戸層をコヒーレント成長する限り、その影響を避けるのが難しく、応用上大きな問題となっている。
【0005】
これに対して、GaNの無極性面の上に形成したInGaN層には圧縮歪による分極電界が生じない。従って、発光効率の低下や注入電流増加による波長シフトを招く量子閉じ込めシュタルク効果を避けることができると考えられている。さらに、極性面(即ちc面)より、極性が低下した(即ち面に垂直方向の分極がc面に比べて低減されている)半極性面では、極性の程度により圧縮歪による分極電界が減少し、それに対応して量子閉じ込めシュタルク効果が低減する。
【0006】
無極性面では、a面およびm面のように、面内にGa原子とN原子が等しく含まれる。a面およびm面はいずれもc面に垂直である。半極性面では、面内にGa原子とN原子が等しくない数で両方の原子が含まれる。無極性面、半極性面の出現に関しては、Journal of Applied Physics 100, 023522 (2006)等の文献により報告されている。この文献のfigure 7には、GaN上に成長したInxGa1−xN(x=0.05(1)、0.10(2)、0.15(3)、0.20(4))について、成長面とc面のなす角度θを横軸にして、圧縮応力下における圧電分極を縦軸にした計算結果が示されている。分極が最も大きく現れるθ=0°は、極性面のc面であり、分極が0となるθ=90°は無極性面であることを表しており、a面およびm面が含まれる。また、θ=約45°でも分極が0となる無極性面が出現することが示されている。
【0007】
このように、無極性面または半極性面を成長面とするIII−V族窒化物層が発光デバイスの性能の向上のために有効であることが理論的には理解されていた。しかし、従来の無極性面または半極性面上のIII−V族窒化物層のエピタキシャル成長の試みでは、貫通転位密度や積層欠陥密度が高く、最近まで、高品質のIII−V族窒化物半導体積層構造を得ることはできなかった。
【0008】
最近、サファイアに代わってGaN窒化物に格子定数が近く、GaN基板よりも安価で大口径の基板が作製されているZnO基板上へのIII−V族窒化物層の成長が試みられている。ZnO基板は、高温でIII−V族窒化物と容易に反応してしまうために、成長温度を低下できる成長方法としてパルスレーザ堆積法(PLD法:pulsed laser deposition)が提案されている。例えば、特許文献1(国際公開WO2005/006420号公報)には、c面上ZnO基板上に、PLD法によりGaNまたはInxGa1−xN(0≦x≦0.4)を成長したことが記載されている。また、特許文献2(国際公開WO2007/119433号公報)には、PLD法によりm面およびa面などの無極性面上に、始めて優れた結晶性を有するIII−V族窒化物層を成長したことが開示されている。
【0009】
特許文献2には、PLD法によりZnO基板上に成長したGaN層上にさらに「その他の層」を形成できることが開示されている。ZnO基板上に成長したGaN層をベースとして(つまり、テンプレート基板として)、その上に第1導電型クラッド層、例えば超格子層を含む発光層および第2導電型クラッド層を含む発光デバイス構造を形成することができる。このとき、ベースのGaN層の結晶性が極めて良好であるため、MOCVD等の速い成膜方法を採用しても、結晶の乱れの少ない発光デバイス構造を得ることができる。
【0010】
しかしながら、ZnOは室温でもGaNよりa軸、及びm軸方向の格子定数が1.9%大きく、さらに熱膨張係数が大きいため、比較的高温で成膜した場合にGaN層にクラックが入る場合があった。GaN層をクラックが入らない条件を選んで成膜しても、これをテンプレート基板としてその上に発光デバイス構造を形成する際に加熱されたときに、GaN層にクラックが入りやすい問題があった。これらの問題は、特にm面、a面等非極性面を成長面とする場合に顕著である。
【0011】
また、たとえば特許文献3(特に請求項1)、特許文献4(特に請求項1)および特許文献5(特に請求項2)には、ZnO等の基板上に、基板に接してInxAlyGa(1−x−y)Nよりなるバッファ層を形成した半導体発光デバイスが記載されている。しかしながら、これらの文献は、本発明が目的とするGaN層を最表面とするテンプレート基板としての使用が可能な構造は記載されておらず、さらにZnOの熱膨張の問題を解決できる構造も記載されていない。
【特許文献1】国際公開WO2005/006420号公報
【特許文献2】国際公開WO2007/119433号公報
【特許文献3】特開平4−209577号公報
【特許文献4】特開平6−61527号公報
【特許文献5】特許第3102647号公報
【発明の開示】
【発明が解決しようとする課題】
【0012】
本発明は、このような問題に鑑みてなされたものであり、発光デバイス構造等の形成が可能なテンプレート基板として実用的な積層構造を提供することを目的とする。
【課題を解決するための手段】
【0013】
本発明は、以下の事項に関する。
【0014】
1. ZnO基板とその上に直接エピタキシャル成長して形成されたIII−V族窒化物エピタキシャル層を有する半導体積層構造であって、
前記III−V族窒化物エピタキシャル層が、組成の異なる第1層から第n層からなり、ここで、nは、3以上の整数であり、第n層が実質的にGaNからなる層であることを特徴とする半導体積層構造。
【0015】
2. 前記III−V族窒化物エピタキシャル層の任意の第k層(1≦k≦n)の膜厚と格子定数をそれぞれTh(k)(nm)、a(k)としたとき、格子不整合率Δa(k)とTh(k)の積が下記(式1):
(式1) −0.70≦Δa(k) × Th(k) ≦+1.20
(但し、Δa(k)={a(k)−a(k−1)}/a(k−1))
を満たすことを特徴とする上記1記載の半導体積層構造。
【0016】
3. 任意の第k層において、下記(式2):
(式2) 10nm ≦ Th(k) ≦ 200nm
を満たすことを特徴とする上記1または2記載の半導体積層構造。
【0017】
4. 前記III−V族窒化物エピタキシャル層の膜厚が、0.05μm〜1μmであることを特徴とする上記1〜3のいずれか1項に記載の半導体積層構造。
【0018】
5. 任意のkについて、
(式3) Δa(k) <0
が成立することを特徴とする上記1〜4のいずれか1項に記載の半導体積層構造。
【0019】
6. (式4) Δa(k) >0
が成立する第k層が少なくとも1つ存在することを特徴とする上記1〜4のいずれか1項に記載の半導体積層構造。
【0020】
7. Δa(1)>0
が成立することを特徴とする上記6記載の半導体積層構造。
【0021】
8. Δa(1) >0、および
Δa(k) <0 (但しkは、2〜nの整数)
が成立することを特徴とする上記7記載の半導体積層構造。
【0022】
9. 前記n層が、少なくとも300℃の温度条件に置かれた後、前記n層の表面において、一辺を500μmとする任意の正方形区画内に存在するクラックの数が40個以下であることを特徴とする上記1〜8のいずれか1項に記載の半導体積層構造。
【0023】
10. 前記ZnO基板の成長面と{0001}面のなす角度が10°以上である上記1〜9のいずれか1項に記載の半導体積層構造。
【0024】
11. 前記ZnO基板の成長面と{0001}面のなす角度が90°である上記1〜9のいずれか1項に記載の半導体積層構造。
【0025】
12. 前記ZnO基板の成長面が{1−100}または{11−20}面である上記1〜9のいずれか1項に記載の半導体積層構造。
【0026】
13. 上記1〜12のいずれか1項に記載の半導体積層構造上にその他の層が形成されていることを特徴とする半導体積層構造。
【0027】
14. 上記1〜12のいずれか1項に記載の半導体積層構造上に発光デバイス構造を含むその他の層が形成されていることを特徴とする半導体発光デバイス。
【0028】
15. 上記1〜12のいずれか1項に記載の半導体積層構造上に発光デバイス構造を含むその他の層が形成され、前記半導体積層構造からZnO基板が除去されていることを特徴とする半導体発光デバイス。
【発明の効果】
【0029】
本発明によれば、GaN層を表面層に有し、熱膨張によるクラックの発生の少ない半導体積層構造を提供することができる。この半導体積層構造は、その上に、発光デバイス構造等を形成するテンプレート基板として好適に使用することができる。
【発明を実施するための最良の形態】
【0030】
(面方位等の記号の説明)
まず、本明細書で使用する結晶の面方位および軸方向の表現方法について説明する。結晶の面方位や軸方向はミラー指数により記述される。六方晶系では、3つの指数を用いる表記法もあるが、ここでは一般的に用いられている4つの指数を用いる表記法を採用する。図1を用いて六方晶系のミラー指数について説明する。正六角形の平面内に3つ(a1,a2,a3方向)、c軸とよばれる平面に垂直な方向に1つ(c方向)の指数で表される。a1軸、a2軸、a3軸は互いに120°をなし長さが等しい。これらに直交するc軸はa軸群とは長さが等しくない。a1軸、a2軸、a3軸のうち2つの軸だけで完全に正六角形の平面内の方位は指定できるが、対称性を保つためにもうひとつの軸を導入している。そのためこれらは互いに独立ではない。ひとつの平行面群は(ijkl(エル))と表記され、これは原点から数えて1枚目の面がa1軸、a2軸、a3軸、c軸を切る点の原点からの距離がそれぞれa1/i、a2/j、a3/k、c/l(エル)であることを表す。a1、a2、a3軸は正六角形平面内に含まれる冗長な座標系であるから、i、j、kは互いに独立ではなく常にi+j+k=0が成り立つ。4つの指数のうちi、j、kについては回転対称性があるが、l(エル)は独立である。
【0031】
本明細書において、面方位および結晶方位は、結晶学における一般的な表記方法に従って次のように表記する。
【0032】
個別の面方位は丸い括弧( )で表現し、等価な面方位の集合を表すには波括弧{ }を用いる。等価な面方位というのは、その結晶系が許すすべての対称操作によって到達しうる面方位をいう。たとえば{1−100}は、(1−100)と等価なすべての面を集合的に表す表現であり、(1−100)をc軸を回転軸とした回転操作により到達する(10−10)、(01−10)、(−1100)、(−1010)、(0−110)を含む計6つの面を表現する。
【0033】
結晶方位(結晶軸)は、それに垂直な面の指数と同じ指数の組により表現される。個別の結晶方位は角括弧[ ]で表され、等価な方位の集合は鍵括弧< >を用いる。
【0034】
また、一般に使用されるように、{1−100}をm面と称することもあり、<1−100>をm軸と称することもある。六方晶系の代表的な面方位は、c面(0001)、a面(11−20)、m面(1−100)、r面(10−12)のように表される。
【0035】
六方晶系のIII−V族窒化物層は、c軸<0001>方向に、Ga層とN層が交互に積層した結晶構造を有するため、c面{0001}面に対して垂直である面は、すべて無極性面である。具体的には成長面方位を{ijkl(エル)}と表記した場合に、l=0を満たす面方位({0000}は除く)である。代表的な面としては、m面{1−100}面、a面{11−20}面、{12−30}面、{13−40}面等が挙げられる。
【0036】
(本発明の実施形態の説明)
(成長面およびZnO基板について)
本発明では、最初に所定のZnO基板を用意する。ZnO基板上に成長するIII−V族窒化物エピタキシャル層(以下、単にエピタキシャル層という場合もある。)の面方位については、特に制限はない。所定の成長面を有するようにZnO基板の主面の面方位が選ばれる。通常、ZnO基板の主面を、予定している成長面方位と一致するように選ぶ。ただし、成長面方位が本発明で規定される条件を満たすことを条件として、基板の主面が結晶方位軸に対して完全な垂直からずれていることも許容され、主面に対して垂直な軸は結晶方位から15°までの範囲、好ましくは5°までの範囲でずれていてもよい。
【0037】
成長面は、極性面である{0001}面(c面)、および{0001}面となす角度が10°未満の実質的に極性面であってもよい。c面は、ZnOとGaNの格子不整合は比較的大きいが、等方的であるために、熱膨張差が面内で均一に発生するため、GaN層の割れの発生は比較的起こり難い。
【0038】
{0001}面となす角度が10°以上を有する面は、半極性面および無極性面である。無極性面とは、前に定義したとおり、面方位を{ijkl(エル)}と表記した場合に、l=0を満たす面方位({0000}は除く)である。層の成長面が無極性面であると、デバイス応用上不利なQCSEによる影響をなくすことができる。代表的な面としては、m面{1−100}面、a面{11−20}面、{12−30}、{13−40}面等が挙げられる。
【0039】
半極性面としては、{0001}面となす角度が10°以上であることが好ましく、さらに24°以上であることが好ましい。成長面としては、a面{11−20}面またはm面{10−10}面をc軸方向に傾斜させた面が好ましい。
【0040】
前述のとおり発光デバイスの性能では、半極性面または無極性面上の成長が好ましいため、III−V族窒化物層の成長面も半極性面または無極性面が好ましい。加えて、半極性面、無極性面では、面内の格子不整合に方向性が生じるため、割れの発生が起こりやすい。従って、本発明は、成長面を半極性面または無極性面とすることが好ましく、特に無極性面が好ましく、特に好ましくは、m面およびa面であり、デバイスの特性の点ではm面が好ましい。
【0041】
代表的成長面、従って用意されるZnO基板の主面の面方位の例を、次の表に示す。
【0042】
【表1】
また、ZnO基板表面は、平坦であることが極めて好ましい。一般に、表面粗さRaは、3nm以下が好ましく、より好ましくは2nm以下、さらに好ましくは1.7nm以下である。Raは算術平均粗さのことを示し、算術平均値に対する偏差の絶対値の平均値である。平坦な基板表面を得る方法は基板材料および面方位により異なるため、それぞれの場合に適切な方法を採用し、上記の表面粗さを満足するようにすることが好ましい。一般的には、まず機械研磨により十分に平坦化することが好ましい。
【0043】
(c面またはm面ZnO基板の場合) c面またはm面ZnO基板を使用する実施形態では、800℃以上の高温でアニールすることが好ましい。尚、通常は、1600℃以下の温度である。具体的には、機械研磨された{0001}面または{1−100}面を主面とするZnO基板を800℃以上の温度に制御された高温度オーブン内において、ZnOの焼結体で周囲を箱状に囲んで加熱処理する。この場合において、ZnO基板はZnO焼結体により包囲されていればよく、また包囲する焼結体によって、ZnO基板を全て包み込むことは必須ではない。また、例えばZnO焼結体からなる坩堝を作成してそのなかにZnO基板を設置するようにしてもよい。ZnOを包囲する目的は、比較的蒸気圧の高いZnの逃散を抑制することであるため、ZnO焼結体以外に、Znを含む材料で包囲するようにしてもよい。Znを含む材料の例として、例えばZnO単結晶を用いてもよいし、Znの板を用いてもよい。
【0044】
上述の条件に基づいてZnO基板を加熱処理することにより、原子ステップが形成された原子層レベルで平坦ZnO基板を結晶成長用基板として適用することが可能となり、良好な薄膜を成長させることが可能となる。
【0045】
c面またはm面ZnO基板として、表面粗さRaが3nm以下、好ましくは2nm以下、さらに好ましくは1.7nm以下であるものが用意できる場合には、アニールをしなくても良い場合がある。ZnO基板表面は、最初に機械研磨(化学機械研磨を含む)されるが、このときにこの表面粗さの範囲内になるように、十分平坦化すればよい。十分に平坦化されていれば、その後にアニールする必要はなない。しかし、平坦性を上げるため、細かいキズ等を低減するためにアニールしてもよく、通常は上記の平滑性が得られる範囲でアニールすることも好ましい。
【0046】
(m面以外の無極性面ZnO基板の場合) a面等のm面以外の無極性面ZnO基板の場合は、ZnO基板として、表面粗さRaが3nm以下、好ましくは2nm以下、さらに好ましくは1.7nm以下であるものを用意する。ZnO基板表面は、最初に機械研磨(化学機械研磨を含む)されるが、このときにこの表面粗さの範囲内になるように、十分平坦化することが好ましい。十分に平坦化されていれば、その後にアニールする必要はなない。しかし、平坦性を上げるため、細かいキズ等を低減するためにアニールしてもよく、通常は上記の平滑性が得られる範囲でアニールすることも好ましい。
【0047】
アニールする場合には、1150未満の温度が好ましく、より好ましくは1100℃未満であり、特に好ましくは950℃以下である。また、アニールする場合は、通常は700℃以上で処理され、好ましくは800℃以上である。アニールの方法は、前述のm面ZnO基板の場合と同様である。
【0048】
(半極性ZnO基板の場合) 一般に、研磨されたZnO基板を、アニールすることが好ましい。面方位によっては、高温でアニールすることにより、テクスチャーが現れて、むしろ平面性が低下することがある。そのような面を使用する場合には、はじめから十分に平坦な基板を用意するか、あるいは上記の平坦性を損なわない範囲でアニールを行う。アニールは、表面の傷などを回復することができるので、必要により行うことができる。例えばr面は、高温でアニールしても、表面にテクスチャーが出にくいので、高温で、例えば1300℃を越える温度でアニールしてもよい。通常は1300℃以下が好ましい。平坦性が確保できる限り、アニールしなくてもよい。一方、高温でアニールすると、表面にテクスチャーが出やすい面方位を有するZnO基板の場合は、上記に平坦性が損なわれない範囲の温度でアニールを行う。表面の傷の回復の目的では、例えば1150℃以下の温度でアニールすることができる。アニールする場合は、一般に700℃以上、好ましくは800℃以上である。一般に、m面をc軸方向に傾けた半極性面ZnO基板は、アニールした方が好ましく、a面をc軸方向に傾けた半極性ZnO基板はアニールを行わないか、または平坦性が損なわれない範囲でアニールすることが好ましい。
【0049】
(III−V族窒化物エピタキシャル層の層構成)
ZnO基板上に成長させるIII−V族窒化物エピタキシャル層は、組成の異なる第1層から第n層までのn層からなり、第1層はZnO基板に直接接しており、隣接する層同士も接している。第1〜n層までの層は、基板上のほぼ同一の領域に形成され、好ましくはZnO基板の主面の全面を覆っている。つまり、第n層であるGaN層のどこをとっても、その下部には、第(n−1)層から第1層、およびZnO基板が存在している。
【0050】
本発明の半導体積層構造は、図2に模式的に示すように、所定の面方位のZnO基板上に、III−V族窒化物エピタキシャル層11(以下、単にエピタキシャル層11という場合もある。)が直接積層されており、エピタキシャル層11は、第1層12、第2層13、・・(途中の層は省略)・・、第n層14のn層からなる。nは3以上の整数であり、nは理論的には大きくてもよいが、必要以上に大きくしても手間がかかるだけである。nは、一般に3〜10、好ましくは3〜8、より好ましくは3〜6、特に好ましくは3〜5である。
【0051】
第n層は、実質的にGaNからなる層である。好ましくはGaN層であるが、GaN層をエピタキシャル成長する上で格子不整合が実質的に影響しない範囲、GaNからの格子不整合率の絶対値が、0.5%以下(好ましくは0.3%以下、さらに好ましくは0.1%以下)の範囲で、In、Alを含有していてもよく、InxGa(1−x)Nの場合、x≦0.044、好ましくはx≦0.026、さらに好ましくはx≦0.008である。本明細書において、簡単のために単に「GaN層」と呼ぶことが多いが、正確には、規定されるように「実質的にGaNからなる層」を意味する。
【0052】
本発明のIII−V族窒化物エピタキシャル層は、その上に発光デバイス構造の形成が可能になるという点で、「バッファ層」として機能すると言ってよい。しかし、従来のバッファ層は、一般に格子不整合を緩和するために設けられているのに対し、本発明のエピタキシャル層は、熱膨張係数の大きなZnOの熱膨張による応力を緩和する構造を有する。従来、最上層がGaN層で、かつ3層以上で構成されるバッファ層は存在しなかった。また、従来のバッファ層では熱膨張の問題を解決できない。
【0053】
最上層にGaN層を有し、2以下の層数で構成した同一の厚さを有するエピタキシャル層(バッファ層)と比較して、本発明の構成を満たすエピタキシャル層は、クラックの発生が低減される。本発明では、エピタキシャル層11を3以上の層で構成することで、ZnO基板の熱膨張が緩和される。第1〜第n層の厚さおよび組成(格子定数)は、特に限定なく設定することができる。
【0054】
一般に、エピタキシャル層11の膜厚は、0.05μm〜1μmが好ましい。膜厚が薄すぎるとZnOとGaNの格子不整合の緩和ができずにクラックが入り易く、また1μmを超えても本発明の効果に差は生じないからである。
【0055】
第1〜第n層中の第k層の厚さを、Th(k)(単位:nm)、第k層の格子定数(成長面が異方性のある面方位の場合は、ZnO基板とGaN層との格子不整合率が最も大きい結晶軸方向の格子定数)をa(k)としたとき、格子不整合率Δa(k)={a(k)−a(k−1)}/a(k−1)とTh(k)の積が次の(式1):
(式1) −0.70 ≦Δa(k)×Th(k) ≦ +1.20
を満たすことが好ましく、さらに好ましくは
−0.50 ≦Δa(k)×Th(k)≦ +1.20 を満たす。但し、kは1〜nの整数で、a(0)はZnO基板の格子定数である。
【0056】
この式は、第k層において、下地層との格子不整合率が大きい場合には、第k層の厚さを薄くし、第k層の厚さを厚く形成する場合には、下地層との格子不整合率が小さくなるように、III−V族窒化物を選ぶことを規定する。すべての層において、Δa(k)×Th(k)が(式1)を満たすように層を構成することにより、クラックの発生が著しく低減された半導体積層構造が得られる。
【0057】
また、さらに任意の第k層において、(式2):
(式2) 10nm ≦ Th(k) ≦ 200nm
を満たすことが好ましい。膜厚Th(k)が薄すぎる場合、Δa(k)が大きい場合には格子不整合の緩和ができずに積層したときにクラックが入り易く、Δa(k)が小さい場合にはそのような問題はないが、層毎のΔa(k)×Th(k)は小さくなるため、GaN層までの総層数と総膜厚が増加し、材料コストの上昇と製造のスループットが低下する。また、膜厚Th(k)が厚すぎる場合、Δa(k)を小さくする必要があるため、GaN層までの総層厚が増加してしまう問題がある。またある膜厚以上にしてもバッファ層としての機能に差がなく、材料のコストと製造のスループットが低下する。
【0058】
エピタキシャル層のうち、第1層〜第(n−1)層を構成するIII−V族窒化物は、InxAlyGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される。各層の格子定数は、組成比(xおよびyの値)を変えることで設定することができる。次の表に、GaN、AlN、InNおよびZnOのm面上の格子定数を示す。
【0059】
【表2】
一般に、第1層〜第(n−1)層をInxGa(1−x)N(0≦x≦1)で形成することが好ましく、組成比xを変えることで所望のΔa(k)を設定することができる。
【0060】
本発明の好ましい1実施形態において、すべてのk(k=1〜n)について、
(式3) Δa(k) <0
が成立する。定義されるとおりΔa(k)={a(k)−a(k−1)}/a(k−1)であるので、ZnO基板からGaNまでの格子定数が、順に小さくなっていくことを意味する。InxGa(1−x)N(0≦x≦1)において、x=0.16で、ZnO基板とほぼ格子整合するので、第k層中のxをx(k)で表すと、
x(k)<x(k−1)
x(1)<0.16
を満たすように、第1層のInの組成比を0.16未満として、第(n−1)層まで、順にIn組成比xを低下させていけばよい。
【0061】
また、本発明の異なる好ましい1実施形態において、(式4):
(式4) Δa(k) >0
が成立する層が少なくとも1つ存在することが好ましい。この層の存在は、格子不整合緩和の考え方とは反対に、少なくとも1つの層のa(k)が、下地層の格子定数a(k−1)より大きいことを意味する。本発明の半導体積層構造がテンプレート基板として使用されるときに加熱されたとき、このような層が存在することで、ZnO基板が熱膨張しても発生する応力を緩和することができる。その結果、第n層のGaN層のクラック発生を防止することができる。
【0062】
前記(式4)が成立する第k層は、好ましくは第1層である。即ち、
Δa(1) >0
が成立することが好ましい。第1層の格子定数がZnO基板より大きいことで、熱膨張による応力を最も効果的に緩和することができる。第1層は、InxGa(1−x)N(0.16<x≦1)となるような組成が選ばれる。
【0063】
さらに好ましい実施形態では、前記(式4)が成立する層が、第1層であり、第2層から第n層まで(式3)が成立することが好ましい。即ち、次式:
Δa(1) >0
Δa(k) <0 (但しkは、2〜nの整数)
が成立することが好ましい。
【0064】
本発明の半導体積層構造は、熱膨張の応力が緩和された構造であり、テンプレート基板として使用され、その上に発光デバイス構造等の「その他の層」を形成する際の成膜温度に耐えることが期待される。
【0065】
本発明の半導体積層構造は、第n層のGaN層が少なくとも300℃の温度条件に置かれた後に、第n層の表面の一辺を500μmとする任意の正方形区画内に存在するクラックの数が、好ましくは40個以下(0個以上)であり、より好ましくは20個以下であり、特に好ましくは10個以下である。観察は顕微鏡、例えば微分干渉顕微鏡により実施することができる。
【0066】
ここで、第n層のGaN層が300℃以上の温度で成膜されたときは、第n層成膜後の表面を観察して評価することができる。また、第n層のGaN層が300℃未満の温度で成膜されたときは、半導体積層構造を少なくとも300℃の温度条件まで加熱してクラックの発生を評価する。300℃の温度に放置する時間は、ZnO基板全体が均一に加熱され、その温度で十分に熱膨張するのに要する程度であり、一般には10分から20分程度である。
【0067】
(半導体積層構造の製造方法)
本発明の半導体積層構造を製造するには、所定の面方位を有するZnO基板を用意し、その表面にIII−V族窒化物エピタキシャル層を第1層から第n層まで成長する。ZnO基板についてはすでに説明した。
【0068】
III−V族窒化物エピタキシャル層の第1層から第n層までの成長方法は、特に制限はなく、どのような方法でもよい。また、第1層から第n層までの各層を同一の方法で成長してもよいし、異なる方法で成長してもよい。しかし、結晶性の優れたIII−V族窒化物層を与える成長方法が好ましい。良好な結晶を与える方法として、成長面に対して、膜を構成する元素を間欠的に供給する方法が好ましい。具体的には、PLD法(pulsed laser deposition)およびPSD法(pulsed sputtering deposition)が好ましい。
【0069】
PLD法は、間欠供給のシーケンス中、元素の供給継続時間Tonが、次の元素供給までの供給休止時間Toffに比べて、一般に極めて短い。PLD法は、特許文献2(国際公開WO2007/119433号公報)、特開2008−053640号公報、特開2008−053703号公報に詳述されており、その記載に準じて実施することができる。
【0070】
PSD法は、元素の供給継続時間Tonをもっと長く設定することができ、このため、原料の励起をマイルドに行うことが可能で、成長膜面にIII族元素のドロップレットの発生が少ない利点がある。またPLDに比べて、より大面積の成膜が可能であること、工業的に実施しやすいことなどの利点がある。以下に、PSD法による成膜を説明する。
【0071】
PSD法では、化合物エピタキシャル層を形成するための元素の全て、または一部を、間欠的に供給する。化合物エピタキシャル層を形成するには、構成元素の全てを供給する必要があるが、間欠的に供給するのは一部の元素のみでよい場合があることを意味する。より具体的には、構成する元素の原料の全て、または一部を、間欠的に励起することを意味する。III−V族窒化物の場合、一般に、III族元素はすべて間欠的に供給されることが好ましいが、混晶を成膜するときに、一部のIII族元素を間欠的に供給し、他のIII族元素を連続的に(好ましくは遅い供給速度で)供給してもよい。V族元素については、窒素をガスで装置に供給すると、ガス状(分子、ラジカル、イオン)で基板成長面付近に存在するため、意図的に間欠的に供給しなくてもよい。N元素の供給は、Nを含む原料、後述するように好ましくはIII−V族窒化物を間欠的に励起して間欠的に供給することも可能である。V族元素は、原料を間欠的に励起して供給してもよいし、V族元素原料を雰囲気中に存在させてもよいし、V族元素原料を雰囲気中に存在させながら同時に別の原料を間欠的に励起して供給してもよい。また、複数の元素が間欠的に供給されるとき、複数の元素が供給されるタイミングは同一であっても、同一でなくてもよい。
【0072】
間欠供給による成長では、図3に示すように、元素の供給期間において、元素を所定の供給継続時間(Ton)だけ供給した後、元素供給の休止期間において、所定の供給休止時間(Toff)だけ供給を休止する。続いて同様に元素の供給期間と休止期間のセットを、成膜時間の間、繰り返して結晶成長を行う。図3には、k番目の供給期間とそれに続くk番目の休止期間、およびその前後の供給期間および休止期間のセットを示した。
【0073】
以下の説明において、「任意の供給継続時間Ton(sec)」と「次の元素供給までの供給休止時間Toff(sec)」の関係について述べるとき、図3における任意の供給期間としてk番目を取り上げたとき、TonkとToffkが所定の関係を満足することを意味する。
【0074】
ZnO基板の主面が、(i)c面となす角度が10°以上の半極性面または無極性面である場合と、(ii)c面である場合、の2つに分けて好ましい条件を示す。
【0075】
(i)−−ZnO基板の主面がc面となす角度が10°以上の半極性面または無極性面である場合−−
間欠的な供給シーケンスにおける任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、下記式(A−1):
(A−1) 1×10−6sec≦Toff≦1×10−2sec
1×10−6sec≦Ton ≦1×10−2sec
を満たすように供給することが好ましい。
【0076】
式(A−1)の範囲内でもさらに、式(A−3):
(A−3) 1×10−5sec≦Toff≦5×10−3sec
1×10−6sec≦Ton ≦5×10−3sec
を満たすように元素を供給することが好ましい。
【0077】
TonとToffの時間の割合も重要な要素であり、任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、下記関係式(A−2):
(A−2) 0.01%≦Ton/(Ton+Toff)≦50%
を満たすことが好ましい。Ton/(Ton+Toff)はデューティ比と呼ばれる。式(A−2)の条件は、式(A−1)、より好ましくは式(A−3)の条件と共に満足されることが好ましい。
【0078】
上記式(A−2)の条件は、さらには、式(A−4):
(A−4) 1%≦Ton/(Ton+Toff)≦50%
を満たすことが好ましい。
【0079】
(ii)−−ZnO基板の主面がc面(極性面)である場合−−
間欠的な供給シーケンスにおける任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、少なくとも式(B−1)を満たすことが好ましい。さらには、論理式:
(B−1)and{(B−2)or(B−3)or(B−4)}
を満たすことが好ましい。
【0080】
ここで、(B−1)〜(B−4)は、次式で表される。
(B−1) 1×10−6sec≦Toff≦1×10−2sec
1×10−6sec≦Ton ≦1×10−2sec
(B−2) 2×10−3sec<Toff≦1×10−2sec
(B−3) 0.01%≦Ton/(Ton+Toff)<5%
(B−4) 1×10−6sec≦Toff<5×10−5sec
1×10−6sec≦Ton <5×10−5sec
【0081】
以上、(i)半極性面または無極性面、および(ii)c面(極性面)に分けて条件を説明したが、そのいずれにおいても、薄膜成長のための元素の全部または一部を間欠的に供給することにより、成長面に到達した元素のマイグレーションが促進され、良質の結晶が成長する。従来のDCスパッタ法やRFスパッタ法のように、休止期間がなく連続的に成膜する方法では、一般に良好な結晶が得られない。間欠供給法では、休止期間中にマイグレーションが充分に進行すると考えられる。休止期間において(Toff時間中)、元素のマイグレーションが阻害されない程度に、少量の原料元素が供給されることも許容される。
【0082】
一般に、間欠的な供給シーケンスにおける任意の休止期間中の時間あたりの元素供給量(即ち、供給速度)は、その直前の供給期間中の時間あたりの元素供給量(即ち、供給速度)の最大値(即ち、最大供給速度)の10%以下、好ましくは5%以下、より好ましくは3%以下であり、0%であることも好ましい。
【0083】
このような間欠供給法、特にPSDによる間欠供給法は、一般的PLD法に比べて供給継続期間を長く設定することにより、瞬間的に大量の元素を励起して成長面に供給するのではなく、比較的長い期間中、マイルドに元素を励起して供給する。そのため、供給期間中に、成長に必要とされる元素のみが供給され、供給された元素が余ることなく、成長面にマイグレーションしながら取り込まれ、次の休止期間中に充分にマイグレーションすることで良好な結晶が成長しているものと推定される。
【0084】
好ましい間欠供給法では、元素をマイルドに供給するために、原料源を励起するのに要するエネルギーは、1秒あたりの平均エネルギーで、1×105W以下が好ましく、1×104W以下がより好ましく、さらに2×103W以下が最も好ましい。通常は、1×102W以上が好ましい。尚、PLD法において、原料源を励起するのに要するエネルギーは、1秒あたりの平均エネルギーで、1×105Wより大きく、典型的には2×105W前後である。
【0085】
供給継続時間Ton(sec)については、短すぎると、実用的な成膜速度を得るためには、瞬間的に大きなエネルギーを与えて供給期間中の供給速度を上げなければならず、その結果、PLD法のようにドロップレットが発生しやすくなる。一方、Tonが長すぎると、充分なマイグレーションが可能なToff時間を取れない場合がある。休止期間Toff(sec)については、短すぎるとマイグレーションの時間が不足して良好な結晶を得るのが困難になり、また長すぎると不純物を取り込みやすくなったり、また成膜方法によっては、成膜の継続が困難になったりする。例えば、後述するDCスパッタでは休止時間が長くなるとプラズマを維持できなくなる問題がある。
【0086】
上述のとおり、半極性面および無極性面についての好ましい条件{上記(i)}と、c面についての好ましい条件{上記(ii)}は、特に「より好ましい範囲」が異なっている。本発明者の検討によれば、六方晶系に属する化合物半導体では、成長面が{0001}面(c面;極性面)である場合には、特に良好な結晶を得るために比較的長いToffや、かなり小さなデューティ比{=Ton/(Ton+Toff)}が必要である。成長面が半極性面および無極性面では、比較的短いToffの範囲および/または比較的長いTon範囲でも、良好な結晶が得られる。極性面上では元素のマイグレーション長が短く、極性が弱くなるほど、マイグレーション長が長くなるためと推定される。
【0087】
デューティ比については、小さすぎると実用的な成膜速度が得られなくなるため、式で規定されるような下限が必要であり、一方、マイグレーションの時間を十分に取るために、規定される上限が必要である。c面成長の場合、特に良好な結晶を得るには式(B−3)で示されるようにデューティ比の上限が、比較的小さい(PLD法ほど小さくはないが)。
【0088】
式(A−2)、(A−4)および式(B−3)は、任意の供給期間とそれに続く休止期間の関係について規定しており、図3を参照して説明すると、Tonk/(Tonk+Toffk)がそれぞれの式を満たし、Ton(k−1)/(Ton(k−1)+Toff(k−1))、およびTon(k+1)/(Ton(k+1)+Toff(k+1))も、それぞれの式を満たすことを意味する。しかし、Tonk、Ton(k−1)およびTon(k+1)は異なっていてもよく、Toffk、Toff(k−1)およびToff(k+1)も異なっていてもよい。
【0089】
本発明の間欠供給のシーケンスは、実用的には、周期的であることが好ましい。即ち、すべてのTonが等しく、すべてのToffが等しいことが好ましい。図3を参照して説明すると、Tonk=Ton(k−1)=Ton(k+1)、Toffk=Toff(k−1)=Toff(k+1)が成立する。さらに、供給期間と休止期間における供給速度のプロファイルが、すべての供給期間と休止期間において実質的に等しいこと、すなわち意図的に供給速度を変えないことが実用上好ましい。例えば図3のようなパルス的な供給の場合、Tonk、Ton(k−1)およびTon(k+1)における供給速度(パルス高)が等しく、Toffの間の供給速度も等しい(例えば0)。
【0090】
また、混晶を成長するときは、少なくとも主要な元素について以上のような間欠供給の条件が満たされることが好ましい。III−V族窒化物の場合、複数のIII族元素のうち、少なくとも最も大きい含有組成比を有する元素の供給が、以上のような間欠供給の条件を満たすことが好ましい。残りのIII族元素は、(i)本発明の条件を満たすように間欠供給されてもよいし、(ii)本発明の条件を満たさない条件で間欠供給されてもよいし、(iii)連続的に供給されてもよい。好ましい1形態においては、全てのIII族元素の供給が以上のような本発明の間欠供給の条件を満たす。この場合、各元素について、TonおよびToff等の間欠供給の条件が異なっていてもよい。
【0091】
PSD法を実施するには、DCスパッタ装置を用いてターゲットを間欠的に励起する方法が好ましい。以下、成長する化合物半導体として、InxAlyGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表されるIII−V族窒化物を例にとり、DCスパッタ法による成長を説明する。
【0092】
図4は、DCスパッタ装置を模式的に示す図である。DCスパッタ装置10は、内部に充満されたガスの圧力、および温度を一定に保つために、密閉空間を形成するチャンバ11を備えている。圧力弁13と真空ポンプ14により、チャンバ11内の圧力が適切な減圧に制御される。
【0093】
チャンバ11内には、ZnO基板20とターゲット21が対向して配置される。ターゲット21の法線はZnO基板20の成長面に対して垂直でも、傾いていても良く、ターゲット種により選択できる。ここで、ターゲット21は、好ましくはIII族金属(合金を含む)またはIII族窒化物である。具体的には、ガリウム金属、インジウム金属、アルミ金属、AlGa合金、InGa合金、AlInGa合金、GaN単結晶、InN単結晶、AlN単結晶、GaInN単結晶、AlGaN単結晶、AlInGaN単結晶、GaN焼結体、InN焼結体、InGaN焼結体、AlGaN焼結体、およびAlInGaN焼結体等を挙げることができる。成長条件に応じて、ターゲット種の選択、およびシングル、あるいはマルチターゲット成膜の選択が適宜可能である。本発明では、第1層から第n層までの成膜で、それぞれの層が所定の組成を有するように、ターゲットを選択する。
【0094】
また、ガス導入口12から、スパッタリングガスとしてのアルゴン、およびV族元素として窒素が導入される。ターゲット21として、Nを含む材料が選択されるときは、窒素ガスを導入しなくてもよい場合があるが、窒素を導入してもよい。V族元素としての窒素がガスで装置に供給され、III族元素が金属または合金ターゲットである場合には、化合物エピタキシャル層を形成するための元素の一部のみが、基板上の成長面に間欠的に供給されることになる。
【0095】
基板ホルダ15は、電位的に接地しており、ここにZnO基板20が載置され、ターゲット21と対向する。電源16は、基板ホルダ15とターゲット21の間にDCパルス電圧を印加することができる。実用的には、ターゲットの近傍に永久磁石が配置されたマグネトロンスパッタリング装置が用いられる。
【0096】
以上のDCスパッタ装置10では、チャンバ11内にアルゴンガスと窒素ガスを充満させた減圧状態で、電源16により高電圧を印加して放電させると、発生したアルゴン(正)イオンが、ターゲットをスパッタして励起する。励起されたGa、InおよびAl(これらはターゲットによりNを含む場合もある)等が、ZnO基板20の成長面に到達し、スパッタ放電によりプラズマ化されたN(ターゲットにNを含む場合は、ターゲットから励起されたNも含む)と反応して格子整合性の安定な状態で薄膜化されることになる。
【0097】
DCスパッタ法により、元素の間欠供給を実施するには、ターゲットと基板ホルダーの間に、図5に示すようなパルス電圧を印加する。パルス電圧のシーケンスは、前述の所望の供給シーケンスと一致させる。言い換えると、元素の供給シーケンスを、DCスパッタ法におけるパルス電圧のシーケンスにより制御することができる。従って、パルス電圧は好ましくは周期的である。
【0098】
電圧の波高は、原料源の励起エネルギーが、1秒あたりの平均エネルギーで、通常は、1×102W以上で、かつ1×105W以下、より好ましくは1×104W以下、最も好ましくは2×103W以下となるように選択する。
【0099】
また、InGaNのように混晶系を成膜するとき、組成比を容易にコントロールするには、複数のターゲットを用意してそれぞれ独立して励起することが好ましい。両方を間欠励起するには、それぞれのターゲットと基板の間に、パルス電圧を印加する。パルス電圧のシーケンスおよび波高は、ターゲットごとに独立して設定する。また、成長面への元素の供給速度は、シャッター等の開閉度により、ターゲットから基板に向かう元素の流れを制限することによってもコントロールすることができる。
【0100】
結晶成長のときの基板温度は、好ましくは800℃以下(特に800℃未満)であり、より好ましくは700℃以下、さらに好ましくは600℃以下、最も好ましくは500℃以下である。また、通常は室温以上、好ましくは100℃以上、より好ましくは200℃以上、最も好ましくは300℃以上である。従って、300〜500℃の範囲が最も好ましい。
【0101】
成膜速度は、一般に平均して10〜500nm/secであり、より好ましくは30〜300nm/secである。
【0102】
本発明では、III−V族窒化物エピタキシャル層を構成するn層がそれぞれ異なる組成を有する。このような積層構造を成膜するには、一般的には、複数のターゲットをセットし、励起するターゲットを選択したり、シャッターにより成長面への元素供給をコントロールしたりすることで、各層の組成を変えることができる。
【0103】
本発明の半導体積層構造は、種々の応用が可能であるが、その上にデバイス構造を形成するための基板として利用される形態、即ち、テンプレート基板として使用されることが好ましい。ここで、用語「テンプレート基板」は、(i)それ自体が保管および/または販売・流通が可能な(半)完成品である積層構造、および(ii)一連の製造工程の途中で現れる積層構造のどちらも意味するものとして使用する。
【0104】
従って、本発明の異なる態様は、以上のように構成される半導体積層構造の上に、さらに「その他の層」を有する半導体積層構造に関する。「その他の層」は、どのようなものであってもよく、材質としては、絶縁物を有しても、半導体部分を有しても、金属部分を有してもよい。形成方法は、ハイドライド気相成長(HVPE)法、有機金属気相成長(MOCVD)法、プラズマ化学気相堆積(CVD)法および熱CVD法等のCVD法、分子線エピタキシー(MBE)法、スパッタ法、蒸着法等の広く知られている成膜方法、そしてPLD法、PSD法のいずれでもよい。但し、本発明の半導体積層構造の表面層のGaN層は結晶性に優れるため、「その他の層」をVPE法、CVD法、MBE法等の生産性の高い製造方法で成膜しても、表面層の良好な結晶性を引き継いで、欠陥の少ない所望の面方位を有する「その他の層」を形成することができる。
【0105】
一般には、形成される構造は、単層でも多層構造でもよく、また、いわゆる電子デバイスや発光デバイス等のデバイス構造となっていてもかまわない。本発明の半導体積層構造の第n層(GaN層)の上に直接積層される「その他の層」は、GaNと格子整合する層または格子不整合の小さな層が好ましい。
【0106】
本発明において、「その他の層」は、好ましくは発光デバイス構造の少なくとも一部を包含する。発光デバイス構造は公知の構造を採用することができ、一般に、少なくとも第一導電型クラッド層を含む第一導電型半導体層、活性層構造、および第二導電型クラッド層を含む第二導電型半導体層を有する。第一導電型および第二導電型は、例えばそれぞれn型およびp型である。本発明の半導体積層構造は、表面層が実質的にGaN層であるため、さらに特別のバッファ層を形成することなく、GaN等の発光層よりバンドギャップが大きい材料で、第一導電型クラッド層を容易に形成することできる。そして、InGaN層等のバンドギャップの小さい層を含む発光層を形成し、その上に第二導電型クラッド層を形成することができる。このように、本発明の半導体積層構造は、発光デバイス構造を形成するのに適したテンプレート基板として使用できる。
【0107】
「その他の層」を含む半導体積層構造においては、ZnO基板は、そのまま存在してもよいし、層成長後の適当な段階で除去されていてもよい。即ち、ZnO基板上に直接エピタキシャル成長したIII−V族窒化物エピタキシャル層を備えた最終製品または中間製品が、ZnO基板を有していても、有していなくてもどちらでもよい。
【実施例】
【0108】
以下に実施例により、本発明をより詳細に説明する。
【0109】
<実施例1>
(1−100)面(m面)を成長面とするZnO基板をPSD装置内に導入しInGaN層(第1層)を成膜した。ターゲットとしてGa金属、及びIn金属を用いた。Ga金属ターゲット、及びIn金属ターゲットはそれぞれマグネトロンスパッタガンに取り付け、Ga金属ターゲットをZnO基板の成長面に対して平行になるように配置し、In金属ターゲットを、In金属ターゲットの法線が、ZnO基板の成長面に対し30°となる位置に配置した。
【0110】
雰囲気ガスとしてマスフローコントローラーによりArガスを1.0sccm、窒素ガスを4.0sccm導入し、成長圧力は2×10−2Torrとした。ZnO基板を電位的に接地し、ZnO基板とGa金属ターゲット間に印加する電圧を−600V、電圧を印加する時間を5μsec、電圧印加を休止する時間を95μsecとし、ZnO基板とIn金属ターゲット間に印加する電圧を−500V、電圧を印加する時間を5μsec、電圧印加を休止する時間を95μsecとして繰り返した。ZnO基板前、Ga金属ターゲット上、及びIn金属ターゲット上に原料供給を遮るためのシャッターを配置した状態で、成長室内に導入するArガス量を一時的に増加させることによりスパッタ放電を開始させ、Arガス量、成長圧力が前述の設定値に安定したことを確認後、各シャッターを開放し、InGaN層を10分成膜した。成長温度は344℃とした。
【0111】
評価のために、InGaN層(第1層)と同様に成膜したInGaN層に対しXRD測定を行った結果、In組成は0.12、成長膜厚は50nmであった。
【0112】
ついで、InGaN層(第1層)上にInGaN層(第2層)を成膜した。ZnO基板とIn金属ターゲット間の電圧印加を休止する時間を115μsec、成長時間を3分とする以外は第1層と同様とした。InGaN層(第2層)と同様に成膜したInGaN層に対しXRDと断面SEM測定を行った結果、In組成は0.10、成長膜厚は15nmであった。
【0113】
ついで、InGaN層(第2層)上にInGaN層(第3層)を成膜した。In金属ターゲット上のシャッター開放度を半分とした以外は第2層と同様とした。InGaN層(第3層)と同様に成膜したInGaN層に対しXRDと断面SEM測定を行った結果、In組成は0.05、成長膜厚は15nmであった。
【0114】
最後にInGaN層(第3層)上にGaN層(第4層)を成膜した。ZnO基板とIn金属ターゲット間の電圧印加を停止し、成長時間を4分とした以外は第1層と同様とした。成長時間を30分とした以外はGaN層(第4層)と同様に成膜したGaN層の成長速度から求めた成長膜厚は20nmであった。
【0115】
得られた積層構造の表面を微分干渉顕微鏡を用いて倍率200倍で観察したところ、クラックは観察されず、優れた表面状態を有する半導体積層構造であった。
【0116】
実施例1で製造した半導体積層構造の層構成を図6に示す。
【0117】
<実施例2>
成長温度を334℃、
第1層のIn金属ターゲットに対するTon=5μsec、Toff=115sec、成長時間15分、
第2層のIn金属ターゲットに対するTon=5μsec、Toff=135sec、成長時間5分、
第3層のIn金属ターゲットに対するTon=5μsec、Toff=135sec、成長時間5分、
第4層の成長時間5分
とした以外は(実施例1)と同様にして積層構造を製造した。得られた積層構造の表面を微分干渉顕微鏡で倍率200倍で観察したところ、一辺を500μmとする正方形区画内にクラックが7本しか観測されず、利用可能な表面状態を有する半導体積層構造であった。
【0118】
実施例2で製造した半導体積層構造の層構成を図7に示す。
【0119】
<実施例3>
成長温度を343℃とし、
第1層のIn金属ターゲットに対するTon=5μsec、Toff=115sec、成長時間15分とした以外は実施例1の第1層と同様にして第1層を成長し、
第2層のIn金属ターゲットに対するTon=5μsec、Toff=115sec、成長時間5分とした以外は実施例1の第3層と同様にして第2層を成長し、
第3層の成長時間5分とした以外は実施例1の第4層と同様にして第3層を成長して積層構造を製造した。
【0120】
得られた積層構造の表面を微分干渉顕微鏡で倍率200倍で観察したところ、一辺を500μmとする正方形区画内にクラックが9本しか観測されず、利用可能な表面状態を有する半導体積層構造であった。
【0121】
実施例3で製造した半導体積層構造の層構成を図8に示す。
【0122】
<比較例1>
成長温度を340℃とし、成長時間を25分とした以外は実施例1の第4層と同様にしてGaN層を成長した。得られた積層構造の表面を微分干渉顕微鏡で倍率200倍で観察したところ、一辺を500μmとする正方形区画内にクラックが60本観察され、利用困難な表面状態を有する半導体積層構造であった。比較例1でクラックが観察された結晶膜表面の微分干渉顕微鏡画像の例を図11に示す。
【0123】
比較例1で製造した半導体積層構造の層構成を図9に示す。
【0124】
<比較例2>
成長温度を330℃とし、
第1層のIn金属ターゲットに対するTon=5μsec、Toff=115sec、成長時間20分とした以外は実施例1の第1層と同様にして第1層を成長し、
第2層の成長時間5分とした以外は実施例1の第4層と同様にしてGaN層を成長して積層構造を製造した。得られた積層構造の表面を微分干渉顕微鏡で倍率200倍で観察したところ、一辺を500μmとする正方形区画内にクラックが35本観察され、応用、面内の使用領域等限定的には利用可能な表面状態を有する半導体積層構造であった。
【0125】
比較例2で製造した半導体積層構造の層構成を図10に示す。
【図面の簡単な説明】
【0126】
【図1】六方晶系のミラー指数を説明するための図である。
【図2】半導体積層構造を模式的に示す図である。
【図3】元素の間欠供給のタイミングを説明する図である。
【図4】DCスパッタ装置の構成を模式的に示す図である。
【図5】DCスパッタの印加電圧のタイミングを説明する図である。
【図6】実施例1で成長した半導体積層構造の層構成を示す図である。
【図7】実施例2で成長した半導体積層構造の層構成を示す図である。
【図8】実施例3で成長した半導体積層構造の層構成を示す図である。
【図9】比較例1で成長した半導体積層構造の層構成を示す図である。
【図10】比較例2で成長した半導体積層構造の層構成を示す図である。
【図11】比較例1でクラックが観察された結晶膜表面の微分干渉顕微鏡画像の例を図11に示す。
【符号の説明】
【0127】
10 DCスパッタ装置
11 チャンバ
12 ガス導入口
13 圧力弁
14 ローターリーポンプ
15 基板ホルダ
16 電源
20 ZnO基板
21 ターゲット
【特許請求の範囲】
【請求項1】
ZnO基板とその上に直接エピタキシャル成長して形成されたIII−V族窒化物エピタキシャル層を有する半導体積層構造であって、
前記III−V族窒化物エピタキシャル層が、組成の異なる第1層から第n層からなり、ここで、nは、3以上の整数であり、第n層が実質的にGaNからなる層であることを特徴とする半導体積層構造。
【請求項2】
前記III−V族窒化物エピタキシャル層の任意の第k層(1≦k≦n)の膜厚と格子定数をそれぞれTh(k)(nm)、a(k)としたとき、格子不整合率Δa(k)とTh(k)の積が下記(式1):
(式1) −0.70≦Δa(k) × Th(k) ≦+1.20
(但し、Δa(k)={a(k)−a(k−1)}/a(k−1))
を満たすことを特徴とする請求項1記載の半導体積層構造。
【請求項3】
任意の第k層において、下記(式2):
(式2) 10nm ≦ Th(k) ≦ 200nm
を満たすことを特徴とする請求項1または2記載の半導体積層構造。
【請求項4】
前記III−V族窒化物エピタキシャル層の膜厚が、0.05μm〜1μmであることを特徴とする請求項1〜3のいずれか1項に記載の半導体積層構造。
【請求項5】
任意のkについて、
(式3) Δa(k) <0
が成立することを特徴とする請求項1〜4のいずれか1項に記載の半導体積層構造。
【請求項6】
(式4) Δa(k) >0
が成立する第k層が少なくとも1つ存在することを特徴とする請求項1〜4のいずれか1項に記載の半導体積層構造。
【請求項7】
Δa(1)>0
が成立することを特徴とする請求項6記載の半導体積層構造。
【請求項8】
Δa(1) >0、および
Δa(k) <0 (但しkは、2〜nの整数)
が成立することを特徴とする請求項7記載の半導体積層構造。
【請求項9】
前記n層が、少なくとも300℃の温度条件に置かれた後、前記n層の表面において、一辺を500μmとする任意の正方形区画内に存在するクラックの数が40個以下であることを特徴とする請求項1〜8のいずれか1項に記載の半導体積層構造。
【請求項10】
前記ZnO基板の成長面と{0001}面のなす角度が10°以上である請求項1〜9のいずれか1項に記載の半導体積層構造。
【請求項11】
前記ZnO基板の成長面と{0001}面のなす角度が90°である請求項1〜9のいずれか1項に記載の半導体積層構造。
【請求項12】
前記ZnO基板の成長面が{1−100}または{11−20}面である請求項1〜9のいずれか1項に記載の半導体積層構造。
【請求項13】
請求項1〜12のいずれか1項に記載の半導体積層構造上にその他の層が形成されていることを特徴とする半導体積層構造。
【請求項14】
請求項1〜12のいずれか1項に記載の半導体積層構造上に発光デバイス構造を含むその他の層が形成されていることを特徴とする半導体発光デバイス。
【請求項15】
請求項1〜12のいずれか1項に記載の半導体積層構造上に発光デバイス構造を含むその他の層が形成され、前記半導体積層構造からZnO基板が除去されていることを特徴とする半導体発光デバイス。
【請求項1】
ZnO基板とその上に直接エピタキシャル成長して形成されたIII−V族窒化物エピタキシャル層を有する半導体積層構造であって、
前記III−V族窒化物エピタキシャル層が、組成の異なる第1層から第n層からなり、ここで、nは、3以上の整数であり、第n層が実質的にGaNからなる層であることを特徴とする半導体積層構造。
【請求項2】
前記III−V族窒化物エピタキシャル層の任意の第k層(1≦k≦n)の膜厚と格子定数をそれぞれTh(k)(nm)、a(k)としたとき、格子不整合率Δa(k)とTh(k)の積が下記(式1):
(式1) −0.70≦Δa(k) × Th(k) ≦+1.20
(但し、Δa(k)={a(k)−a(k−1)}/a(k−1))
を満たすことを特徴とする請求項1記載の半導体積層構造。
【請求項3】
任意の第k層において、下記(式2):
(式2) 10nm ≦ Th(k) ≦ 200nm
を満たすことを特徴とする請求項1または2記載の半導体積層構造。
【請求項4】
前記III−V族窒化物エピタキシャル層の膜厚が、0.05μm〜1μmであることを特徴とする請求項1〜3のいずれか1項に記載の半導体積層構造。
【請求項5】
任意のkについて、
(式3) Δa(k) <0
が成立することを特徴とする請求項1〜4のいずれか1項に記載の半導体積層構造。
【請求項6】
(式4) Δa(k) >0
が成立する第k層が少なくとも1つ存在することを特徴とする請求項1〜4のいずれか1項に記載の半導体積層構造。
【請求項7】
Δa(1)>0
が成立することを特徴とする請求項6記載の半導体積層構造。
【請求項8】
Δa(1) >0、および
Δa(k) <0 (但しkは、2〜nの整数)
が成立することを特徴とする請求項7記載の半導体積層構造。
【請求項9】
前記n層が、少なくとも300℃の温度条件に置かれた後、前記n層の表面において、一辺を500μmとする任意の正方形区画内に存在するクラックの数が40個以下であることを特徴とする請求項1〜8のいずれか1項に記載の半導体積層構造。
【請求項10】
前記ZnO基板の成長面と{0001}面のなす角度が10°以上である請求項1〜9のいずれか1項に記載の半導体積層構造。
【請求項11】
前記ZnO基板の成長面と{0001}面のなす角度が90°である請求項1〜9のいずれか1項に記載の半導体積層構造。
【請求項12】
前記ZnO基板の成長面が{1−100}または{11−20}面である請求項1〜9のいずれか1項に記載の半導体積層構造。
【請求項13】
請求項1〜12のいずれか1項に記載の半導体積層構造上にその他の層が形成されていることを特徴とする半導体積層構造。
【請求項14】
請求項1〜12のいずれか1項に記載の半導体積層構造上に発光デバイス構造を含むその他の層が形成されていることを特徴とする半導体発光デバイス。
【請求項15】
請求項1〜12のいずれか1項に記載の半導体積層構造上に発光デバイス構造を含むその他の層が形成され、前記半導体積層構造からZnO基板が除去されていることを特徴とする半導体発光デバイス。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2010−53002(P2010−53002A)
【公開日】平成22年3月11日(2010.3.11)
【国際特許分類】
【出願番号】特願2008−222151(P2008−222151)
【出願日】平成20年8月29日(2008.8.29)
【出願人】(591243103)財団法人神奈川科学技術アカデミー (271)
【出願人】(504137912)国立大学法人 東京大学 (1,942)
【出願人】(000005968)三菱化学株式会社 (4,356)
【Fターム(参考)】
【公開日】平成22年3月11日(2010.3.11)
【国際特許分類】
【出願日】平成20年8月29日(2008.8.29)
【出願人】(591243103)財団法人神奈川科学技術アカデミー (271)
【出願人】(504137912)国立大学法人 東京大学 (1,942)
【出願人】(000005968)三菱化学株式会社 (4,356)
【Fターム(参考)】
[ Back to top ]