【課題】過剰なエッチングによる不良を減少させるための表示基板の製造方法を提供する。
【解決手段】互いに交差する信号ラインによって定義された複数の単位画素Ｐを有する表示領域ＤＡと表示領域ＤＡを取り囲む周辺領域ＰＡを含む基板１１０上にフォトレジスト膜を塗布する段階と、フォトレジスト膜をパターニングして、表示領域ＤＡで信号ラインとオーバーラップされる第１パターン部Ｐ１と、周辺領域ＰＡで信号ラインと重畳されない領域に形成された複数のダミー開口部ＤＯを含む第２パターン部Ｐ２とを形成する段階と、第１パターン部Ｐ１及び第２パターン部Ｐ２が形成された基板１１０上に透明電極層１１７ａ、１１７ｂを形成する段階と、ストリップ溶液で第１パターン部Ｐ１、第２パターン部Ｐ２、及び第１及び第２パターン部上に形成された透明電極層１１７ａ、１１７ｂを除去して、単位画素Ｐに対応する画素電極ＰＥ及びダミー開口部ＤＯに対応するダミー電極ＤＭを形成する段階と、を含む。 （もっと読む）

【課題】信頼性の高いＬＤＤ構造のＴＦＴを形成することが可能な半導体装置の製造方法、及び電気光学装置の製造方法を提供する。
【解決手段】第１領域１５５のＰＭＯＳＴＦＴと、第２領域１５６のＬＤＤを備えるＮＭＯＳＴＦＴと、第３領域１５７のＬＤＤを備えるＮＭＯＳＴＦＴとを製造する製造方法は、厚みの異なる２種類の多階調レジスト２１１，２１２を形成し、多階調レジスト２１１，２１２をマスクとして不純物の注入とアッシングとを繰り返し、セルフアラインでＬＤＤを形成する工程を有する。 （もっと読む）

【課題】フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いたＴＦＴの特性の低下を抑制することにある。
【解決手段】マトリクス状の複数の画素電極Ｐと、各画素電極Ｐに接続されたＴＦＴ５と、互いに平行に延びる複数のソース線１５ａとを備え、ＴＦＴ５が、絶縁基板１０上のゲート電極１１ａと、ゲート電極１１ａを覆うゲート絶縁膜１２ａと、ゲート絶縁膜１２ａ上でゲート電極１１ａに重なる酸化物半導体層１３ａと、酸化物半導体層１３ａに接続されたソース電極１７ａ及びドレイン電極１７ｂとを備え、ソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間には、酸化物半導体層１３ａを覆う保護絶縁膜１４ａが設けられ、各ソース線１５ａは、金属材料により形成され、ソース電極１７ａ及びドレイン電極１７ｂは、各画素電極Ｐと同一材料により形成されている。 （もっと読む）

【課題】酸化亜鉛に代表される酸化物半導体膜を用いて薄膜トランジスタを形成すること
で、作製プロセスを複雑化することなく、尚かつコストを抑えることができる半導体装置
及びその作製方法を提供することを目的とする。
【解決手段】基板上にゲート電極を形成し、ゲート電極を覆ってゲート絶縁膜を形成し、
ゲート絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に第１の導電膜及び第２の
導電膜を形成する半導体装置であって、酸化物半導体膜は、チャネル形成領域において少
なくとも結晶化した領域を有する。 （もっと読む）

【課題】半導体装置をより少ない工程で作製する。
【解決手段】トランジスタと、画素電極とを有し、トランジスタは、第１のゲート電極と、第１のゲート電極上の第１の絶縁層と、第１の絶縁層上の半導体層と、半導体層上の第２の絶縁層と、第２の絶縁層上の第２のゲート電極とを有し、第１のゲート電極は、第１の絶縁層を介して、半導体層と重なる領域を有し、第２のゲート電極は、第２の絶縁層を介して、半導体層と重なる領域を有し、画素電極は、第２の絶縁層上に設けられ、第１の領域は、第２のゲート電極の少なくとも一部が、半導体層の少なくとも一部と重なる領域のうちの、少なくとも一部の領域であり、第２の領域は、画素電極が設けられた領域のうちの、少なくとも一部の領域であり、第１の領域における第２の絶縁層は、第２の領域における第２の絶縁層よりも薄い。 （もっと読む）

【課題】薄膜トランジスタ液晶表示装置の薄膜トランジスタ及びその製造方法を提供する。
【解決手段】ゲート電極、ゲート絶縁層、活性層及びソースドレイン電極を有した薄膜トランジスタであって、該ゲート電極は該活性層のチャンネル領域と重なり、該ゲート絶縁層は該ゲート電極と該活性層間に設けられており、該ソースドレイン電極と該活性層のソースドレイン領域は重なり、該活性層と前記ソースドレイン電極間に電子の走行を許容する薄いＳｉＮｘ又はＳｉＯｘＮｙ層が設けられる。 （もっと読む）

【課題】酸化亜鉛に代表される酸化物半導体膜を用いて薄膜トランジスタを形成すること
で、作製プロセスを複雑化することなく、尚かつコストを抑えることができる半導体装置
及びその作製方法を提供することを目的とする。
【解決手段】基板上にゲート電極を形成し、ゲート電極を覆ってゲート絶縁膜を形成し、
ゲート絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に第１の導電膜及び第２の
導電膜を形成する半導体装置であって、酸化物半導体膜は、チャネル形成領域において少
なくとも結晶化した領域を有する。 （もっと読む）

【課題】大きい仕事関数および高い電気伝導度を有する電極を具備した電子素子を提供する。
【解決手段】０．１Ｓ／ｃｍ以上の電気伝導度を有する導電性物質および低表面エネルギー物質を含み、第１面と、前記第１面に対向する第２面と、を有し、前記第２面の低表面エネルギー物質の濃度が、前記第１面の低表面エネルギー物質の濃度より高く、前記第２面の仕事関数が５．０ｅＶ以上であり、かつ前記第２面の電気伝導度が１Ｓ／ｃｍ以上である大きい仕事関数および高い電気伝導度を有する電極、を具備した電子素子である。 （もっと読む）

【課題】新規な多層膜構造体及びその形成方法を提供すること。
【解決手段】半導体素子用の多層膜構造体の形成方法であって、シリコンを含む基板上に、ゲルマニウム錫混晶からなる半導体層を形成する半導体層形成工程と、前記半導体層上に表面保護層を形成する表面保護層形成工程と、前記半導体層に熱処理を施すことにより、前記ゲルマニウム錫混晶と前記シリコンを含む基板との固相反応を進め、シリコンゲルマニウム錫混晶からなる半導体歪印加層を形成する半導体歪印加層形成工程と、前記表面保護層を除去する除去工程と、前記半導体歪印加層の上方に、前記除去工程後に、歪半導体層を積層する積層工程とを含むことを特徴とする多層膜構造体の形成方法。 （もっと読む）

【課題】アレイ基板及びその製造方法を提供する。
【解決手段】本発明による製造方法は、基板に無機材料の突起を形成するステップと；それぞれ第一透明導電層と第一金属層からなる反射領域パターン、ゲートライン及びゲートラインから分岐して出されるゲート電極と共通電極を形成するステップと；半導体層からなる活性化ランドパターンと第二金属層からなるデータラインパターンを形成し、活性化ランドパターン上でデータラインに接続されるソース電極とドレイン電極、及び半導体層からなるチャネルを形成するステップと；基板に無機材料を塗布し、無機材料に対して焼き戻し工程を行って一平坦層を形成し、ドレイン電極にビアホールを形成するステップと；反射領域に、ビアホールを介してドレイン電極に接続され且つ第二透明導電層からなる画素電極を形成するステップと、を有する。 （もっと読む）

【課題】チャネルとなるナノワイアの周囲をゲート電極が取り巻いて形成されているＦＥＴが、より容易に高い精度で製造できるようにする。
【解決手段】被覆ナノワイア１０３を配置した基板１２１のゲート電極形成領域の上に、被覆ナノワイア１０３に交差して下部ゲート電極１２２に重なる上部ゲート電極１２４を形成する。上部ゲート電極１２４の形成は、公知のリソグラフィー技術とリフトオフとにより行えばよい。例えば、被覆ナノワイア１０３が下部ゲート電極１２２と交差して配置されている基板１２１の上に、電子ビーム露光により電極形成部に開口を備えるレジストパターンを形成し、この上に、電極材料を堆積する。この後、先に形成してあるレジストパターンを除去すれば、上部ゲート電極１２４が形成できる。 （もっと読む）

【課題】有機半導体層の形成位置について、別途精密な制御を必要とすることなく、高精細なパターニングが行われた有機半導体層を有する有機薄膜トランジスタ及びその製造方法を提供することにある。
【解決手段】ソース電極１、ドレイン電極２、ゲート電極３、有機半導体層４及びゲート絶縁膜５を備え前記ソース電極１及び前記ドレイン電極２の表面エネルギーが、いずれも30mN／m以下であることを特徴とする。 （もっと読む）

【課題】粉末ターゲットを用いて、酸素の含有率の少ない高品質なシリコン薄膜を高速で成膜することができるスパッタリング方法及び装置を提供することを目的とする。
【解決手段】スパッタ成膜を行う前段階に、ターゲット材料８近傍に設置した高融点金属フィラメント１４を加熱することで、真空チャンバ１内に導入したガスを分解し活性種を生成する。この活性種を用いて、ターゲット材料８表面の酸化膜の還元や真空チャンバ壁及び部材についた堆積膜の除去を行うことで、スパッタ成膜中の酸素量を低減させ、高品質なシリコン薄膜を形成する。 （もっと読む）

【課題】ソース配線とゲート配線とが製造工程中の静電気によるショートを防止すること
が可能な液晶表示装置の素子構造を提供することを目的とする。
【解決手段】ソース配線が第１の半導体層、第２の半導体層、及び導電層によって構成さ
れる。そして、ソース配線とゲート配線の交差部において、ソース配線の端部の導電層を
除去して、半導体層がはみ出した形状とする。なお、ゲート配線、第１の半導体層、第２
の半導体層、及び導電層の材料はＴＦＴを形成するために用いた材料と同一の材料からな
る。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置を提供する。
【解決手段】絶縁層に凸状部またはトレンチ（溝部）を形成し、該凸状部またはトレンチに接して半導体層のチャネル形成領域を設けることで、チャネル形成領域を基板垂直方向に延長させる。これによって、トランジスタの微細化を達成しつつ、実効的なチャネル長を延長させることができる。また、半導体層成膜前に、半導体層が接する凸状部またはトレンチの上端コーナー部に、Ｒ加工処理を行うことで、薄膜の半導体層を被覆性良く成膜する。 （もっと読む）

【課題】本発明は、簡便な工程で製造可能な、電荷注入効率に優れた薄膜トランジスタ基板の製造方法を提供することを主目的とする。
【解決手段】本発明は、基板上に金属電極層を形成する金属電極層形成工程と、上記金属電極層の上面に、電子吸引性または電子供与性の官能基を有する表面処理剤で表面処理を行うことにより、表面処理層積層体を形成する表面処理工程と、上記表面処理層積層体をパターニングし、ソース電極およびドレイン電極を形成するパターニング工程と、上記ソース電極および上記ドレイン電極上に有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上にゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有することを特徴とする薄膜トランジスタ基板の製造方法を提供することにより、上記目的を達成する。 （もっと読む）

【課題】プロセスの複雑化を招くことなく、サイリスタとしての機能を実現することの出
来る半導体装置を提供することを課題の一とする。
【解決手段】リセット動作及び初期化動作により所定の電位が記憶されたメモリ回路を有
する半導体装置において、トリガー信号の供給に応じて、メモリ回路の書き換えが行われ
る回路を設ける構成とする。そして、メモリ回路の書き換えにより、半導体装置に流れる
電流を負荷に流す構成とすることで、サイリスタとしての機能を実現しうる半導体装置と
する。 （もっと読む）

【課題】本発明の目的は、新規な半導体シリコン膜及びそのような半導体シリコン膜を有する半導体デバイス、並びにそれらの製造方法を提供することである。
【解決手段】本発明の半導体シリコン膜（１６０）は、複数の細長シリコン粒子（２２）が短軸方向に隣接してなる半導体シリコン膜である。ここでは、細長シリコン粒子（２２）は、複数のシリコン粒子の焼結体である。また、このような半導体シリコン膜（１６０）を製造する本発明の方法は、第１のシリコン粒子分散体を、基材（１００）上に塗布し、乾燥し、光（２００）を照射して、第１の半導体シリコン膜（１３０）を形成する工程、第２のシリコン粒子分散体を、第１の半導体シリコン膜（１３０）に塗布し、乾燥し、光（２００）を照射する工程を含む。ここで、この方法では、第１のシリコン粒子分散体の第１のシリコン粒子の分散が５ｎｍ^２以上である。 （もっと読む）

【課題】粘着剤を介して可撓性基体を剛性基体に短時間で効率よく貼り合わせることが可能な貼り合わせ装置を提供する。
【解決手段】貼り合わせ装置は、積層された転写層および支持層を含む帯状の可撓性基体１を搬送する機構１０と、シート状の剛性基体２を搬送する機構２０と、帯状の可撓性基体を搬送させながら、転写層に粘着剤を塗布する機構３０と、帯状の可撓性基体を搬送させながら、粘着剤が塗布された転写層をシート状に切断する機構４０と、帯状の可撓性基体およびシート状の剛性基体を搬送させながら、シート状に切断された転写層を剛性基体に粘着剤を介して貼り合わせる機構５０とを備える。 （もっと読む）

【課題】半導体素子、例えばＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフまたはエンハンスメントモード動作する半導体素子及び製造方法を提供する。
【解決手段】基板１０上に配設され、内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、該窒化物半導体層３０にオミック接合されたドレイン電極５０と、該ドレイン電極５０と離間して配設され、該窒化物半導体層３０にショットキー接合されたソース電極６０と、該ドレイン電極５０と該ソース電極６０との間の窒化物半導体層３０上及び該ソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、該ドレイン電極５０と離間して誘電層４０上に配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）