【課題】ＦＥＴのソース領域にショットキー電極を形成し、内部にオミックパターン電極を備え、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフ動作すると共に高耐圧及び高電流で動作可能な、半導体素子及び製造方法を提供する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０と離間され、窒化物半導体層３０にショットキー接合されるソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上及びソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、ドレイン電極５０と離間されるように誘電層４０上に配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上部に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】ＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成し、ドレイン電極と該ソース電極との間にフローティングガードリングを設けることによって、ノーマリ−オフで動作する半導体素子を提供する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ショットキー接合されたソース電極６０と、ドレイン電極５０とソース電極６０との間で窒化物半導体層３０にショットキー接合されたフローティングガードリング７５と、ドレイン電極５０とソース電極６０との間及びソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、誘電層４０上に形成され、一部が、誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】高耐圧及び高電流の動作が可能な半導体素子及びその製造方法を提案する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャンネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０の方向に突出した多数のパターン化された突起６１を備え、内部に窒化物半導体層３０にオーミック接合されるオーミックパターン６５を含むソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上に、且つ、パターン化された突起６１を含んでソース電極６０上の少なくとも一部に亘って形成された誘電層４０と、一部が、誘電層４０を間に置いてソース電極６０のパターン化された突起６１部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極７０と、を含んでなる。 （もっと読む）

【課題】半導体素子、例えばＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフまたはエンハンスメントモード動作する半導体素子及び製造方法を提供する。
【解決手段】基板１０上に配設され、内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、該窒化物半導体層３０にオミック接合されたドレイン電極５０と、該ドレイン電極５０と離間して配設され、該窒化物半導体層３０にショットキー接合されたソース電極６０と、該ドレイン電極５０と該ソース電極６０との間の窒化物半導体層３０上及び該ソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、該ドレイン電極５０と離間して誘電層４０上に配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】複雑な作製工程を必要とせず、消費電力を抑えることができる記憶装置、当該記憶装置を用いた信号処理回路を提供する。
【解決手段】インバータまたはクロックドインバータなどの、入力された信号の位相を反転させて出力する位相反転素子を用いた記憶素子内に、データを保持するための容量素子と、当該容量素子における電荷の蓄積および放出を制御するスイッチング素子とを設ける。上記スイッチング素子には、アモルファスシリコン、ポリシリコン、微結晶シリコン、あるいは酸化物半導体等の化合物半導体をチャネル形成領域に含み、そのチャネル長が最小加工線幅の１０倍以上あるいは、１μｍ以上であるトランジスタを用いる。上記記憶素子を、信号処理回路が有する、レジスタやキャッシュメモリなどの記憶装置に用いる。 （もっと読む）

【課題】第１のトランジスタと第２のトランジスタが、ぞれぞれのドレイン領域とソース領域を共有して同一の半導体基板上に形成される構成の半導体装置の製造において、それぞれのトランジスタのソース領域およびドレイン領域の直下に埋め込み絶縁膜を効率的に形成できる製造方法を提供する。
【解決手段】半導体基板上にそれぞれのトランジスタのソース領域およびドレイン領域に対応してトレンチを形成し、前記トレンチをＳｉＧｅ混晶層と半導体層を順次形成することにより充填し、さらに第１のトランジスタのソース領域および第２のトランジスタのドレイン領域直下のＳｉＧｅ混晶層を、素子分離溝を介して選択エッチングにより除去し、第１のトランジスタのドレイン領域および第２のトランジスタのソース領域として共有される拡散領域直下のＳｉＧｅ混晶層を、前記拡散領域に形成した孔を介して選択エッチングし、除去する。 （もっと読む）

【課題】質量密度の高い絶縁膜の製造方法を提案すること。
【解決手段】絶縁膜の製造方法は、基板の上に絶縁膜を形成するステップと、その絶縁膜を処理するステップとを備えている。絶縁膜は、ＳｉとＯとを含んでおり、たとえばＳｉＯ₂膜である。第２のステップでは、絶縁膜の温度を５５１℃以上５７４℃以下として、活性状態の希ガスと活性状態の酸素とを絶縁膜に供給する。 （もっと読む）

【課題】所望の長さのナノワイヤを、所望の向き、位置に配列させる方法。
【解決手段】ナノワイヤの配列方法であって、二つの電極を有する基板上に、両末端が互いに異なる二つの極性であるナノワイヤを静置、第１電極に第１極性の電圧を印加し、その反対の第２極性の片末端を第１電極上に固定、第１電極に第１極性の電圧を印加した状態で、第１電極から第２電極に流体を流す、第１電極の電圧を自然電位に設定後、第２極性の電圧を第２電極に印加し、第１極性の片末端を第２電極に固定、第２電極に第２極性の電圧を印加した状態で、第２電極から第１電極に流体を流す、第２電極の電圧を自然電位に設定後、第１電極に第１極性の電圧を印加し、第２極性の片末端を第１電極上に固定、第１電極に第１極性の電圧を印加した状態で、第２電極から第１電極に流体を流す、第１電極に第１極性の電圧を印加した状態で、第１電極から第２電極に流体を流す、を順次行う。 （もっと読む）

【課題】低温成膜可能な酸化物で半導体膜を形成した逆スタガ型薄膜トランジスタであって、半導体膜上に形成した保護膜の紫外線等に対する耐光性と耐環境安定性を向上させてなる薄膜トランジスタ及びその製造方法を提供する。
【解決手段】基板１上にパターン形成されたゲート電極２と、ゲート電極２を覆うゲート絶縁膜３と、ゲート絶縁膜３上にパターン形成された酸化物半導体膜４と、酸化物半導体膜４上にパターン形成されたソース電極６Ｓ及びドレイン電極６Ｄと、ソース電極６Ｓ及びドレイン電極６Ｄ間に露出する酸化物半導体膜４を少なくとも覆う保護膜７とを有するボトムゲートトップコンタクト構造の薄膜トランジスタ１０であって、保護膜７を、酸化物半導体材料で形成する。このとき、酸化物半導体膜４及び保護膜７が、ＩｎＭＺｎＯ（ＭはＧａ，Ａｌ，Ｆｅのうち少なくとも１種）を含むアモルファス酸化物である酸化物半導体材料からなることが好ましい。 （もっと読む）

【課題】簡易な工程で製造歩留まりを向上させることが可能なデバイスの製造方法および表示装置の製造方法等を提供する。
【解決手段】基板１１上にデバイス（ＴＦＴ層１２）を形成する工程は、薄膜を形成する工程（工程Ｓ１１）と、薄膜上にフォトレジスト膜を形成する工程（工程Ｓ１２）と、露光マスクＭ１を用いてフォトレジスト膜に対して露光を行う露光工程（工程Ｓ１３）と、露光がなされたフォトレジスト膜をエッチングする工程（工程Ｓ１５）とを含んでいる。露光工程では、フォトレジスト膜に対する露光を複数回連続して行う（工程Ｓ１３１，Ｓ１３２）。これにより、製造工程の増加を抑えつつ、異物の混入等に起因した薄膜パターンにおけるエッチング不良を低減することができる。 （もっと読む）

【課題】折り曲げ耐性が向上したコプレナ型の酸化物半導体を提供し、また、コンタクトホールを精巧に形成するコプレナ型の酸化物半導体の製造方法を提供する。
【解決手段】絶縁性を有する基板と、前記基板上に配置され、チャネル領域及び電極接続領域を有する酸化物半導体層と、前記酸化物半導体層上に配置され、コンタクトホールを有するゲート絶縁層と、前記ゲート絶縁層上に配置されたソース電極、ドレイン電極、及びゲート電極と、を有するコプレナ型の酸化物半導体素子であって、前記ゲート絶縁層は、架橋ポリマーで形成されていることを特徴とするコプレナ型の酸化物半導体素子とその製造方法。 （もっと読む）

【課題】有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングした有機半導体素子を得ることができる有機半導体素子の製造方法を提供する。
【解決手段】液晶性有機半導体材料を配向させる配向層１上にソース電極２およびドレイン電極３を形成するソース電極およびドレイン電極形成工程と、上記ソース電極および上記ドレイン電極を覆うように上記配向層上に、液晶性有機半導体材料を有する有機半導体層４を形成する有機半導体層形成工程と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域Ｃ上に、誘電体層５を形成する誘電体層形成工程と、上記誘電体層が形成された上記有機半導体層を上記液晶性有機半導体材料の液晶相温度でアニール処理するアニール処理工程と、を有することを特徴とする有機半導体素子の製造方法。 （もっと読む）

【課題】簡便な工程で、有機半導体層の移動度を低下させることなくパターニングした有機半導体素子を得ることができる有機半導体素子の製造方法を提供する。
【解決手段】ソース電極１およびドレイン電極２を覆うように有機半導体層３を形成する有機半導体層形成工程と、上記有機半導体層上の少なくとも上記ソース電極１および上記ドレイン電極２間のチャネル領域Ｃ上に、第一誘電体層４を形成する第一誘電体層形成工程と、上記第一誘電体層を覆うように上記有機半導体層上に、第二誘電体層５を形成する第二誘電体層形成工程と、を有し、第二誘電体層５は、第一誘電体層４の周囲で有機半導体層３と接触する接触部を有し、接触部Ｘにおける有機半導体層３および第二誘電体層５の界面に、有機半導体層と第二誘電体層とが混ざり合った混合層６を形成することを特徴とする有機半導体素子の製造方法。 （もっと読む）

【課題】良好な特性を有する有機トランジスタを、インクジェット法により製造する。
【解決手段】有機半導体層７は、インクジェット法によって、有機半導体材料を溶媒に溶解した有機半導体溶液を塗布して形成され、塗布された有機半導体溶液の縁部７１が、ソース電極５とドレイン電極６間に配置されるように、ソース電極５とドレイン電極６間のちょうど中間位置よりずらした位置に、塗布領域の中心が位置するように、有機半導体溶液を塗布することを特徴とする。また、ソース電極５が配置されている位置、又はドレイン電極６が配置されている真上に、塗布領域の中心が位置するように、有機半導体溶液を塗布する。 （もっと読む）

【課題】所定の長さのナノワイヤを所定の向きに、所定の位置に配列させる方法、並びに所定の長さのナノワイヤを分離抽出する方法を提供する。
【解決手段】基板上の所定の位置にナノワイヤを配置するためのナノワイヤの配列方法であって、前記ナノワイヤの両端を固定するための、所定の距離を離間させた対となる固定化部位を設けた基板を作製する工程と、両末端に前記基板上の固定化部位と特異的な結合を形成するための結合部位を有するナノワイヤを作製する工程と、前記ナノワイヤを含有する液を前記基板上に分散させ、前記ナノワイヤの結合部位を前記基板上の固定化部位に結合させる工程と、前記対となる固定化部位の相対する方向に対して略垂直に流体を流す工程とを順次行うことを特徴とする。 （もっと読む）

【課題】有機半導体層のパターン精度が良好であり、トランジスタ特性に優れた有機半導体素子を容易に製造することが可能な製造方法を提供すること。
【解決手段】液晶性有機半導体材料を配向させる配向層１上にソース電極２およびドレイン電極３を形成する電極形成工程と、ソースおよびドレイン電極を覆うように配向層１上に、液晶性有機半導体材料を有する有機半導体層４を形成する工程と、基板５と上記基板上にパターン状に形成された親液部６および撥液部７を有する有機半導体層転写基板８を用い、撥液部がソースおよびドレイン電極間のチャネル領域Ｃ上に配置されるように、有機半導体層４上に積層して、親液部６上に、その液晶相温度で熱転写する工程と、液晶相温度よりも低い温度で、配向層１から剥離することにより、親液部６上に熱転写された有機半導体層４を配向層１から除去する工程と、を有することを特徴とする有機半導体素子の製造方法。 （もっと読む）

【課題】高い精度で効率良く有機半導体をパターニングすることができる有機半導体素子の製造方法を提供する。
【解決手段】有機半導体層形成用溶液に対して撥液性がある撥液部２を有する基体１と、前記基体１上に形成されたソース電極３及びドレイン電極４と、前記基体１の撥液部２の一部上に形成された遮蔽層５とを有し、前記ソース電極３及び前記ドレイン電極４に金もしくは／及び白金、又は酸化還元電位が銀以下の金属が含まれている有機半導体素子用基板６上に紫外線又は含酸素プラズマを前記有機半導体素子用基板６に照射して、前記有機半導体層形成用溶液に対して親液性がある親液部７に変性する有機半導体素子用基板６の形成工程と、有機半導体層８の形成工程と、前記ソース電極３及び前記ドレイン電極４に酸化還元電位が銀以下の金属が含まれている場合は還元工程と、を有する有機半導体素子の製造方法。 （もっと読む）

【課題】酸化物半導体上の保護膜形成時などにおける酸化物半導体表面の欠陥（ダメージ）に伴うＴＦＴ特性の劣化を、新たな処理工程を設けることなく簡易に且つ確実に低減することができ、製造コストの低減化、生産性および歩留まりの向上を実現できる技術を提供する。
【解決手段】本発明の薄膜トランジスタ構造は、薄膜トランジスタの半導体層に用いられ、Ｉｎ、Ｚｎ、およびＳｎの金属元素を含むＩｎ−Ｚｎ−Ｓｎ酸化物と；前記Ｉｎ−Ｚｎ−Ｓｎ酸化物の上部に表面層と、を有している。保護膜形成前の表面層をＸ線光電子分光法（ＸＰＳ）で検出し、酸素の１ｓ電子（Ｏ１ｓ）に帰属するピークエネルギーの強度をピーク分離によって求めたとき、下記式（１）の関係を満足する。
Ｂ／（Ａ＋Ｂ）≧０．３３ ・・・ （１）
Ａは、金属元素と結合するＯ１ｓのピークエネルギーの強度、
Ｂは、Ｃおよび／またはＨの非金属元素と結合するＯ１ｓのピークエネルギーの
強度を意味する。 （もっと読む）

【課題】高い精度で効率良くパターニングすることができる有機半導体素子の製造方法を提供する。
【解決手段】有機半導体層形成用溶液に対して撥液性がある撥液部２を有する基体１を準備する第１工程、前記基体１の撥液部２上に遮蔽層５を形成する第２工程、前記基体１の撥液部２の一部を前記有機半導体層形成用溶液に対して親液性がある親液部７に変性する第３工程、及び、前記第１工程、前記第２工程、または前記第３工程の後に行い、前記基体１上にソース電極３及びドレイン電極４を形成する第４工程を有する有機半導体素子用基板６の形成工程と、有機半導体層８を親液部７上に形成する有機半導体層８の形成工程と、を有する有機半導体素子の製造方法。 （もっと読む）

【課題】低いエネルギー付与でπ電子共役化合物を得る製造方法、及びこの技術を利用し、難溶性π電子共役系化合物の連続した薄膜の効率的な製造方法を提供する。更に該薄膜の有機電子デバイスへ応用する。
【解決手段】π電子共役系化合物前駆体（Ｉ）を含む溶媒の塗工液を基材に塗布して形成された塗工膜より、式（II）で示される脱離性置換基を脱離させ（Ｉａ）で示されるπ電子共役系化合物を含有する膜状体を生成することを特徴とする膜状体の製造方法。


［式（Ｉ）、（Ｉａ）、（II）中、ＸおよびＹは水素原子もしくは脱離性置換基を表す。Ｑ_２乃至Ｑ_５はそれぞれ独立して水素原子、ハロゲン原子または、１価の有機基であり、Ｑ_１とＱ_６は水素原子、ハロゲン原子または、前記脱離性置換基以外の一価の有機基である。Ｑ_１乃至Ｑ_６は隣り合った基同士でそれぞれ結合して環を形成していてもよい。］ （もっと読む）