アクティブマトリクス基板及びそれを備えた表示パネル
【課題】フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いたＴＦＴの特性の低下を抑制することにある。
【解決手段】マトリクス状の複数の画素電極Ｐと、各画素電極Ｐに接続されたＴＦＴ５と、互いに平行に延びる複数のソース線１５ａとを備え、ＴＦＴ５が、絶縁基板１０上のゲート電極１１ａと、ゲート電極１１ａを覆うゲート絶縁膜１２ａと、ゲート絶縁膜１２ａ上でゲート電極１１ａに重なる酸化物半導体層１３ａと、酸化物半導体層１３ａに接続されたソース電極１７ａ及びドレイン電極１７ｂとを備え、ソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間には、酸化物半導体層１３ａを覆う保護絶縁膜１４ａが設けられ、各ソース線１５ａは、金属材料により形成され、ソース電極１７ａ及びドレイン電極１７ｂは、各画素電極Ｐと同一材料により形成されている。
【解決手段】マトリクス状の複数の画素電極Ｐと、各画素電極Ｐに接続されたＴＦＴ５と、互いに平行に延びる複数のソース線１５ａとを備え、ＴＦＴ５が、絶縁基板１０上のゲート電極１１ａと、ゲート電極１１ａを覆うゲート絶縁膜１２ａと、ゲート絶縁膜１２ａ上でゲート電極１１ａに重なる酸化物半導体層１３ａと、酸化物半導体層１３ａに接続されたソース電極１７ａ及びドレイン電極１７ｂとを備え、ソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間には、酸化物半導体層１３ａを覆う保護絶縁膜１４ａが設けられ、各ソース線１５ａは、金属材料により形成され、ソース電極１７ａ及びドレイン電極１７ｂは、各画素電極Ｐと同一材料により形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板及びそれを備えた表示パネルに関し、特に、酸化物半導体を用いた薄膜トランジスタを備えたアクティブマトリクス基板及びそれを備えた表示パネルに関するものである。
【背景技術】
【０００２】
アクティブマトリクス基板では、画像の最小単位である各画素毎に、スイッチング素子として、例えば、薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）が設けられている。
【０００３】
一般的なＴＦＴは、例えば、絶縁基板上に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁膜と、ゲート絶縁膜上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに対峙するように設けられたソース電極及びドレイン電極とを備えている。ここで、アモルファスシリコンを用いたＴＦＴでは、半導体層が、チャネル領域を有する真性アモルファスシリコン層と、チャネル領域が露出するように真性アモルファスシリコン層に積層されたＮ＋アモルファスシリコン層とを備えている。そして、アモルファスシリコンを用いたＴＦＴでは、真性アモルファスシリコン層を薄膜化するために、真性アモルファスシリコン層上にチャネル保護層が積層されたエッチストッパ型のＴＦＴが実用化されている。
【０００４】
例えば、特許文献１には、真性アモルファスシリコンからなる半導体薄膜の上面の所定の箇所に窒化シリコンからなるチャネル保護膜（チャネル保護層）が設けられたＴＦＴが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１４８６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１２は、エッチストッパ型のＴＦＴ１０５を備えた従来のアクティブマトリクス基板１２０の断面図である。
【０００７】
このアクティブマトリクス基板１２０は、以下に説明するように、５枚のフォトマスクを用いて製造することができる。
【０００８】
まず、絶縁基板１１０上に金属膜を成膜した後に、その金属膜を第１のフォトマスクを用いてパターニングして、ゲート電極１１１を形成する。
【０００９】
続いて、ゲート電極１１１を覆うように、ゲート絶縁膜１１２、真性アモルファスシリコン層１１３ａとなる真性アモルファスシリコン膜、及びチャネル保護層１１４となる無機絶縁膜を順に成膜した後に、その無機絶縁膜を第２のフォトマスクを用いてパターニングして、チャネル保護層１１４を形成する。
【００１０】
そして、チャネル保護層１１４を覆うように、Ｎ＋アモルファスシリコン層１１３ｂとなるＮ＋アモルファスシリコン膜、並びにソース電極１１５ａ及びドレイン電極１１５ｂとなる金属膜を順に成膜した後に、その金属膜、その下層のＮ＋アモルファスシリコン膜、及びその下層の真性アモルファスシリコン膜を第３のフォトマスクを用いてパターニングして、真性アモルファスシリコン層１１３ａ、Ｎ＋アモルファスシリコン層１１３ｂ、ソース電極１１５ａ及びドレイン電極１１５ｂを形成する。
【００１１】
さらに、ソース電極１１５ａ及びドレイン電極１１５ｂを覆うように、層間絶縁膜１１６となる無機絶縁膜を成膜した後に、その無機絶縁膜を第４のフォトマスクを用いてパターニングして、コンタクトホールを有する層間絶縁膜１１６を形成する。
【００１２】
最後に、層間絶縁膜１１６を覆うように、画素電極１１７となる透明導電膜を成膜した後に、その透明導電膜を第５のフォトマスクを用いてパターニングして、画素電極１１７を形成する。
【００１３】
このアクティブマトリクス基板１２０では、製造コストを抑制する観点から、フォトマスクの枚数を５枚に削減しているために、チャネル保護層１１４、ソース電極１１５ａ及びドレイン電極１１５ｂをマスクとして、Ｎ＋アモルファスシリコン膜及び真性アモルファスシリコン膜をエッチングするので、真性アモルファスシリコン層１１３ａの周端の側面がソース電極１１５ａ及びドレイン電極１１５ｂから露出している。
【００１４】
ところで、アモルファスシリコンの半導体層を用いた従来のＴＦＴに代わって、近年、酸化物半導体の半導体層を用いたＴＦＴが提案されている。
【００１５】
そして、上述した５枚のフォトマスクを用いた製造方法に基づいて、酸化物半導体の半導体層を用いた（ＴＦＴを備えた）アクティブマトリクス基板を製造する場合には、酸素欠陥によりキャリア電子が多く発生し易い酸化物半導体の半導体層の周端の側面が、アモルファスシリコンの半導体層を用いたアクティブマトリクス基板１２０と同様に、ソース電極及びドレイン電極から露出してしまうので、ソース電極及びドレイン電極を形成する際のエッチングや層間絶縁膜を形成する際のＣＶＤ（Chemical Vapor Deposition）において半導体層がダメージを受けたりして、ＴＦＴの特性が低下するおそれがある。
【００１６】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いた薄膜トランジスタの特性の低下を抑制することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明は、ソース電極及びドレイン電極と酸化物半導体層との間に酸化物半導体層を覆うように保護絶縁膜を設けるようにしたものである。
【００１８】
具体的に本発明に係るアクティブマトリクス基板は、マトリクス状に設けられた複数の画素電極と、上記各画素電極にそれぞれ接続された複数の薄膜トランジスタと、互いに平行に延びるように設けられた複数のソース線とを備え、上記各薄膜トランジスタが、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体層と、互いに対峙するように設けられ、該酸化物半導体層にそれぞれ接続されたソース電極及びドレイン電極とを備えたアクティブマトリクス基板であって、上記ソース電極及びドレイン電極と上記酸化物半導体層との間には、該酸化物半導体層を覆うように保護絶縁膜が設けられ、上記各ソース線は、金属材料により形成され、上記ソース電極及びドレイン電極は、上記各画素電極と同一材料により形成されていることを特徴とする。
【００１９】
上記の構成によれば、各薄膜トランジスタにおいて、ソース電極及びドレイン電極と酸化物半導体層との間に酸化物半導体層を覆うように保護絶縁膜が設けられているので、例えば、ソース電極（、ソース電極に接続するソース線）及びドレイン電極を形成するために、導電膜をエッチングによりパターニングする際に、並びに各画素電極の下層となる層間絶縁膜を形成するために、無機絶縁膜をＣＶＤにより成膜する際に、酸化物半導体層が表面に露出しないことになる。そのため、酸化物半導体層がエッチングやＣＶＤでダメージを受け難くなるので、薄膜トランジスタの特性の低下が抑制される。また、上記構成のアクティブマトリクス基板は、第１のフォトマスクを用いてゲート電極を形成し、第２のフォトマスクを用いて酸化物半導体層を形成し、（場合によっては第３のフォトマスクを用いて、ソース電極に接続するソース線を形成し、）第３（又は第４）のフォトマスクを用いて保護絶縁膜を形成し、第４（又は第５）のフォトマスクを用いて画素電極、ソース電極及びドレイン電極を形成するので、計４枚（又は５枚）のフォトマスクを用いて製造される。したがって、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いた薄膜トランジスタの特性の低下が抑制される。
【００２０】
上記ドレイン電極は、上記各画素電極と一体に形成され、上記ソース電極は、上記各画素電極と同一層に形成されていてもよい。
【００２１】
上記の構成によれば、ドレイン電極が各画素電極と一体に形成され、ソース電極が各画素電極と同一層に同一材料により形成されているので、各画素電極、ソース電極及びドレイン電極が、透明導電膜などの導電膜をパターニングして形成される。
【００２２】
上記各ソース線と交差する方向に互いに平行に延びるように設けられた複数のゲート線を備え、上記各ゲート線と上記各ソース線との交差部分には、上記ゲート絶縁膜及び保護絶縁膜が配置されていてもよい。
【００２３】
上記の構成によれば、各ゲート線と各ソース線との交差部分にゲート絶縁膜及び保護絶縁膜が配置されているので、各ゲート線と各ソース線との交差部分に配置される絶縁膜が厚膜化され、ソース−ゲート間の容量が低減されると共に、ソース−ゲート間の短絡が抑制される。
【００２４】
上記保護絶縁膜は、塗布型の絶縁膜であってもよい。
【００２５】
上記の構成によれば、保護絶縁膜が比較的厚く形成され易い塗布型の絶縁膜であるので、ソース−ゲート間の容量がいっそう低減されると共に、ソース−ゲート間の短絡がいっそう抑制される。
【００２６】
上記各画素電極と上記保護絶縁膜との間には、層間絶縁膜が設けられていてもよい。
【００２７】
上記構成によれば、各画素電極と保護絶縁膜との間に層間絶縁膜が設けられているので、例えば、ソース線を層間絶縁膜で被覆して保護することが可能になる。
【００２８】
また、本発明に係る表示パネルは、互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、上記アクティブマトリクス基板は、マトリクス状に設けられた複数の画素電極と、上記各画素電極にそれぞれ接続された複数の薄膜トランジスタと、互いに平行に延びるように設けられた複数のソース線とを備え、上記各薄膜トランジスタが、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体層と、互いに対峙するように設けられ、該酸化物半導体層にそれぞれ接続されたソース電極及びドレイン電極とを備え、上記ソース電極及びドレイン電極と上記酸化物半導体層との間には、該酸化物半導体層を覆うように保護絶縁膜が設けられ、上記各ソース線は、金属材料により形成され、上記ソース電極及びドレイン電極は、上記各画素電極と同一材料により形成されていることを特徴とする。
【００２９】
上記の構成によれば、各薄膜トランジスタにおいて、ソース電極及びドレイン電極と酸化物半導体層との間に酸化物半導体層を覆うように保護絶縁膜が設けられているので、例えば、ソース電極（、ソース電極に接続するソース線）及びドレイン電極を形成するために、導電膜をエッチングによりパターニングする際に、並びに各画素電極の下層となる層間絶縁膜を形成するために、無機絶縁膜をＣＶＤにより成膜する際に、酸化物半導体層が表面に露出しないことになる。そのため、酸化物半導体層がエッチングやＣＶＤでダメージを受け難くなるので、薄膜トランジスタの特性の低下が抑制される。また、上記構成のアクティブマトリクス基板は、第１のフォトマスクを用いてゲート電極を形成し、第２のフォトマスクを用いて酸化物半導体層を形成し、（場合によっては第３のフォトマスクを用いて、ソース電極に接続するソース線を形成し、）第３（又は第４）のフォトマスクを用いて保護絶縁膜を形成し、第４（又は第５）のフォトマスクを用いて画素電極、ソース電極及びドレイン電極を形成するので、計４枚（又は５枚）のフォトマスクを用いて製造される。したがって、互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、それらの両基板の間に設けられた表示媒体層とを備えた表示パネルにおいて、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いた薄膜トランジスタの特性の低下が抑制される。
【発明の効果】
【００３０】
本発明によれば、ソース電極及びドレイン電極と酸化物半導体層との間に酸化物半導体層を覆うように保護絶縁膜が設けられているので、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いた薄膜トランジスタの特性の低下を抑制することができる。
【図面の簡単な説明】
【００３１】
【図１】図１は、実施形態１に係る液晶表示パネル５０の断面図である。
【図２】図２は、液晶表示パネル５０を構成するアクティブマトリクス２０ａの各画素を示す平面図である。
【図３】図３は、アクティブマトリクス基板２０ａのゲート端子１７ｃａが形成された部分の平面図である。
【図４】図４は、アクティブマトリクス基板２０ａのソース端子１７ｃｂが形成された部分の平面図である。
【図５】図５は、アクティブマトリクス基板２０ａのゲートソース接続部１７ｄが形成された部分の平面図である。
【図６】図６は、アクティブマトリクス基板２０ａの画素部の断面図である。
【図７】図７は、アクティブマトリクス基板２０ａのゲート端子１７ｃａ及びソース端子１７ｃｂが形成された部分の断面図である。
【図８】図８は、アクティブマトリクス基板２０ａのゲートソース接続部１７ｄが形成された部分の断面図である。
【図９】図９は、アクティブマトリクス基板２０ａの製造工程を示す説明図である。
【図１０】図１０は、実施形態２に係る液晶表示パネルを構成するアクティブマトリクス基板２０ｂの製造工程を示す説明図である。
【図１１】図１１は、実施形態３に係る液晶表示パネルを構成するアクティブマトリクス基板２０ｃ及びその製造工程を示す断面図である。
【図１２】図１２は、エッチストッパ型のＴＦＴ１０５を備えた従来のアクティブマトリクス基板１２０の断面図である。
【発明を実施するための形態】
【００３２】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
【００３３】
《発明の実施形態１》
図１〜図９は、本発明に係るアクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法の実施形態１を示している。具体的に図１は、本実施形態の液晶表示パネル５０の断面図である。また、図２は、液晶表示パネル５０を構成するアクティブマトリクス２０ａの各画素を示す平面図であり、図３は、そのゲート端子１７ｃａが形成された部分の平面図であり、図４は、そのソース端子１７ｃｂが形成された部分の平面図であり、図５は、そのゲートソース接続部１７ｄが形成された部分の平面図である。さらに、図６は、図２中のVI−VI線に沿ったアクティブマトリクス基板２０ａの画素部の断面図であり、図７は、図３及び図４のVII−VII線に沿ったアクティブマトリクス基板２０ａのゲート端子１７ｃａ及びソース端子１７ｃｂが形成された部分の断面図であり、図８は、図５中のVIII−VIII線に沿ったアクティブマトリクス２０ａのゲートソース接続部１７ｄが形成された部分の断面図である。
【００３４】
液晶表示パネル５０は、図１に示すように、互いに対向するように設けられたアクティブマトリクス基板２０ａ及び対向基板３０と、アクティブマトリクス基板２０ａ及び対向基板３０の間に表示媒体層として設けられた液晶層４０と、アクティブマトリクス基板２０ａ及び対向基板３０を互いに接着すると共にアクティブマトリクス基板２０ａ及び対向基板３０の間に液晶層４０を封入するために枠状に設けられたシール材３５とを備えている。
【００３５】
アクティブマトリクス基板２０ａは、図２及び図６に示すように、絶縁基板１０上に互いに平行に延びるように設けられた複数のゲート線１１ａと、各ゲート線１１ａの間にそれぞれ設けられ、互いに平行に延びる複数の容量線１１ｂと、各ゲート線１１ａと直交する方向に互いに平行に延びるように設けられた複数のソース線１５ａと、各ゲート線１１ａ及び各ソース線１５ａの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のＴＦＴ５と、マトリクス状に設けられ、各ＴＦＴ５にそれぞれ接続された複数の画素電極Ｐと、各画素電極Ｐを覆うように設けられた配向膜（不図示）とを備え、Ｃｓ ｏｎ Ｃｏｍｍｏｎ構造になっている。
【００３６】
ゲート線１１ａは、画像表示を行う表示領域Ｄ（図１参照）の外側の端子領域Ｔ（図１参照）に引き出され、その端子領域Ｔにおいて、図３及び図７に示すように、ゲート絶縁膜１２ａ、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣｄａを介してゲート端子１７ｃａに接続されている。
【００３７】
ソース線１５ａは、表示領域Ｄ（図１参照）の外側に引き出され、図５及び図８に示すように、層間絶縁膜１６ａに形成されたコンタクトホールＣｇを介してゲートソース接続部１７ｄに接続され、そのゲートソース接続部１７ｄがゲート絶縁膜１２ａ、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣｅを介して中継配線１１ｃに接続され、図４及び図７に示すように、その中継配線１１ｃが端子領域Ｔにおいてゲート絶縁膜１２ａ、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣｄｂを介してソース端子１７ｃｂに接続されている。
【００３８】
ＴＦＴ５は、図２及び図６に示すように、絶縁基板１０上に設けられたゲート電極（１１ａ）と、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜１２ａと、ゲート絶縁膜１２ａ上でゲート電極（１１ａ）に対応する位置に島状に設けられた酸化物半導体層１３ａと、酸化物半導体層１３ａの上層側で互いに対峙するように設けられ、酸化物半導体層１３ａに接続されたソース電極１７ａ及びドレイン電極１７ｂとを備えている。ここで、ソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間には、図６に示すように、酸化物半導体層１３ａのソース電極１７ａ及びドレイン電極１７ｂとの接続部分以外を覆うように設けられた保護絶縁膜１４ａが設けられている。そして、ゲート電極（１１ａ）は、図２に示すように、ゲート線１１ａの一部である。また、ソース電極１７ａは、図２及び図６に示すように、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣａを介して酸化物半導体層１３ａに接続されていると共に、層間絶縁膜１６ａに形成されたコンタクトホールＣｆを介してソース線１５ａに接続されている。また、ドレイン電極１７ｂは、図２及び図５に示すように、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣｂを介して酸化物半導体層１３ａに接続されていると共に、隣り合う一対のゲート線１１ａ及び隣り合う一対のソース線１５ａに囲まれた画素領域に延設されて画素電極Ｐを構成している。さらに、ドレイン電極１７ｂは、図２及び図６に示すように、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣｃを介して容量電極１３ｂに接続され、その容量電極１３ｂがゲート絶縁膜１２ａを介して容量線１１ｂに重なることにより、補助容量を構成している。また、酸化物半導体層１３ａは、例えば、ＩＧＺＯ（Ｉｎ-Ｇａ-Ｚｎ-Ｏ）系、ＩＳｉＺＯ（Ｉｎ-Ｓｉ-Ｚｎ-Ｏ）系、ＩＡｌＺＯ（Ｉｎ-Ａｌ-Ｚｎ-Ｏ）系などの酸化物半導体膜により形成されている。
【００３９】
対向基板３０は、絶縁基板上に格子状に設けられたブラックマトリクス（不図示）並びにそのブラックマトリクスの各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの着色層（不図示）を有するカラーフィルター層（不図示）と、そのカラーフィルター層を覆うように設けられた共通電極（不図示）と、その共通電極上に設けられたフォトスペーサ（不図示）と、その共通電極を覆うように設けられた配向膜（不図示）とを備えている。
【００４０】
液晶層４０は、電気光学特性を有するネマチックの液晶材料などにより構成されている。
【００４１】
上記構成の液晶表示パネル５０では、各画素において、ゲートドライバ（不図示）からゲート信号がゲート線１１ａを介してゲート電極（１１ａ）に送られて、ＴＦＴ５がオン状態になったときに、ソースドライバ（不図示）からソース信号がソース線１５ａを介してソース電極１７ａに送られて、酸化物半導体層１３ａ及びドレイン電極１７ｂを介して、画素電極Ｐに所定の電荷が書き込まれる。このとき、アクティブマトリクス基板２０ａの各画素電極Ｐと対向基板３０の共通電極との間において電位差が生じ、液晶層４０、すなわち、各画素の液晶容量及びその液晶容量に並列に接続された補助容量に所定の電圧が印加される。そして、液晶表示パネル５０では、各画素において、液晶層４０に印加する電圧の大きさによって液晶層４０の配向状態を変えることにより、液晶層４０の光透過率を調整して画像が表示される。
【００４２】
次に、本実施形態の液晶表示パネル５０の製造方法の一例について図９を用いて説明する。ここで、図９は、アクティブマトリクス基板２０ａの製造工程を示す断面図である。なお、本実施形態の製造方法は、アクティブマトリクス基板作製工程、対向基板作製工程及び液晶注入工程を備える。
【００４３】
＜アクティブマトリクス基板作製工程＞
まず、ガラス基板などの絶縁基板１０の基板全体に、スパッタリング法により、例えば、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ２００ｎｍ程度）及びチタン膜（厚さ１００ｎｍ程度）などを順に積層した第１の金属膜を成膜し、その後、第１のフォトマスクを用いたフォトリソグラフィ、第１の金属膜のドライエッチング、レジストの剥離、及び洗浄を行うことにより、図９（ａ）に示すように、ゲート線（ゲート電極）１１ａ、容量線１１ｂ及び中継配線１１ｃを形成する（ゲート電極形成工程）。
【００４４】
続いて、ゲート線（ゲート電極）１１ａ、容量線１１ｂ及び中継配線１１ｃが形成された基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により、例えば、酸化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）などの無機絶縁膜１２を成膜した後に、スパッタリング法により、例えば、ＩＧＺＯ系の酸化物半導体膜（厚さ３０ｎｍ〜３００ｎｍ程度）を成膜し、その後、第２のフォトマスクを用いたフォトリソグラフィ、酸化物半導体膜のウエットエッチング、レジストの剥離、及び洗浄を行うことにより、図９（ｂ）に示すように、酸化物半導体層１３ａ及び容量電極１３ｂを形成する（半導体層形成工程）。なお、本実施形態では、単層の無機絶縁膜１２を例示したが、例えば、下層が窒化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）により構成され、上層が酸化シリコン膜（例えば、２０ｎｍ〜１５０ｎｍ程度）により構成された複層の無機第絶縁膜１２であってもよい。
【００４５】
さらに、酸化物半導体層１３ａ及び容量電極１３ｂが形成された基板全体に、ＣＶＤ法により、図９（ｃ）に示すように、例えば、酸化シリコン膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの第１の無機絶縁膜（絶縁材料膜）１４を成膜した後に、スパッタリング法により、例えば、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ２００ｎｍ程度）及びチタン膜（厚さ１００ｎｍ程度）などを順に積層した第２の金属膜１５を成膜する。その後、第３のフォトマスクを用いたフォトリソグラフィ、第２の金属膜１５のドライエッチング、レジストの剥離、及び洗浄を行うことにより、図９（ｄ）に示すように、ソース線１５ａを形成する。なお、本実施形態では、単層の第１の無機絶縁膜１４を例示したが、例えば、下層が酸化シリコン膜により構成され、上層が窒化シリコン膜により構成された複層の第１の無機絶縁膜１４であってもよい。
【００４６】
そして、ソース線１５ａが形成された基板全体に、ＣＶＤ法により、例えば、酸化シリコン膜（厚さ５０ｎｍ〜３００ｎｍ程度）などの第２の無機絶縁膜（他の絶縁材料膜）１６を成膜した後に、第４のフォトマスクを用いたフォトリソグラフィ、第２の無機絶縁膜１６のウエットエッチング、第１の無機絶縁膜１４及び第２の無機絶縁膜１６の積層膜のウエットエッチング、並びに無機絶縁膜１２、第１の無機絶縁膜１４及び第２の無機絶縁膜１６の積層膜のウエットエッチング、レジストの剥離、及び洗浄を行うことにより、図９（ｅ）に示すように、コンタクトホールＣａ、Ｃｂ、Ｃｃ、Ｃｄａ、Ｃｄｂ、Ｃｅ（図８参照）、Ｃｆ及びＣｇ（図８参照）を形成して、ゲート絶縁膜１２ａ、保護絶縁膜１４ａ及び層間絶縁膜１６ａを形成する（保護絶縁膜形成工程）。なお、本実施形態では、単層の第２の無機絶縁膜１６を例示したが、例えば、下層が酸化シリコン膜により構成され、上層が窒化シリコン膜により構成された複層の第２の無機絶縁膜１６であってもよい。
【００４７】
さらに、ゲート絶縁膜１２ａ、保護絶縁膜１４ａ及び層間絶縁膜１６ａが形成された基板全体に、スパッタリング法により、例えば、ＩＴＯ（Indium Tin Oxide、厚さ１００ｎｍ程度）などの透明導電膜１７を成膜し、その後、第５のフォトマスクを用いたフォトリソグラフィ、透明導電膜１７のドライエッチング、レジストの剥離、及び洗浄を行うことにより、図９（ｆ）に示すように、ソース電極１７ａ、ドレイン電極１７ｂ（画素電極Ｐ）、ゲート端子１７ｃａ、ソース端子１７ｃｂ及びゲートソース接続部１７ｄ（図８参照）を形成する（画素電極形成工程）。
【００４８】
最後に、ソース電極１７ａ、ドレイン電極１７ｂ（画素電極Ｐ）、ゲート端子１７ｃａ、ソース端子１７ｃｂ及びゲートソース接続部１７ｄが形成された基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行うことにより、配向膜を厚さ１００ｎｍ程度に形成する。
【００４９】
以上のようにして、アクティブマトリクス基板２０ａを作製することができる。
【００５０】
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板の基板全体に、スピンコート法により、例えば、カーボンなどの微粒子が分散されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、ブラックマトリクスを厚さ１．５μｍ程度に形成する。
【００５１】
続いて、上記ブラックマトリクスが形成された基板全体に、スピンコート法により、例えば、赤、緑又は青に着色されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することによりパターニングして、選択した色の着色層（例えば、赤色層）を厚さ２．０μｍ程度に形成する。さらに、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成して、カラーフィルター層を形成する。
【００５２】
さらに、上記カラーフィルター層が形成された基板上に、スパッタリング法により、例えば、ＩＴＯなどの透明導電膜を成膜して、共通電極を厚さ１００ｎｍ程度に形成する。
【００５３】
その後、上記共通電極が形成された基板全体に、スピンコート法により、感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、フォトスペーサを厚さ４μｍ程度に形成する。
【００５４】
最後に、上記フォトスペーサが形成された基板全体に、印刷法によりポリイミド系樹脂を塗布し、その後、ラビング処理を行うことにより、配向膜を厚さ１００ｎｍ程度に形成する。
【００５５】
以上のようにして、対向基板３０を作製することができる。
【００５６】
＜液晶注入工程＞
まず、例えば、ディスペンサを用いて、上記対向基板作製工程で作製された対向基板３０に、紫外線硬化及び熱硬化併用型樹脂などにより構成されたシール材３５を枠状に描画する。
【００５７】
続いて、上記シール材が描画された対向基板３０におけるシール材３５の内側の領域に液晶材料を滴下する。
【００５８】
さらに、上記液晶材料が滴下された対向基板３０と、上記アクティブマトリクス基板作製工程で作製されたアクティブマトリクス基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
【００５９】
最後に、上記貼合体に挟持されたシール材３５にＵＶ光を照射した後に、その貼合体を加熱することによりシール材３５を硬化させる。
【００６０】
以上のようにして、本実施形態の液晶表示パネル５０を製造することができる。
【００６１】
以上説明したように、本実施形態のアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０、並びにアクティブマトリクス基板２０ａの製造方法によれば、保護絶縁膜形成工程において、半導体層形成工程で形成された酸化物半導体層１３ａを覆うように、第１の無機絶縁膜１４を成膜した後に、その第１の無機絶縁膜１４をパターニングして、酸化物半導体層１３ａのソース電極１７ａ及びドレイン電極１７ｂとの接続部分が開口した保護絶縁膜１４ａを形成するので、画素電極形成工程において、各画素電極Ｐ、ソース電極１７ａ及びドレイン電極１７ｂを形成するために、透明導電膜１７をエッチングによりパターニングする際に、酸化物半導体層１３ａが表面に露出しないことになる。そのため、酸化物半導体層１３ａがエッチングでダメージを受け難くなるので、ＴＦＴ５の特性の低下を抑制することができる。また、保護絶縁膜形成工程において、第１の無機絶縁膜１４を覆うように第２の金属膜１５を成膜し、その第２の金属膜１５をパターニングして、ソース線１５ａを形成した後に、第１の無機絶縁膜１４をパターニングして、保護絶縁膜１４ａを形成するので、第２の金属膜１５をエッチングによりパターニングして、ソース線１５ａを形成する際に、酸化物半導体層１３ａが第１の無機絶縁膜１４で覆われていることになり、酸化物半導体層１３ａが第２の金属膜１５のエッチングでダメージを受け難くなる。さらに、保護絶縁膜形成工程において、第１の無機絶縁膜１４を覆うように第２の無機絶縁膜１６を成膜し、第１の無機絶縁膜１４及び第２の無機絶縁膜１６の積層膜をパターニングして、第１の無機絶縁膜１４により保護絶縁膜１４ａを形成すると共に、第２の無機絶縁膜１６により層間絶縁膜１６ａを形成するので、第２の無機絶縁膜１６をＣＶＤにより成膜する際に、酸化物半導体層１３ａが第１の無機絶縁膜１４で覆われていることになり、酸化物半導体層１３ａが第２の無機絶縁膜１６のＣＶＤでダメージを受け難くなる。また、アクティブマトリクス基板２０ａは、ゲート電極形成工程で第１のフォトマスクを用い、半導体層形成工程で第２のフォトマスクを用い、保護絶縁膜形成工程で第３及び第４のフォトマスクを用い、画素電極形成工程で第５のフォトマスクを用いるので、計５枚のフォトマスクを用いて製造される。したがって、アクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０において、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いたＴＦＴの特性の低下を抑制することができる。
【００６２】
また、本実施形態のアクティブマトリクス基板２０ａによれば、ドレイン電極１７ｂが各画素電極Ｐと一体に形成され、ソース電極１７ａが各画素電極Ｐと同一層に同一材料により形成されているので、各画素電極Ｐ、ソース電極１７ａ及びドレイン電極１７ｂを、透明導電膜１７などの導電膜をパターニングして形成することができる。
【００６３】
また、本実施形態のアクティブマトリクス基板２０ａによれば、各ゲート線１１ａと各ソース線１５ａとの交差部分にゲート絶縁膜１２ａ及び保護絶縁膜１４ａが配置されているので、各ゲート線１１ａと各ソース線１５ａとの交差部分に配置される絶縁膜が厚膜化され、ソース−ゲート間の容量を低減することができると共に、ソース−ゲート間の短絡を抑制することができる。
【００６４】
なお、本実施形態では、５枚のフォトマスクを用いるアクティブマトリクス基板２０ａの製造方法を例示したが、第２の金属膜１５の成膜及びそのパターニングを省略して、金属膜１５に形成されていたソース線（１５ａ）を、各画素電極Ｐと同一層に同一材料（透明導電膜１７）により形成することにより、４枚のフォトマスクを用いてアクティブマトリクス基板を製造することができる。
【００６５】
《発明の実施形態２》
図１０は、本実施形態の液晶表示パネルを構成するアクティブマトリクス基板２０ｂの製造工程を示す説明図である。なお、以下の各実施形態において、図１〜図９と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００６６】
本実施形態の液晶表示パネルは、互いに対向するように設けられたアクティブマトリクス基板２０ｂ及び対向基板３０（図１参照）と、アクティブマトリクス基板２０ｂ及び対向基板３０の間に設けられた液晶層４０（図１参照）とを備えている。
【００６７】
アクティブマトリクス基板２０ｂでは、ＴＦＴ５が、図１０（ｅ）に示すように、絶縁基板１０上に設けられたゲート電極（１１ａ）と、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜１２ｂと、ゲート絶縁膜１２ｂ上でゲート電極（１１ａ）に対応する位置に島状に設けられた酸化物半導体層１３ａと、酸化物半導体層１３ａの上層側で互いに対峙するように設けられ、酸化物半導体層１３ａに接続されたソース電極１７ａ及びドレイン電極１７ｂとを備えている。ここで、ソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間には、図１０（ｅ）に示すように、酸化物半導体層１３ａのソース電極１７ａ及びドレイン電極１７ｂとの接続部分以外を覆うように設けられた保護絶縁膜１４ｂが設けられている。また、ソース電極１７ａは、図１０（ｅ）に示すように、（保護絶縁膜１４ｂ及び）層間絶縁膜１６ｂに形成されたコンタクトホールＣａを介して酸化物半導体層１３ａに接続されていると共に、層間絶縁膜１６ｂに形成されたコンタクトホールＣｆを介してソース線１５ａに接続されている。また、ドレイン電極１７ｂは、図１０（ｅ）に示すように、（保護絶縁膜１４ｂ及び）層間絶縁膜１６ｂに形成されたコンタクトホールＣｂを介して酸化物半導体層１３ａに接続されていると共に、画素領域に延設されて画素電極Ｐを構成している。
【００６８】
次に、本実施形態のアクティブマトリクス基板２０ｂの製造方法の一例について図１０を用いて説明する。なお、本実施形態の製造方法は、上記実施形態１のアクティブマトリクス基板作製工程における保護絶縁膜形成工程を変更するだけであるので、保護膜形成工程を中心に説明する。
【００６９】
まず、上記実施形態１のアクティブマトリクス基板作製工程における半導体層形成工程を行って酸化物半導体層１３ａ及び容量電極１３ｂが形成された基板全体に、ＣＶＤ法により、図１０（ａ）に示すように、例えば、酸化シリコン膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの第１の無機絶縁膜（絶縁材料膜）１４を成膜した後に、スパッタリング法により、例えば、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ２００ｎｍ程度）及びチタン膜（厚さ１００ｎｍ程度）などを順に積層した第２の金属膜１５を成膜し、さらに、スピンコート法により、感光性樹脂膜Ｒを塗布し、その塗布された感光性樹脂膜Ｒをハーフトーンの第３フォトマスクを介して露光した後に、現像することにより、図１０（ａ）に示すように、ソース線１５ａとなる部分が相対的に厚く、コンタクトホールＣａ、Ｃｂ、Ｃｃ、Ｃｄａ及びＣｄｂなどを形成する部分が開口したレジストパターンＲａを形成する。
【００７０】
続いて、レジストパターンＲａから露出する第２の金属膜１５、及びその下層の第１の無機絶縁膜１４、並びにその下層の無機絶縁膜１２のドライエッチングを行うことにより、図１０（ｂ）に示すように、ゲート絶縁膜１２ｂ、保護絶縁膜１４ｂ及び金属層１５ｂを形成する。
【００７１】
さらに、レジストパターンＲａをアッシングで薄肉化することにより、図１０（ｂ）に示すように、レジストパターンＲａの相対的に薄い部分を除去して、レジストパターンＲｂを形成した後に、レジストパターンＲｂから露出する金属層１５ｂのドライエッチング、レジストの剥離、及び洗浄を行うことにより、図１０（ｃ）に示すように、ソース線１５ａを形成する。
【００７２】
そして、ソース線１５ａが形成された基板全体に、ＣＶＤ法により、例えば、酸化シリコン膜（厚さ５０ｎｍ〜３００ｎｍ程度）などの第２の無機絶縁膜（他の絶縁材料膜）１６を成膜した後に、第４のフォトマスクを用いたフォトリソグラフィ、第２の無機絶縁膜１６のウエットエッチング、レジストの剥離、及び洗浄を行うことにより、図１０（ｄ）に示すように、層間絶縁膜１６ｂを形成する（保護絶縁膜形成工程）。
【００７３】
さらに、層間絶縁膜１６ｂが形成された基板全体に、スパッタリング法により、例えば、ＩＴＯ（厚さ１００ｎｍ程度）などの透明導電膜１７を成膜し、その後、第５のフォトマスクを用いたフォトリソグラフィ、透明導電膜１７のドライエッチング、レジストの剥離、及び洗浄を行うことにより、図１０（ｅ）に示すように、ソース電極１７ａ、ドレイン電極１７ｂ（画素電極Ｐ）、ゲート端子１７ｃａ及びソース端子１７ｃｂなどを形成する（画素電極形成工程）。
【００７４】
最後に、ソース電極１７ａ、ドレイン電極１７ｂ（画素電極Ｐ）、ゲート端子１７ｃａ及びソース端子１７ｃｂなどが形成された基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行うことにより、配向膜を厚さ１００ｎｍ程度に形成する。
【００７５】
以上のようにして、アクティブマトリクス基板２０ｂを製造することができる。
【００７６】
以上説明したように、本実施形態のアクティブマトリクス基板２０ｂ及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板２０ａの製造方法によれば、上記実施形態１と同様に、ソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間に酸化物半導体層１３ａを覆うように保護絶縁膜１４ｂが設けられているので、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いたＴＦＴの特性の低下を抑制することができる。
【００７７】
また、本実施形態のアクティブマトリクス基板２０ｂの製造方法によれば、例えば、透過部、遮光部及び半透過部を備えたハーフトーン（又はグレイトーン）のハーフ露光が可能な１枚のフォトマスクを用いて、ソース線１５ａを形成する部分が相対的に厚く、酸化物半導体層１３ａのソース電極１７ａ及びドレイン電極１７ｂとの接続部分が開口したレジストパターンＲａを形成し、そのレジストパターンＲａを用いて保護絶縁膜１４ｂを形成し、そのレジストパターンＲａを薄膜化したレジストパターンＲｂを用いてソース線１５ａを形成するので、アクティブマトリクス基板２０ｂの製造コストを低減することができる。
【００７８】
また、本実施形態のアクティブマトリクス基板２０ｂの製造方法によれば、保護絶縁膜形成工程において、保護絶縁膜１４ｂ上に形成されたソース線１５ａを覆うように、第２の無機絶縁膜１６を成膜した後に、第２の無機絶縁膜１６をパターニングして、層間絶縁膜１６ｂを形成するので、例えば、画素電極形成工程の前にドライエッチングにより形成するコンタクトホールの深さが浅くなり、ドライエッチングに要する時間が短くなると共に、層間絶縁膜１６ｂの表面がダメージを受け難くなる。なお、本実施形態では、層間絶縁膜１６ａが無機絶縁膜により形成されていたが、層間絶縁膜が有機絶縁膜により形成されている場合には、その層間絶縁膜の表面のダメージをいっそう抑制することができるので、画素電極の下層の表面荒れによるコントラスト低下を抑制することができる。
【００７９】
また、本実施形態のアクティブマトリクス基板２０ｂによれば、各ゲート線１１ａと各ソース線１５ａとの交差部分にゲート絶縁膜１２ｂ及び保護絶縁膜１４ｂが配置されているので、各ゲート線１１ａと各ソース線１５ａとの交差部分に配置される絶縁膜が厚膜化され、ソース−ゲート間の容量を低減することができると共に、ソース−ゲート間の短絡を抑制することができる。
【００８０】
《発明の実施形態３》
図１１（ａ）は、本実施形態の液晶表示パネルを構成するアクティブマトリクス基板２０ｃの断面図であり、図１１（ｂ）は、アクティブマトリクス基板２０ｃの製造工程の一部を示す断面図である。
【００８１】
上記実施形態１及び２では、保護絶縁膜１４ａ及び１４ｂを構成する絶縁材料膜をＣＶＤ法により成膜する方法を例示したが、本実施形態では、保護絶縁膜１４ｃを構成する絶縁材料膜を有機樹脂の塗布及び焼成により成膜する方法を例示する。
【００８２】
本実施形態の液晶表示パネルは、互いに対向するように設けられたアクティブマトリクス基板２０ｃ及び対向基板３０（図１参照）と、アクティブマトリクス基板２０ｃ及び対向基板３０の間に設けられた液晶層４０（図１参照）とを備えている。
【００８３】
アクティブマトリクス基板２０ｃでは、ＴＦＴ５のソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間には、図１１（ａ）に示すように、酸化物半導体層１３ａのソース電極１７ａ及びドレイン電極１７ｂとの接続部分以外を覆うように設けられた保護絶縁膜１４ｃが設けられている。また、ソース電極１７ａは、図１１（ａ）に示すように、（保護絶縁膜１４ｃ及び）層間絶縁膜１６ｂに形成されたコンタクトホールＣａを介して酸化物半導体層１３ａに接続されていると共に、層間絶縁膜１６ｂに形成されたコンタクトホールＣｆを介してソース線１５ａに接続されている。また、ドレイン電極１７ｂは、図１１（ａ）に示すように、（保護絶縁膜１４ｃ及び）層間絶縁膜１６ｂに形成されたコンタクトホールＣｂを介して酸化物半導体層１３ａに接続されていると共に、画素領域に延設されて画素電極Ｐを構成している。さらに、保護絶縁膜１４ｃは、その厚さが１．５μｍ程度であり、上記実施形態１及び２の保護絶縁膜１４ａ及び１４ｂよりも厚い塗布型の絶縁膜である。
【００８４】
本実施形態のアクティブマトリクス基板２０ｃは、上記実施形態２の保護絶縁膜形成工程における第１の無機絶縁膜１４の成膜方法を、図１１（ｂ）に示すように、酸化物半導体層１３ａ及び容量電極１３ｂが形成された基板全体に、スピンコート法により、アクリル樹脂を厚さ１．５μｍ程度に塗布した後に、１５０℃で５分間程度のプリベーク、及び２００℃で１時間程度のポストベークを行うことにより、有機絶縁膜１４ｓを成膜する方法に変更することにより、製造することができる。
【００８５】
以上説明したように、本実施形態のアクティブマトリクス基板２０ｃ及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板２０ｃの製造方法によれば、上記実施形態１及び２と同様に、ソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間に酸化物半導体層１３ａを覆うように保護絶縁膜１４ｃが設けられているので、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いたＴＦＴの特性の低下を抑制することができる。
【００８６】
また、本実施形態のアクティブマトリクス基板２０ｃによれば、各ゲート線１１ａと各ソース線１５ａとの交差部分にゲート絶縁膜１２ｂ及び保護絶縁膜１４ｃが配置されていると共に、保護絶縁膜１４ｃが比較的厚く形成され易い塗布型の絶縁膜であるので、各ゲート線１１ａと各ソース線１５ａとの交差部分に配置される絶縁膜が厚膜化され、ソース−ゲート間の容量をいっそう低減することができると共に、ソース−ゲート間の短絡をいっそう抑制することができる。
【００８７】
なお、上記各実施形態では、保護絶縁膜１４ａ、１４ｂ及び１４ｃ上に層間絶縁膜１６ａ及び１６ｂが設けられた構成を例示したが、本発明では、保護絶縁膜１４ａ、１４ｂ及び１４ｃ上の層間絶縁膜１６ａ及び１６ｂを省略してもよい。
【００８８】
また、上記各実施形態では、Ｃｓ ｏｎ Ｃｏｍｍｏｎ構造のアクティブマトリクス基板を例示したが、本発明は、Ｃｓ ｏｎ Ｇａｔｅ構造のアクティブマトリクス基板にも適用することができる。
【００８９】
また、上記各実施形態では、画素電極に接続されたＴＦＴの電極をドレイン電極としたアクティブマトリクス基板を例示したが、本発明は、画素電極に接続されたＴＦＴの電極をソース電極と呼ぶアクティブマトリクス基板にも適用することができる。
【産業上の利用可能性】
【００９０】
以上説明したように、本発明は、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いたＴＦＴの特性の低下を抑制することができるので、ＴＦＴを備えたアクティブマトリクス駆動方式の液晶表示パネルについて有用である。
【符号の説明】
【００９１】
Ｐ 画素電極
Ｒ 感光性樹脂膜
Ｒａ，Ｒｂ レジストパターン
５ ＴＦＴ
１０ 絶縁基板
１１ａ ゲート線（ゲート電極）
１２ａ ゲート絶縁膜
１３ａ 酸化物半導体層
１４ 第１の無機絶縁膜（絶縁材料膜）
１４ａ，１４ｂ，１４ｃ 保護絶縁膜
１５ 金属膜
１５ａ ソース線
１６ 第２の無機絶縁膜（他の絶縁材料膜）
１６ａ 層間絶縁膜
１７ 透明導電膜
１７ａ ソース電極
１７ｂ ドレイン電極
２０ａ，２０ｂ，２０ｃ アクティブマトリクス基板
３０ 対向基板
４０ 液晶層（表示媒体層）
５０ 液晶表示パネル
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板及びそれを備えた表示パネルに関し、特に、酸化物半導体を用いた薄膜トランジスタを備えたアクティブマトリクス基板及びそれを備えた表示パネルに関するものである。
【背景技術】
【０００２】
アクティブマトリクス基板では、画像の最小単位である各画素毎に、スイッチング素子として、例えば、薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）が設けられている。
【０００３】
一般的なＴＦＴは、例えば、絶縁基板上に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁膜と、ゲート絶縁膜上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに対峙するように設けられたソース電極及びドレイン電極とを備えている。ここで、アモルファスシリコンを用いたＴＦＴでは、半導体層が、チャネル領域を有する真性アモルファスシリコン層と、チャネル領域が露出するように真性アモルファスシリコン層に積層されたＮ＋アモルファスシリコン層とを備えている。そして、アモルファスシリコンを用いたＴＦＴでは、真性アモルファスシリコン層を薄膜化するために、真性アモルファスシリコン層上にチャネル保護層が積層されたエッチストッパ型のＴＦＴが実用化されている。
【０００４】
例えば、特許文献１には、真性アモルファスシリコンからなる半導体薄膜の上面の所定の箇所に窒化シリコンからなるチャネル保護膜（チャネル保護層）が設けられたＴＦＴが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１４８６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１２は、エッチストッパ型のＴＦＴ１０５を備えた従来のアクティブマトリクス基板１２０の断面図である。
【０００７】
このアクティブマトリクス基板１２０は、以下に説明するように、５枚のフォトマスクを用いて製造することができる。
【０００８】
まず、絶縁基板１１０上に金属膜を成膜した後に、その金属膜を第１のフォトマスクを用いてパターニングして、ゲート電極１１１を形成する。
【０００９】
続いて、ゲート電極１１１を覆うように、ゲート絶縁膜１１２、真性アモルファスシリコン層１１３ａとなる真性アモルファスシリコン膜、及びチャネル保護層１１４となる無機絶縁膜を順に成膜した後に、その無機絶縁膜を第２のフォトマスクを用いてパターニングして、チャネル保護層１１４を形成する。
【００１０】
そして、チャネル保護層１１４を覆うように、Ｎ＋アモルファスシリコン層１１３ｂとなるＮ＋アモルファスシリコン膜、並びにソース電極１１５ａ及びドレイン電極１１５ｂとなる金属膜を順に成膜した後に、その金属膜、その下層のＮ＋アモルファスシリコン膜、及びその下層の真性アモルファスシリコン膜を第３のフォトマスクを用いてパターニングして、真性アモルファスシリコン層１１３ａ、Ｎ＋アモルファスシリコン層１１３ｂ、ソース電極１１５ａ及びドレイン電極１１５ｂを形成する。
【００１１】
さらに、ソース電極１１５ａ及びドレイン電極１１５ｂを覆うように、層間絶縁膜１１６となる無機絶縁膜を成膜した後に、その無機絶縁膜を第４のフォトマスクを用いてパターニングして、コンタクトホールを有する層間絶縁膜１１６を形成する。
【００１２】
最後に、層間絶縁膜１１６を覆うように、画素電極１１７となる透明導電膜を成膜した後に、その透明導電膜を第５のフォトマスクを用いてパターニングして、画素電極１１７を形成する。
【００１３】
このアクティブマトリクス基板１２０では、製造コストを抑制する観点から、フォトマスクの枚数を５枚に削減しているために、チャネル保護層１１４、ソース電極１１５ａ及びドレイン電極１１５ｂをマスクとして、Ｎ＋アモルファスシリコン膜及び真性アモルファスシリコン膜をエッチングするので、真性アモルファスシリコン層１１３ａの周端の側面がソース電極１１５ａ及びドレイン電極１１５ｂから露出している。
【００１４】
ところで、アモルファスシリコンの半導体層を用いた従来のＴＦＴに代わって、近年、酸化物半導体の半導体層を用いたＴＦＴが提案されている。
【００１５】
そして、上述した５枚のフォトマスクを用いた製造方法に基づいて、酸化物半導体の半導体層を用いた（ＴＦＴを備えた）アクティブマトリクス基板を製造する場合には、酸素欠陥によりキャリア電子が多く発生し易い酸化物半導体の半導体層の周端の側面が、アモルファスシリコンの半導体層を用いたアクティブマトリクス基板１２０と同様に、ソース電極及びドレイン電極から露出してしまうので、ソース電極及びドレイン電極を形成する際のエッチングや層間絶縁膜を形成する際のＣＶＤ（Chemical Vapor Deposition）において半導体層がダメージを受けたりして、ＴＦＴの特性が低下するおそれがある。
【００１６】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いた薄膜トランジスタの特性の低下を抑制することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明は、ソース電極及びドレイン電極と酸化物半導体層との間に酸化物半導体層を覆うように保護絶縁膜を設けるようにしたものである。
【００１８】
具体的に本発明に係るアクティブマトリクス基板は、マトリクス状に設けられた複数の画素電極と、上記各画素電極にそれぞれ接続された複数の薄膜トランジスタと、互いに平行に延びるように設けられた複数のソース線とを備え、上記各薄膜トランジスタが、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体層と、互いに対峙するように設けられ、該酸化物半導体層にそれぞれ接続されたソース電極及びドレイン電極とを備えたアクティブマトリクス基板であって、上記ソース電極及びドレイン電極と上記酸化物半導体層との間には、該酸化物半導体層を覆うように保護絶縁膜が設けられ、上記各ソース線は、金属材料により形成され、上記ソース電極及びドレイン電極は、上記各画素電極と同一材料により形成されていることを特徴とする。
【００１９】
上記の構成によれば、各薄膜トランジスタにおいて、ソース電極及びドレイン電極と酸化物半導体層との間に酸化物半導体層を覆うように保護絶縁膜が設けられているので、例えば、ソース電極（、ソース電極に接続するソース線）及びドレイン電極を形成するために、導電膜をエッチングによりパターニングする際に、並びに各画素電極の下層となる層間絶縁膜を形成するために、無機絶縁膜をＣＶＤにより成膜する際に、酸化物半導体層が表面に露出しないことになる。そのため、酸化物半導体層がエッチングやＣＶＤでダメージを受け難くなるので、薄膜トランジスタの特性の低下が抑制される。また、上記構成のアクティブマトリクス基板は、第１のフォトマスクを用いてゲート電極を形成し、第２のフォトマスクを用いて酸化物半導体層を形成し、（場合によっては第３のフォトマスクを用いて、ソース電極に接続するソース線を形成し、）第３（又は第４）のフォトマスクを用いて保護絶縁膜を形成し、第４（又は第５）のフォトマスクを用いて画素電極、ソース電極及びドレイン電極を形成するので、計４枚（又は５枚）のフォトマスクを用いて製造される。したがって、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いた薄膜トランジスタの特性の低下が抑制される。
【００２０】
上記ドレイン電極は、上記各画素電極と一体に形成され、上記ソース電極は、上記各画素電極と同一層に形成されていてもよい。
【００２１】
上記の構成によれば、ドレイン電極が各画素電極と一体に形成され、ソース電極が各画素電極と同一層に同一材料により形成されているので、各画素電極、ソース電極及びドレイン電極が、透明導電膜などの導電膜をパターニングして形成される。
【００２２】
上記各ソース線と交差する方向に互いに平行に延びるように設けられた複数のゲート線を備え、上記各ゲート線と上記各ソース線との交差部分には、上記ゲート絶縁膜及び保護絶縁膜が配置されていてもよい。
【００２３】
上記の構成によれば、各ゲート線と各ソース線との交差部分にゲート絶縁膜及び保護絶縁膜が配置されているので、各ゲート線と各ソース線との交差部分に配置される絶縁膜が厚膜化され、ソース−ゲート間の容量が低減されると共に、ソース−ゲート間の短絡が抑制される。
【００２４】
上記保護絶縁膜は、塗布型の絶縁膜であってもよい。
【００２５】
上記の構成によれば、保護絶縁膜が比較的厚く形成され易い塗布型の絶縁膜であるので、ソース−ゲート間の容量がいっそう低減されると共に、ソース−ゲート間の短絡がいっそう抑制される。
【００２６】
上記各画素電極と上記保護絶縁膜との間には、層間絶縁膜が設けられていてもよい。
【００２７】
上記構成によれば、各画素電極と保護絶縁膜との間に層間絶縁膜が設けられているので、例えば、ソース線を層間絶縁膜で被覆して保護することが可能になる。
【００２８】
また、本発明に係る表示パネルは、互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、上記アクティブマトリクス基板は、マトリクス状に設けられた複数の画素電極と、上記各画素電極にそれぞれ接続された複数の薄膜トランジスタと、互いに平行に延びるように設けられた複数のソース線とを備え、上記各薄膜トランジスタが、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体層と、互いに対峙するように設けられ、該酸化物半導体層にそれぞれ接続されたソース電極及びドレイン電極とを備え、上記ソース電極及びドレイン電極と上記酸化物半導体層との間には、該酸化物半導体層を覆うように保護絶縁膜が設けられ、上記各ソース線は、金属材料により形成され、上記ソース電極及びドレイン電極は、上記各画素電極と同一材料により形成されていることを特徴とする。
【００２９】
上記の構成によれば、各薄膜トランジスタにおいて、ソース電極及びドレイン電極と酸化物半導体層との間に酸化物半導体層を覆うように保護絶縁膜が設けられているので、例えば、ソース電極（、ソース電極に接続するソース線）及びドレイン電極を形成するために、導電膜をエッチングによりパターニングする際に、並びに各画素電極の下層となる層間絶縁膜を形成するために、無機絶縁膜をＣＶＤにより成膜する際に、酸化物半導体層が表面に露出しないことになる。そのため、酸化物半導体層がエッチングやＣＶＤでダメージを受け難くなるので、薄膜トランジスタの特性の低下が抑制される。また、上記構成のアクティブマトリクス基板は、第１のフォトマスクを用いてゲート電極を形成し、第２のフォトマスクを用いて酸化物半導体層を形成し、（場合によっては第３のフォトマスクを用いて、ソース電極に接続するソース線を形成し、）第３（又は第４）のフォトマスクを用いて保護絶縁膜を形成し、第４（又は第５）のフォトマスクを用いて画素電極、ソース電極及びドレイン電極を形成するので、計４枚（又は５枚）のフォトマスクを用いて製造される。したがって、互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、それらの両基板の間に設けられた表示媒体層とを備えた表示パネルにおいて、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いた薄膜トランジスタの特性の低下が抑制される。
【発明の効果】
【００３０】
本発明によれば、ソース電極及びドレイン電極と酸化物半導体層との間に酸化物半導体層を覆うように保護絶縁膜が設けられているので、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いた薄膜トランジスタの特性の低下を抑制することができる。
【図面の簡単な説明】
【００３１】
【図１】図１は、実施形態１に係る液晶表示パネル５０の断面図である。
【図２】図２は、液晶表示パネル５０を構成するアクティブマトリクス２０ａの各画素を示す平面図である。
【図３】図３は、アクティブマトリクス基板２０ａのゲート端子１７ｃａが形成された部分の平面図である。
【図４】図４は、アクティブマトリクス基板２０ａのソース端子１７ｃｂが形成された部分の平面図である。
【図５】図５は、アクティブマトリクス基板２０ａのゲートソース接続部１７ｄが形成された部分の平面図である。
【図６】図６は、アクティブマトリクス基板２０ａの画素部の断面図である。
【図７】図７は、アクティブマトリクス基板２０ａのゲート端子１７ｃａ及びソース端子１７ｃｂが形成された部分の断面図である。
【図８】図８は、アクティブマトリクス基板２０ａのゲートソース接続部１７ｄが形成された部分の断面図である。
【図９】図９は、アクティブマトリクス基板２０ａの製造工程を示す説明図である。
【図１０】図１０は、実施形態２に係る液晶表示パネルを構成するアクティブマトリクス基板２０ｂの製造工程を示す説明図である。
【図１１】図１１は、実施形態３に係る液晶表示パネルを構成するアクティブマトリクス基板２０ｃ及びその製造工程を示す断面図である。
【図１２】図１２は、エッチストッパ型のＴＦＴ１０５を備えた従来のアクティブマトリクス基板１２０の断面図である。
【発明を実施するための形態】
【００３２】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
【００３３】
《発明の実施形態１》
図１〜図９は、本発明に係るアクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法の実施形態１を示している。具体的に図１は、本実施形態の液晶表示パネル５０の断面図である。また、図２は、液晶表示パネル５０を構成するアクティブマトリクス２０ａの各画素を示す平面図であり、図３は、そのゲート端子１７ｃａが形成された部分の平面図であり、図４は、そのソース端子１７ｃｂが形成された部分の平面図であり、図５は、そのゲートソース接続部１７ｄが形成された部分の平面図である。さらに、図６は、図２中のVI−VI線に沿ったアクティブマトリクス基板２０ａの画素部の断面図であり、図７は、図３及び図４のVII−VII線に沿ったアクティブマトリクス基板２０ａのゲート端子１７ｃａ及びソース端子１７ｃｂが形成された部分の断面図であり、図８は、図５中のVIII−VIII線に沿ったアクティブマトリクス２０ａのゲートソース接続部１７ｄが形成された部分の断面図である。
【００３４】
液晶表示パネル５０は、図１に示すように、互いに対向するように設けられたアクティブマトリクス基板２０ａ及び対向基板３０と、アクティブマトリクス基板２０ａ及び対向基板３０の間に表示媒体層として設けられた液晶層４０と、アクティブマトリクス基板２０ａ及び対向基板３０を互いに接着すると共にアクティブマトリクス基板２０ａ及び対向基板３０の間に液晶層４０を封入するために枠状に設けられたシール材３５とを備えている。
【００３５】
アクティブマトリクス基板２０ａは、図２及び図６に示すように、絶縁基板１０上に互いに平行に延びるように設けられた複数のゲート線１１ａと、各ゲート線１１ａの間にそれぞれ設けられ、互いに平行に延びる複数の容量線１１ｂと、各ゲート線１１ａと直交する方向に互いに平行に延びるように設けられた複数のソース線１５ａと、各ゲート線１１ａ及び各ソース線１５ａの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のＴＦＴ５と、マトリクス状に設けられ、各ＴＦＴ５にそれぞれ接続された複数の画素電極Ｐと、各画素電極Ｐを覆うように設けられた配向膜（不図示）とを備え、Ｃｓ ｏｎ Ｃｏｍｍｏｎ構造になっている。
【００３６】
ゲート線１１ａは、画像表示を行う表示領域Ｄ（図１参照）の外側の端子領域Ｔ（図１参照）に引き出され、その端子領域Ｔにおいて、図３及び図７に示すように、ゲート絶縁膜１２ａ、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣｄａを介してゲート端子１７ｃａに接続されている。
【００３７】
ソース線１５ａは、表示領域Ｄ（図１参照）の外側に引き出され、図５及び図８に示すように、層間絶縁膜１６ａに形成されたコンタクトホールＣｇを介してゲートソース接続部１７ｄに接続され、そのゲートソース接続部１７ｄがゲート絶縁膜１２ａ、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣｅを介して中継配線１１ｃに接続され、図４及び図７に示すように、その中継配線１１ｃが端子領域Ｔにおいてゲート絶縁膜１２ａ、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣｄｂを介してソース端子１７ｃｂに接続されている。
【００３８】
ＴＦＴ５は、図２及び図６に示すように、絶縁基板１０上に設けられたゲート電極（１１ａ）と、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜１２ａと、ゲート絶縁膜１２ａ上でゲート電極（１１ａ）に対応する位置に島状に設けられた酸化物半導体層１３ａと、酸化物半導体層１３ａの上層側で互いに対峙するように設けられ、酸化物半導体層１３ａに接続されたソース電極１７ａ及びドレイン電極１７ｂとを備えている。ここで、ソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間には、図６に示すように、酸化物半導体層１３ａのソース電極１７ａ及びドレイン電極１７ｂとの接続部分以外を覆うように設けられた保護絶縁膜１４ａが設けられている。そして、ゲート電極（１１ａ）は、図２に示すように、ゲート線１１ａの一部である。また、ソース電極１７ａは、図２及び図６に示すように、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣａを介して酸化物半導体層１３ａに接続されていると共に、層間絶縁膜１６ａに形成されたコンタクトホールＣｆを介してソース線１５ａに接続されている。また、ドレイン電極１７ｂは、図２及び図５に示すように、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣｂを介して酸化物半導体層１３ａに接続されていると共に、隣り合う一対のゲート線１１ａ及び隣り合う一対のソース線１５ａに囲まれた画素領域に延設されて画素電極Ｐを構成している。さらに、ドレイン電極１７ｂは、図２及び図６に示すように、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣｃを介して容量電極１３ｂに接続され、その容量電極１３ｂがゲート絶縁膜１２ａを介して容量線１１ｂに重なることにより、補助容量を構成している。また、酸化物半導体層１３ａは、例えば、ＩＧＺＯ（Ｉｎ-Ｇａ-Ｚｎ-Ｏ）系、ＩＳｉＺＯ（Ｉｎ-Ｓｉ-Ｚｎ-Ｏ）系、ＩＡｌＺＯ（Ｉｎ-Ａｌ-Ｚｎ-Ｏ）系などの酸化物半導体膜により形成されている。
【００３９】
対向基板３０は、絶縁基板上に格子状に設けられたブラックマトリクス（不図示）並びにそのブラックマトリクスの各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの着色層（不図示）を有するカラーフィルター層（不図示）と、そのカラーフィルター層を覆うように設けられた共通電極（不図示）と、その共通電極上に設けられたフォトスペーサ（不図示）と、その共通電極を覆うように設けられた配向膜（不図示）とを備えている。
【００４０】
液晶層４０は、電気光学特性を有するネマチックの液晶材料などにより構成されている。
【００４１】
上記構成の液晶表示パネル５０では、各画素において、ゲートドライバ（不図示）からゲート信号がゲート線１１ａを介してゲート電極（１１ａ）に送られて、ＴＦＴ５がオン状態になったときに、ソースドライバ（不図示）からソース信号がソース線１５ａを介してソース電極１７ａに送られて、酸化物半導体層１３ａ及びドレイン電極１７ｂを介して、画素電極Ｐに所定の電荷が書き込まれる。このとき、アクティブマトリクス基板２０ａの各画素電極Ｐと対向基板３０の共通電極との間において電位差が生じ、液晶層４０、すなわち、各画素の液晶容量及びその液晶容量に並列に接続された補助容量に所定の電圧が印加される。そして、液晶表示パネル５０では、各画素において、液晶層４０に印加する電圧の大きさによって液晶層４０の配向状態を変えることにより、液晶層４０の光透過率を調整して画像が表示される。
【００４２】
次に、本実施形態の液晶表示パネル５０の製造方法の一例について図９を用いて説明する。ここで、図９は、アクティブマトリクス基板２０ａの製造工程を示す断面図である。なお、本実施形態の製造方法は、アクティブマトリクス基板作製工程、対向基板作製工程及び液晶注入工程を備える。
【００４３】
＜アクティブマトリクス基板作製工程＞
まず、ガラス基板などの絶縁基板１０の基板全体に、スパッタリング法により、例えば、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ２００ｎｍ程度）及びチタン膜（厚さ１００ｎｍ程度）などを順に積層した第１の金属膜を成膜し、その後、第１のフォトマスクを用いたフォトリソグラフィ、第１の金属膜のドライエッチング、レジストの剥離、及び洗浄を行うことにより、図９（ａ）に示すように、ゲート線（ゲート電極）１１ａ、容量線１１ｂ及び中継配線１１ｃを形成する（ゲート電極形成工程）。
【００４４】
続いて、ゲート線（ゲート電極）１１ａ、容量線１１ｂ及び中継配線１１ｃが形成された基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により、例えば、酸化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）などの無機絶縁膜１２を成膜した後に、スパッタリング法により、例えば、ＩＧＺＯ系の酸化物半導体膜（厚さ３０ｎｍ〜３００ｎｍ程度）を成膜し、その後、第２のフォトマスクを用いたフォトリソグラフィ、酸化物半導体膜のウエットエッチング、レジストの剥離、及び洗浄を行うことにより、図９（ｂ）に示すように、酸化物半導体層１３ａ及び容量電極１３ｂを形成する（半導体層形成工程）。なお、本実施形態では、単層の無機絶縁膜１２を例示したが、例えば、下層が窒化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）により構成され、上層が酸化シリコン膜（例えば、２０ｎｍ〜１５０ｎｍ程度）により構成された複層の無機第絶縁膜１２であってもよい。
【００４５】
さらに、酸化物半導体層１３ａ及び容量電極１３ｂが形成された基板全体に、ＣＶＤ法により、図９（ｃ）に示すように、例えば、酸化シリコン膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの第１の無機絶縁膜（絶縁材料膜）１４を成膜した後に、スパッタリング法により、例えば、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ２００ｎｍ程度）及びチタン膜（厚さ１００ｎｍ程度）などを順に積層した第２の金属膜１５を成膜する。その後、第３のフォトマスクを用いたフォトリソグラフィ、第２の金属膜１５のドライエッチング、レジストの剥離、及び洗浄を行うことにより、図９（ｄ）に示すように、ソース線１５ａを形成する。なお、本実施形態では、単層の第１の無機絶縁膜１４を例示したが、例えば、下層が酸化シリコン膜により構成され、上層が窒化シリコン膜により構成された複層の第１の無機絶縁膜１４であってもよい。
【００４６】
そして、ソース線１５ａが形成された基板全体に、ＣＶＤ法により、例えば、酸化シリコン膜（厚さ５０ｎｍ〜３００ｎｍ程度）などの第２の無機絶縁膜（他の絶縁材料膜）１６を成膜した後に、第４のフォトマスクを用いたフォトリソグラフィ、第２の無機絶縁膜１６のウエットエッチング、第１の無機絶縁膜１４及び第２の無機絶縁膜１６の積層膜のウエットエッチング、並びに無機絶縁膜１２、第１の無機絶縁膜１４及び第２の無機絶縁膜１６の積層膜のウエットエッチング、レジストの剥離、及び洗浄を行うことにより、図９（ｅ）に示すように、コンタクトホールＣａ、Ｃｂ、Ｃｃ、Ｃｄａ、Ｃｄｂ、Ｃｅ（図８参照）、Ｃｆ及びＣｇ（図８参照）を形成して、ゲート絶縁膜１２ａ、保護絶縁膜１４ａ及び層間絶縁膜１６ａを形成する（保護絶縁膜形成工程）。なお、本実施形態では、単層の第２の無機絶縁膜１６を例示したが、例えば、下層が酸化シリコン膜により構成され、上層が窒化シリコン膜により構成された複層の第２の無機絶縁膜１６であってもよい。
【００４７】
さらに、ゲート絶縁膜１２ａ、保護絶縁膜１４ａ及び層間絶縁膜１６ａが形成された基板全体に、スパッタリング法により、例えば、ＩＴＯ（Indium Tin Oxide、厚さ１００ｎｍ程度）などの透明導電膜１７を成膜し、その後、第５のフォトマスクを用いたフォトリソグラフィ、透明導電膜１７のドライエッチング、レジストの剥離、及び洗浄を行うことにより、図９（ｆ）に示すように、ソース電極１７ａ、ドレイン電極１７ｂ（画素電極Ｐ）、ゲート端子１７ｃａ、ソース端子１７ｃｂ及びゲートソース接続部１７ｄ（図８参照）を形成する（画素電極形成工程）。
【００４８】
最後に、ソース電極１７ａ、ドレイン電極１７ｂ（画素電極Ｐ）、ゲート端子１７ｃａ、ソース端子１７ｃｂ及びゲートソース接続部１７ｄが形成された基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行うことにより、配向膜を厚さ１００ｎｍ程度に形成する。
【００４９】
以上のようにして、アクティブマトリクス基板２０ａを作製することができる。
【００５０】
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板の基板全体に、スピンコート法により、例えば、カーボンなどの微粒子が分散されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、ブラックマトリクスを厚さ１．５μｍ程度に形成する。
【００５１】
続いて、上記ブラックマトリクスが形成された基板全体に、スピンコート法により、例えば、赤、緑又は青に着色されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することによりパターニングして、選択した色の着色層（例えば、赤色層）を厚さ２．０μｍ程度に形成する。さらに、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成して、カラーフィルター層を形成する。
【００５２】
さらに、上記カラーフィルター層が形成された基板上に、スパッタリング法により、例えば、ＩＴＯなどの透明導電膜を成膜して、共通電極を厚さ１００ｎｍ程度に形成する。
【００５３】
その後、上記共通電極が形成された基板全体に、スピンコート法により、感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、フォトスペーサを厚さ４μｍ程度に形成する。
【００５４】
最後に、上記フォトスペーサが形成された基板全体に、印刷法によりポリイミド系樹脂を塗布し、その後、ラビング処理を行うことにより、配向膜を厚さ１００ｎｍ程度に形成する。
【００５５】
以上のようにして、対向基板３０を作製することができる。
【００５６】
＜液晶注入工程＞
まず、例えば、ディスペンサを用いて、上記対向基板作製工程で作製された対向基板３０に、紫外線硬化及び熱硬化併用型樹脂などにより構成されたシール材３５を枠状に描画する。
【００５７】
続いて、上記シール材が描画された対向基板３０におけるシール材３５の内側の領域に液晶材料を滴下する。
【００５８】
さらに、上記液晶材料が滴下された対向基板３０と、上記アクティブマトリクス基板作製工程で作製されたアクティブマトリクス基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
【００５９】
最後に、上記貼合体に挟持されたシール材３５にＵＶ光を照射した後に、その貼合体を加熱することによりシール材３５を硬化させる。
【００６０】
以上のようにして、本実施形態の液晶表示パネル５０を製造することができる。
【００６１】
以上説明したように、本実施形態のアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０、並びにアクティブマトリクス基板２０ａの製造方法によれば、保護絶縁膜形成工程において、半導体層形成工程で形成された酸化物半導体層１３ａを覆うように、第１の無機絶縁膜１４を成膜した後に、その第１の無機絶縁膜１４をパターニングして、酸化物半導体層１３ａのソース電極１７ａ及びドレイン電極１７ｂとの接続部分が開口した保護絶縁膜１４ａを形成するので、画素電極形成工程において、各画素電極Ｐ、ソース電極１７ａ及びドレイン電極１７ｂを形成するために、透明導電膜１７をエッチングによりパターニングする際に、酸化物半導体層１３ａが表面に露出しないことになる。そのため、酸化物半導体層１３ａがエッチングでダメージを受け難くなるので、ＴＦＴ５の特性の低下を抑制することができる。また、保護絶縁膜形成工程において、第１の無機絶縁膜１４を覆うように第２の金属膜１５を成膜し、その第２の金属膜１５をパターニングして、ソース線１５ａを形成した後に、第１の無機絶縁膜１４をパターニングして、保護絶縁膜１４ａを形成するので、第２の金属膜１５をエッチングによりパターニングして、ソース線１５ａを形成する際に、酸化物半導体層１３ａが第１の無機絶縁膜１４で覆われていることになり、酸化物半導体層１３ａが第２の金属膜１５のエッチングでダメージを受け難くなる。さらに、保護絶縁膜形成工程において、第１の無機絶縁膜１４を覆うように第２の無機絶縁膜１６を成膜し、第１の無機絶縁膜１４及び第２の無機絶縁膜１６の積層膜をパターニングして、第１の無機絶縁膜１４により保護絶縁膜１４ａを形成すると共に、第２の無機絶縁膜１６により層間絶縁膜１６ａを形成するので、第２の無機絶縁膜１６をＣＶＤにより成膜する際に、酸化物半導体層１３ａが第１の無機絶縁膜１４で覆われていることになり、酸化物半導体層１３ａが第２の無機絶縁膜１６のＣＶＤでダメージを受け難くなる。また、アクティブマトリクス基板２０ａは、ゲート電極形成工程で第１のフォトマスクを用い、半導体層形成工程で第２のフォトマスクを用い、保護絶縁膜形成工程で第３及び第４のフォトマスクを用い、画素電極形成工程で第５のフォトマスクを用いるので、計５枚のフォトマスクを用いて製造される。したがって、アクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０において、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いたＴＦＴの特性の低下を抑制することができる。
【００６２】
また、本実施形態のアクティブマトリクス基板２０ａによれば、ドレイン電極１７ｂが各画素電極Ｐと一体に形成され、ソース電極１７ａが各画素電極Ｐと同一層に同一材料により形成されているので、各画素電極Ｐ、ソース電極１７ａ及びドレイン電極１７ｂを、透明導電膜１７などの導電膜をパターニングして形成することができる。
【００６３】
また、本実施形態のアクティブマトリクス基板２０ａによれば、各ゲート線１１ａと各ソース線１５ａとの交差部分にゲート絶縁膜１２ａ及び保護絶縁膜１４ａが配置されているので、各ゲート線１１ａと各ソース線１５ａとの交差部分に配置される絶縁膜が厚膜化され、ソース−ゲート間の容量を低減することができると共に、ソース−ゲート間の短絡を抑制することができる。
【００６４】
なお、本実施形態では、５枚のフォトマスクを用いるアクティブマトリクス基板２０ａの製造方法を例示したが、第２の金属膜１５の成膜及びそのパターニングを省略して、金属膜１５に形成されていたソース線（１５ａ）を、各画素電極Ｐと同一層に同一材料（透明導電膜１７）により形成することにより、４枚のフォトマスクを用いてアクティブマトリクス基板を製造することができる。
【００６５】
《発明の実施形態２》
図１０は、本実施形態の液晶表示パネルを構成するアクティブマトリクス基板２０ｂの製造工程を示す説明図である。なお、以下の各実施形態において、図１〜図９と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００６６】
本実施形態の液晶表示パネルは、互いに対向するように設けられたアクティブマトリクス基板２０ｂ及び対向基板３０（図１参照）と、アクティブマトリクス基板２０ｂ及び対向基板３０の間に設けられた液晶層４０（図１参照）とを備えている。
【００６７】
アクティブマトリクス基板２０ｂでは、ＴＦＴ５が、図１０（ｅ）に示すように、絶縁基板１０上に設けられたゲート電極（１１ａ）と、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜１２ｂと、ゲート絶縁膜１２ｂ上でゲート電極（１１ａ）に対応する位置に島状に設けられた酸化物半導体層１３ａと、酸化物半導体層１３ａの上層側で互いに対峙するように設けられ、酸化物半導体層１３ａに接続されたソース電極１７ａ及びドレイン電極１７ｂとを備えている。ここで、ソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間には、図１０（ｅ）に示すように、酸化物半導体層１３ａのソース電極１７ａ及びドレイン電極１７ｂとの接続部分以外を覆うように設けられた保護絶縁膜１４ｂが設けられている。また、ソース電極１７ａは、図１０（ｅ）に示すように、（保護絶縁膜１４ｂ及び）層間絶縁膜１６ｂに形成されたコンタクトホールＣａを介して酸化物半導体層１３ａに接続されていると共に、層間絶縁膜１６ｂに形成されたコンタクトホールＣｆを介してソース線１５ａに接続されている。また、ドレイン電極１７ｂは、図１０（ｅ）に示すように、（保護絶縁膜１４ｂ及び）層間絶縁膜１６ｂに形成されたコンタクトホールＣｂを介して酸化物半導体層１３ａに接続されていると共に、画素領域に延設されて画素電極Ｐを構成している。
【００６８】
次に、本実施形態のアクティブマトリクス基板２０ｂの製造方法の一例について図１０を用いて説明する。なお、本実施形態の製造方法は、上記実施形態１のアクティブマトリクス基板作製工程における保護絶縁膜形成工程を変更するだけであるので、保護膜形成工程を中心に説明する。
【００６９】
まず、上記実施形態１のアクティブマトリクス基板作製工程における半導体層形成工程を行って酸化物半導体層１３ａ及び容量電極１３ｂが形成された基板全体に、ＣＶＤ法により、図１０（ａ）に示すように、例えば、酸化シリコン膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの第１の無機絶縁膜（絶縁材料膜）１４を成膜した後に、スパッタリング法により、例えば、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ２００ｎｍ程度）及びチタン膜（厚さ１００ｎｍ程度）などを順に積層した第２の金属膜１５を成膜し、さらに、スピンコート法により、感光性樹脂膜Ｒを塗布し、その塗布された感光性樹脂膜Ｒをハーフトーンの第３フォトマスクを介して露光した後に、現像することにより、図１０（ａ）に示すように、ソース線１５ａとなる部分が相対的に厚く、コンタクトホールＣａ、Ｃｂ、Ｃｃ、Ｃｄａ及びＣｄｂなどを形成する部分が開口したレジストパターンＲａを形成する。
【００７０】
続いて、レジストパターンＲａから露出する第２の金属膜１５、及びその下層の第１の無機絶縁膜１４、並びにその下層の無機絶縁膜１２のドライエッチングを行うことにより、図１０（ｂ）に示すように、ゲート絶縁膜１２ｂ、保護絶縁膜１４ｂ及び金属層１５ｂを形成する。
【００７１】
さらに、レジストパターンＲａをアッシングで薄肉化することにより、図１０（ｂ）に示すように、レジストパターンＲａの相対的に薄い部分を除去して、レジストパターンＲｂを形成した後に、レジストパターンＲｂから露出する金属層１５ｂのドライエッチング、レジストの剥離、及び洗浄を行うことにより、図１０（ｃ）に示すように、ソース線１５ａを形成する。
【００７２】
そして、ソース線１５ａが形成された基板全体に、ＣＶＤ法により、例えば、酸化シリコン膜（厚さ５０ｎｍ〜３００ｎｍ程度）などの第２の無機絶縁膜（他の絶縁材料膜）１６を成膜した後に、第４のフォトマスクを用いたフォトリソグラフィ、第２の無機絶縁膜１６のウエットエッチング、レジストの剥離、及び洗浄を行うことにより、図１０（ｄ）に示すように、層間絶縁膜１６ｂを形成する（保護絶縁膜形成工程）。
【００７３】
さらに、層間絶縁膜１６ｂが形成された基板全体に、スパッタリング法により、例えば、ＩＴＯ（厚さ１００ｎｍ程度）などの透明導電膜１７を成膜し、その後、第５のフォトマスクを用いたフォトリソグラフィ、透明導電膜１７のドライエッチング、レジストの剥離、及び洗浄を行うことにより、図１０（ｅ）に示すように、ソース電極１７ａ、ドレイン電極１７ｂ（画素電極Ｐ）、ゲート端子１７ｃａ及びソース端子１７ｃｂなどを形成する（画素電極形成工程）。
【００７４】
最後に、ソース電極１７ａ、ドレイン電極１７ｂ（画素電極Ｐ）、ゲート端子１７ｃａ及びソース端子１７ｃｂなどが形成された基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行うことにより、配向膜を厚さ１００ｎｍ程度に形成する。
【００７５】
以上のようにして、アクティブマトリクス基板２０ｂを製造することができる。
【００７６】
以上説明したように、本実施形態のアクティブマトリクス基板２０ｂ及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板２０ａの製造方法によれば、上記実施形態１と同様に、ソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間に酸化物半導体層１３ａを覆うように保護絶縁膜１４ｂが設けられているので、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いたＴＦＴの特性の低下を抑制することができる。
【００７７】
また、本実施形態のアクティブマトリクス基板２０ｂの製造方法によれば、例えば、透過部、遮光部及び半透過部を備えたハーフトーン（又はグレイトーン）のハーフ露光が可能な１枚のフォトマスクを用いて、ソース線１５ａを形成する部分が相対的に厚く、酸化物半導体層１３ａのソース電極１７ａ及びドレイン電極１７ｂとの接続部分が開口したレジストパターンＲａを形成し、そのレジストパターンＲａを用いて保護絶縁膜１４ｂを形成し、そのレジストパターンＲａを薄膜化したレジストパターンＲｂを用いてソース線１５ａを形成するので、アクティブマトリクス基板２０ｂの製造コストを低減することができる。
【００７８】
また、本実施形態のアクティブマトリクス基板２０ｂの製造方法によれば、保護絶縁膜形成工程において、保護絶縁膜１４ｂ上に形成されたソース線１５ａを覆うように、第２の無機絶縁膜１６を成膜した後に、第２の無機絶縁膜１６をパターニングして、層間絶縁膜１６ｂを形成するので、例えば、画素電極形成工程の前にドライエッチングにより形成するコンタクトホールの深さが浅くなり、ドライエッチングに要する時間が短くなると共に、層間絶縁膜１６ｂの表面がダメージを受け難くなる。なお、本実施形態では、層間絶縁膜１６ａが無機絶縁膜により形成されていたが、層間絶縁膜が有機絶縁膜により形成されている場合には、その層間絶縁膜の表面のダメージをいっそう抑制することができるので、画素電極の下層の表面荒れによるコントラスト低下を抑制することができる。
【００７９】
また、本実施形態のアクティブマトリクス基板２０ｂによれば、各ゲート線１１ａと各ソース線１５ａとの交差部分にゲート絶縁膜１２ｂ及び保護絶縁膜１４ｂが配置されているので、各ゲート線１１ａと各ソース線１５ａとの交差部分に配置される絶縁膜が厚膜化され、ソース−ゲート間の容量を低減することができると共に、ソース−ゲート間の短絡を抑制することができる。
【００８０】
《発明の実施形態３》
図１１（ａ）は、本実施形態の液晶表示パネルを構成するアクティブマトリクス基板２０ｃの断面図であり、図１１（ｂ）は、アクティブマトリクス基板２０ｃの製造工程の一部を示す断面図である。
【００８１】
上記実施形態１及び２では、保護絶縁膜１４ａ及び１４ｂを構成する絶縁材料膜をＣＶＤ法により成膜する方法を例示したが、本実施形態では、保護絶縁膜１４ｃを構成する絶縁材料膜を有機樹脂の塗布及び焼成により成膜する方法を例示する。
【００８２】
本実施形態の液晶表示パネルは、互いに対向するように設けられたアクティブマトリクス基板２０ｃ及び対向基板３０（図１参照）と、アクティブマトリクス基板２０ｃ及び対向基板３０の間に設けられた液晶層４０（図１参照）とを備えている。
【００８３】
アクティブマトリクス基板２０ｃでは、ＴＦＴ５のソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間には、図１１（ａ）に示すように、酸化物半導体層１３ａのソース電極１７ａ及びドレイン電極１７ｂとの接続部分以外を覆うように設けられた保護絶縁膜１４ｃが設けられている。また、ソース電極１７ａは、図１１（ａ）に示すように、（保護絶縁膜１４ｃ及び）層間絶縁膜１６ｂに形成されたコンタクトホールＣａを介して酸化物半導体層１３ａに接続されていると共に、層間絶縁膜１６ｂに形成されたコンタクトホールＣｆを介してソース線１５ａに接続されている。また、ドレイン電極１７ｂは、図１１（ａ）に示すように、（保護絶縁膜１４ｃ及び）層間絶縁膜１６ｂに形成されたコンタクトホールＣｂを介して酸化物半導体層１３ａに接続されていると共に、画素領域に延設されて画素電極Ｐを構成している。さらに、保護絶縁膜１４ｃは、その厚さが１．５μｍ程度であり、上記実施形態１及び２の保護絶縁膜１４ａ及び１４ｂよりも厚い塗布型の絶縁膜である。
【００８４】
本実施形態のアクティブマトリクス基板２０ｃは、上記実施形態２の保護絶縁膜形成工程における第１の無機絶縁膜１４の成膜方法を、図１１（ｂ）に示すように、酸化物半導体層１３ａ及び容量電極１３ｂが形成された基板全体に、スピンコート法により、アクリル樹脂を厚さ１．５μｍ程度に塗布した後に、１５０℃で５分間程度のプリベーク、及び２００℃で１時間程度のポストベークを行うことにより、有機絶縁膜１４ｓを成膜する方法に変更することにより、製造することができる。
【００８５】
以上説明したように、本実施形態のアクティブマトリクス基板２０ｃ及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板２０ｃの製造方法によれば、上記実施形態１及び２と同様に、ソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間に酸化物半導体層１３ａを覆うように保護絶縁膜１４ｃが設けられているので、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いたＴＦＴの特性の低下を抑制することができる。
【００８６】
また、本実施形態のアクティブマトリクス基板２０ｃによれば、各ゲート線１１ａと各ソース線１５ａとの交差部分にゲート絶縁膜１２ｂ及び保護絶縁膜１４ｃが配置されていると共に、保護絶縁膜１４ｃが比較的厚く形成され易い塗布型の絶縁膜であるので、各ゲート線１１ａと各ソース線１５ａとの交差部分に配置される絶縁膜が厚膜化され、ソース−ゲート間の容量をいっそう低減することができると共に、ソース−ゲート間の短絡をいっそう抑制することができる。
【００８７】
なお、上記各実施形態では、保護絶縁膜１４ａ、１４ｂ及び１４ｃ上に層間絶縁膜１６ａ及び１６ｂが設けられた構成を例示したが、本発明では、保護絶縁膜１４ａ、１４ｂ及び１４ｃ上の層間絶縁膜１６ａ及び１６ｂを省略してもよい。
【００８８】
また、上記各実施形態では、Ｃｓ ｏｎ Ｃｏｍｍｏｎ構造のアクティブマトリクス基板を例示したが、本発明は、Ｃｓ ｏｎ Ｇａｔｅ構造のアクティブマトリクス基板にも適用することができる。
【００８９】
また、上記各実施形態では、画素電極に接続されたＴＦＴの電極をドレイン電極としたアクティブマトリクス基板を例示したが、本発明は、画素電極に接続されたＴＦＴの電極をソース電極と呼ぶアクティブマトリクス基板にも適用することができる。
【産業上の利用可能性】
【００９０】
以上説明したように、本発明は、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いたＴＦＴの特性の低下を抑制することができるので、ＴＦＴを備えたアクティブマトリクス駆動方式の液晶表示パネルについて有用である。
【符号の説明】
【００９１】
Ｐ 画素電極
Ｒ 感光性樹脂膜
Ｒａ，Ｒｂ レジストパターン
５ ＴＦＴ
１０ 絶縁基板
１１ａ ゲート線（ゲート電極）
１２ａ ゲート絶縁膜
１３ａ 酸化物半導体層
１４ 第１の無機絶縁膜（絶縁材料膜）
１４ａ，１４ｂ，１４ｃ 保護絶縁膜
１５ 金属膜
１５ａ ソース線
１６ 第２の無機絶縁膜（他の絶縁材料膜）
１６ａ 層間絶縁膜
１７ 透明導電膜
１７ａ ソース電極
１７ｂ ドレイン電極
２０ａ，２０ｂ，２０ｃ アクティブマトリクス基板
３０ 対向基板
４０ 液晶層（表示媒体層）
５０ 液晶表示パネル
【特許請求の範囲】
【請求項１】
マトリクス状に設けられた複数の画素電極と、
上記各画素電極にそれぞれ接続された複数の薄膜トランジスタと、
互いに平行に延びるように設けられた複数のソース線とを備え、
上記各薄膜トランジスタが、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体層と、互いに対峙するように設けられ、該酸化物半導体層にそれぞれ接続されたソース電極及びドレイン電極とを備えたアクティブマトリクス基板であって、
上記ソース電極及びドレイン電極と上記酸化物半導体層との間には、該酸化物半導体層を覆うように保護絶縁膜が設けられ、
上記各ソース線は、金属材料により形成され、
上記ソース電極及びドレイン電極は、上記各画素電極と同一材料により形成されていることを特徴とするアクティブマトリクス基板。
【請求項２】
請求項１に記載されたアクティブマトリクス基板において、
上記ドレイン電極は、上記各画素電極と一体に形成され、
上記ソース電極は、上記各画素電極と同一層に形成されていることを特徴とするアクティブマトリクス基板。
【請求項３】
請求項１又は２に記載されたアクティブマトリクス基板において、
上記各ソース線と交差する方向に互いに平行に延びるように設けられた複数のゲート線を備え、
上記各ゲート線と上記各ソース線との交差部分には、上記ゲート絶縁膜及び保護絶縁膜が配置されていることを特徴とするアクティブマトリクス基板。
【請求項４】
請求項３に記載されたアクティブマトリクス基板において、
上記保護絶縁膜は、塗布型の絶縁膜であることを特徴とするアクティブマトリクス基板。
【請求項５】
請求項１乃至４の何れか１つに記載されたアクティブマトリクス基板において、
上記各画素電極と上記保護絶縁膜との間には、層間絶縁膜が設けられていることを特徴とするアクティブマトリクス基板。
【請求項６】
請求項１乃至５の何れか１つに記載されたアクティブマトリクス基板において、
上記酸化物半導体層は、Ｉｎ-Ｇａ-Ｚｎ-Ｏ系であることを特徴とするアクティブマトリクス基板。
【請求項７】
互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、
上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、
上記アクティブマトリクス基板は、
マトリクス状に設けられた複数の画素電極と、
上記各画素電極にそれぞれ接続された複数の薄膜トランジスタと、
互いに平行に延びるように設けられた複数のソース線とを備え、
上記各薄膜トランジスタが、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体層と、互いに対峙するように設けられ、該酸化物半導体層にそれぞれ接続されたソース電極及びドレイン電極とを備え、
上記ソース電極及びドレイン電極と上記酸化物半導体層との間には、該酸化物半導体層を覆うように保護絶縁膜が設けられ、
上記各ソース線は、金属材料により形成され、
上記ソース電極及びドレイン電極は、上記各画素電極と同一材料により形成されていることを特徴とする表示パネル。
【請求項１】
マトリクス状に設けられた複数の画素電極と、
上記各画素電極にそれぞれ接続された複数の薄膜トランジスタと、
互いに平行に延びるように設けられた複数のソース線とを備え、
上記各薄膜トランジスタが、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体層と、互いに対峙するように設けられ、該酸化物半導体層にそれぞれ接続されたソース電極及びドレイン電極とを備えたアクティブマトリクス基板であって、
上記ソース電極及びドレイン電極と上記酸化物半導体層との間には、該酸化物半導体層を覆うように保護絶縁膜が設けられ、
上記各ソース線は、金属材料により形成され、
上記ソース電極及びドレイン電極は、上記各画素電極と同一材料により形成されていることを特徴とするアクティブマトリクス基板。
【請求項２】
請求項１に記載されたアクティブマトリクス基板において、
上記ドレイン電極は、上記各画素電極と一体に形成され、
上記ソース電極は、上記各画素電極と同一層に形成されていることを特徴とするアクティブマトリクス基板。
【請求項３】
請求項１又は２に記載されたアクティブマトリクス基板において、
上記各ソース線と交差する方向に互いに平行に延びるように設けられた複数のゲート線を備え、
上記各ゲート線と上記各ソース線との交差部分には、上記ゲート絶縁膜及び保護絶縁膜が配置されていることを特徴とするアクティブマトリクス基板。
【請求項４】
請求項３に記載されたアクティブマトリクス基板において、
上記保護絶縁膜は、塗布型の絶縁膜であることを特徴とするアクティブマトリクス基板。
【請求項５】
請求項１乃至４の何れか１つに記載されたアクティブマトリクス基板において、
上記各画素電極と上記保護絶縁膜との間には、層間絶縁膜が設けられていることを特徴とするアクティブマトリクス基板。
【請求項６】
請求項１乃至５の何れか１つに記載されたアクティブマトリクス基板において、
上記酸化物半導体層は、Ｉｎ-Ｇａ-Ｚｎ-Ｏ系であることを特徴とするアクティブマトリクス基板。
【請求項７】
互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、
上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、
上記アクティブマトリクス基板は、
マトリクス状に設けられた複数の画素電極と、
上記各画素電極にそれぞれ接続された複数の薄膜トランジスタと、
互いに平行に延びるように設けられた複数のソース線とを備え、
上記各薄膜トランジスタが、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体層と、互いに対峙するように設けられ、該酸化物半導体層にそれぞれ接続されたソース電極及びドレイン電極とを備え、
上記ソース電極及びドレイン電極と上記酸化物半導体層との間には、該酸化物半導体層を覆うように保護絶縁膜が設けられ、
上記各ソース線は、金属材料により形成され、
上記ソース電極及びドレイン電極は、上記各画素電極と同一材料により形成されていることを特徴とする表示パネル。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−２４８８６５（Ｐ２０１２−２４８８６５Ａ）
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願番号】特願２０１２−１６３４１９（Ｐ２０１２−１６３４１９）
【出願日】平成２４年７月２４日（２０１２．７．２４）
【分割の表示】特願２０１１−５４７２３６（Ｐ２０１１−５４７２３６）の分割
【原出願日】平成２２年８月２３日（２０１０．８．２３）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願日】平成２４年７月２４日（２０１２．７．２４）
【分割の表示】特願２０１１−５４７２３６（Ｐ２０１１−５４７２３６）の分割
【原出願日】平成２２年８月２３日（２０１０．８．２３）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]