説明

Fターム[5F110FF09]の内容

薄膜トランジスタ (412,022) | ゲート絶縁膜 (42,913) | 複数層 (3,434)

Fターム[5F110FF09]の下位に属するFターム

三層以上 (332)

Fターム[5F110FF09]に分類される特許

81 - 100 / 3,102


【課題】酸化物半導体層へ酸素を効率よく供給し、トランジスタ特性を向上することが可能な薄膜トランジスタおよびこれを備えた表示装置および電子機器を提供する。
【解決手段】本技術の薄膜トランジスタは、基板上に設けられたゲート電極と、ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、チャネル領域を覆うチャネル保護膜と、チャネル保護膜の両側の酸化物半導体層上に設けられたソース電極およびドレイン電極と、少なくともソース電極およびドレイン電極上に設けられた保護膜と、酸化物半導体層に設けられ、保護膜と同一の構成材料が充填された1または2以上の凹部とを備える。 (もっと読む)


【課題】酸化物半導体を用いた薄膜トランジスタを具備する画素において、開口率の向上
を図ることのできる発光表示装置を提供することを課題の一とする。
【解決手段】薄膜トランジスタ、及び発光素子を有する複数の画素を有し、画素は、走査
線として機能する第1の配線に電気的に接続されており、薄膜トランジスタは、第1の配
線上にゲート絶縁膜を介して設けられた酸化物半導体層を有し、酸化物半導体層は、第1
の配線が設けられた領域をはみ出て設けられており、発光素子と、酸化物半導体層とが重
畳して設けられる。 (もっと読む)


【課題】移動度が高く、S値の低い電界効果型トランジスタの提供を目的とする。また、低温又は短時間の熱履歴でも高い特性の得られる電界効果型トランジスタの製造方法の提供を目的とする。
【解決手段】In元素及びZn元素と、Zr、Hf、Ge、Si、Ti、Mn、W、Mo、V、Cu、Ni、Co、Fe、Cr、Nb、Al、B、Sc、Y及びランタノイド類からなる群より選択される1以上の元素Xを、下記(1)〜(3)の原子比で含む複合酸化物からなる半導体層を有する電界効果型トランジスタ。
In/(In+Zn)=0.2〜0.8 (1)
In/(In+X)=0.29〜0.99 (2)
Zn/(X+Zn)=0.29〜0.99 (3) (もっと読む)


【課題】微細化しても高いオン電流を得ることができるトランジスタを用いた、半導体装置。
【解決手段】トランジスタが、絶縁表面上の一対の第1導電膜と、一対の第1導電膜上の半導体膜と、一対の第1導電膜にそれぞれ接続されている一対の第2導電膜と、半導体膜上の絶縁膜と、絶縁膜上において、半導体膜と重なる位置に設けられた第3導電膜とを有する。また、半導体膜上における第3導電膜の端部と、一対の第2導電膜が設けられた領域とは、離隔している。 (もっと読む)


【課題】接触不良を低減し、コンタクト抵抗の増大を抑制し、開口率が高い液晶表示装置
を得ることを課題とする。
【解決手段】基板と、前記基板上に設けられ、ゲート配線と、ゲート絶縁膜と、島状半導
体膜と、ソース領域と、ドレイン領域を有する薄膜トランジスタと、前記基板上に設けら
れ、前記ソース領域に接続されたソース配線と、前記基板上に設けられ、前記ドレイン領
域に接続されたドレイン電極と、前記基板上に設けられた補助容量と、前記ドレイン電極
に接続された画素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成された保護
膜を有し、前記保護膜は、前記ゲート配線および前記ソース配線とで囲まれた開口部を有
し、前記薄膜トランジスタ及び前記ソース配線は保護膜に覆われ、前記補助容量は保護膜
に覆われていない液晶表示装置に関する。 (もっと読む)


【課題】絶縁性基板に含まれている不純物が半導体層に作用するのを防止して、半導体装置の信頼性を向上させる。
【解決手段】
提供される半導体装置は、絶縁性基板1上に下地絶縁層2を介して半導体層3を形成する半導体装置に係り、下地絶縁層2に不純物として含まれるボロン又はアルミニウムの濃度が、絶縁性基板表面で1×1022原子/cm以下で、かつ、絶縁性基板表面から100nm以上離れた領域で1×1019原子/cm以下の条件を満たして、絶縁性基板表面から半導体層3に向かって漸次減少する態様で分布する。 (もっと読む)


【課題】動作不良を抑制する。
【解決手段】電界効果トランジスタと、スイッチと、容量素子と、を設ける。電界効果トランジスタは、チャネル形成領域を介して互いに重畳する第1のゲート及び第2のゲートを有し、第2のゲートの電位に応じて閾値電圧の値が変化する。スイッチは、電界効果トランジスタのソース及びドレインの一方と、電界効果トランジスタにおける第2のゲートと、を導通状態にするか否かを制御する機能を有する。容量素子は、電界効果トランジスタにおける第2のゲートと電界効果トランジスタにおけるソース及びドレインの他方との間の電圧を保持する機能を有する。 (もっと読む)


【課題】発光素子の劣化を極力抑えるための構造を提供すると共に、各画素に必要とされ
る容量素子(コンデンサ)を十分に確保するための構造を提供する。
【解決手段】トランジスタ上に、第1パッシベーション膜、第2の金属層、平坦化膜、バ
リア膜及び第3の金属層の順に積層され、平坦化膜に設けられた第1開口部の側面がバリ
ア膜に覆われ、第1開口部の内側に第2開口部を有し、かつ、第3の金属層は前記第1開
口部及び第2開口部を介して前記半導体に接続され、トランジスタの半導体、ゲート絶縁
膜、ゲート電極、第1パッシベーション膜及び前記第2の金属層で積層形成された容量素
子を備えたことを特徴とする。 (もっと読む)


【課題】電気特性が良好で信頼性の高いトランジスタ及び当該トランジスタを用いた表示
装置を提供する。
【解決手段】チャネル領域に酸化物半導体を用いたボトムゲート型のトランジスタであっ
て、加熱処理により脱水化または脱水素化された酸化物半導体層を活性層に用い、該活性
層は、微結晶化した表層部の第1の領域と、その他の部分の第2の領域で形成されている
。この様な構成をした酸化物半導体層を用いることにより、表層部からの水分の再侵入や
酸素の脱離によるn型化や寄生チャネル発生の抑制、及びソース電極及びドレイン電極と
の接触抵抗を下げることができる。 (もっと読む)


【課題】酸化物半導体を含み、高速動作が可能なトランジスタを提供する。または、該トランジスタを含む信頼性の高い半導体装置を提供する。
【解決手段】下地絶縁層中に埋め込まれ、上面の少なくとも一部が下地絶縁層から露出した電極層上に、一対の低抵抗領域及びチャネル形成領域を含む酸化物半導体層を設け、電極層において、または、酸化物半導体層の低抵抗領域であって電極層と重畳する領域において、酸化物半導体層の上層に設けられる配線層との電気的な接続を行うトランジスタを提供する。 (もっと読む)


【課題】トランジスタのオン特性を向上させて、半導体装置の高速応答、高速駆動を実現する際に、信頼性の高い構成を提供する。
【解決手段】ソース電極層405a及びドレイン電極層405bの端部と、ゲート電極層401の端部とを重畳させ、更に酸化物半導体層403のチャネル形成領域となる領域に対して、ゲート電極層401を確実に重畳させることで、トランジスタのオン特性を向上させる。また、絶縁層491中に埋め込み導電層を形成し、埋め込み導電層481a,481bと、ソース電極層405a及びドレイン電極層405bとの接触面積を大きくとることで、トランジスタのコンタクト抵抗を低減する。ゲート絶縁層402のカバレッジ不良を抑制することで、酸化物半導体層403を薄膜化し、トランジスタの微細化を実現する。 (もっと読む)


【課題】酸化物半導体層のバックチャネル部を半導体層成膜後の薄膜トランジスタ作製工程によるダメージから保護し、良好なトランジスタ特性を得ると共に、薄膜トランジスタ作製の工程数を削減することである。
【解決手段】基板1と、基板1上に設けられたゲート電極2と、基板1上に設けられ、ゲート電極2を覆うゲート絶縁膜3と、ゲート絶縁膜3上に設けられ、アモルファス酸化物からなる半導体層4と、半導体層4上に設けられた保護膜5と、ゲート絶縁膜3上に設けられたソース電極6、及びドレイン電極7と、を備え、保護膜5を、金属材料の化成処理、又は陽極酸化によって形成する。 (もっと読む)


【課題】シリコンゲルマニウム層の弛緩を抑制しつつ、高誘電率膜の結晶化を促進することができる熱処理方法を提供する。
【解決手段】ゲルマニウム濃度が相対的に低濃度のシリコンゲルマニウムの両側を高濃度のシリコンゲルマニウムにて挟み込んだシリコンゲルマニウム層を半導体ウェハー上に形成する。その低濃度のシリコンゲルマニウムの上に二酸化ケイ素の膜を挟んで高誘電率膜を形成する。この半導体ウェハーにフラッシュランプから第1照射を行ってその表面温度を予備加熱温度T1から目標温度T2にまで3ミリ秒以上1秒以下にて昇温する。続いて、フラッシュランプから第2照射を行って半導体ウェハーの表面温度を目標温度T2から±25℃以内の範囲内に3ミリ秒以上1秒以下維持する。これにより、シリコンゲルマニウム層の歪みの緩和を抑制しつつ、高誘電率膜の結晶化を促進することができる。 (もっと読む)


【課題】酸化物半導体を用いた低温プロセスで形成する信頼性の高い薄膜トランジスタ、その製造方法、および表示装置を提供する。
【解決手段】薄膜トランジスタ1は、基板100と、前記基板上の一部に設けられたゲート電極110と、前記ゲート電極を覆う第1の絶縁膜120と、前記第1の絶縁膜を介して前記ゲート電極上に設けられた酸化物半導体膜130と、前記酸化物半導体膜上の一部に設けられた第2の絶縁膜150と、前記酸化物半導体膜から露出する酸化物半導体膜の一部と接続されたソース電極140Sおよびドレイン電極140Dと、を備え、前記酸化物半導体膜はInと、Gaと、Znのうち少なくとも一つの元素を含む酸化物半導体を有し、前記第1の絶縁膜中に含有される水素濃度が5×1020atm/cm−3以上であり、かつ、前記第2の絶縁膜中に含有される水素濃度が1019atm/cm−3以下である。 (もっと読む)


【課題】微細化を実現し、トランジスタとして十分に機能できる電気的特性を付与された半導体装置を提供する。
【解決手段】半導体層、ゲート絶縁膜、及びゲート電極層が順に積層されたトランジスタを有する半導体装置において、該半導体層としてインジウム、ガリウム、亜鉛、及び酸素の4元素を少なくとも含み、該4元素の組成を原子百分率で表したとき、インジウムの割合が、ガリウムの割合及び亜鉛の割合の2倍以上である酸化物半導体膜を用いる。該半導体装置において、酸化物半導体膜は作製工程において酸素が導入され、酸素を多く(過剰に)含む膜であり、トランジスタを覆う酸化アルミニウム膜を含む絶縁層が設けられる。 (もっと読む)


【課題】メモリの大容量化と図りつつ、消費電力を軽減でき、且つ、消費電力を一定にす
る。
【解決手段】メモリを、複数のメモリブロックを対称に配置して構成する。また、メモリ
に供給されるアドレス信号のうち、特定の信号の組み合わせにより、データ読み出しまた
は書き込みの対象となるメモリセルを含むメモリブロックを一意に特定する。さらに、当
該メモリブロック以外のメモリブロックに供給される信号を一定値に保つ。このようにす
ることで、メモリアレイにおけるビット線の配線長を短縮し、負荷容量を軽減すると同時
に、メモリ内のあらゆるアドレスのメモリセルに対するデータ読み出しもしくは書き込み
において、消費電流を一定にできる。 (もっと読む)


【課題】MoSを主成分とするスパッタリングターゲットを提供する。
【解決手段】本発明の一態様は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素を合計で0.1〜10.0wt%含有し、残部がMoSおよび不可避的不純物からなることを特徴とするスパッタリングターゲットである。 (もっと読む)


【課題】金属酸化物を用いた絶縁膜を低温プロセスで結晶化することが可能で、これによりガラス基板やプラスチック基板上に特性の向上が図られた素子を設けることが可能な半導体装置を提供する。
【解決手段】基板上に、金属酸化物を用いた絶縁膜と半導体薄膜とが積層形成された半導体装置であって、絶縁膜はゲート絶縁膜として用いられ、ゲート絶縁膜に接する側にゲート電極が積層形成され、絶縁膜および半導体薄膜は結晶化され、かつ、ゲート電極と重なる部分の結晶性が他の部分の結晶性よりも高いものである。 (もっと読む)


【課題】理論的根拠に基づいて酸化物半導体の母材料に添加される物質を使用することによって、優れた特性を有する酸化物半導体、これを含む薄膜トランジスタ、及び薄膜トランジスタ表示板を提供する。
【解決手段】 本発明の一実施形態に係る酸化物半導体は、亜鉛(Zn)及び錫(Sn)のうちの少なくとも一つの元素を含む第1物質、及び前記第1物質に添加される第2物質を含み、前記第1物質と酸素(O)との電気陰性度差値から前記第2物質と酸素(O)との電気陰性度差値を引いた値が1.3以下であることを特徴とする。 (もっと読む)


【課題】WSを主成分とするスパッタリングターゲットを提供する。
【解決手段】本発明の一態様は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素を合計で0.1〜10.0wt%含有し、残部がWSおよび不可避的不純物からなることを特徴とするスパッタリングターゲットである。 (もっと読む)


81 - 100 / 3,102