【課題】 比較的安価に製造が可能で且つ色収差が実質的に発生することのない位相シフタ。
【解決手段】 位相シフタ（１）は、第１の格子ピッチ（ｐ）を有する一群の反射型回折格子（１０）と、これらの一群の反射型回折格子の中に形成されて第１の格子ピッチと異なる第２の格子ピッチ（ｐ’）を有する１つの反射型回折格子（１１）とを備えている。第２の格子ピッチは第１の格子ピッチの約半分に設定され、回折格子はブレーズド格子である。また、位相シフタは、たとえばレプリカ生成技術により形成されている。 （もっと読む）

まず、基板上にゲート線及びゲート電極を含むゲート配線を形成し、ゲート配線を覆うゲート絶縁膜を形成する。次に、ゲート絶縁膜の上部に半導体パターン及びエッチング補助用パターンを形成した後、半導体パターン及びエッチング補助用パターンの上部に、ソース/ドレーン用導電体パターンとエッチング補助層を各々形成する。次に、エッチング補助層を除去しながら、ソース/ドレーン用導電体パターンからソース電極とドレーン電極を分離して、ソース及びドレーン電極とデータ線を含むデータ配線を形成し、ドレーン電極に連結される画素電極を形成する。
（もっと読む）

屋内，屋外何れの照明環境下においても明るく、かつコントラストの高い画像が表示可能な低コストの半透過反射型液晶表示装置を提供する。基板１０上に複数のゲート配線１１と、該ゲート配線と直行するように配置された複数のソース配線１５とによって包囲される複数の画素と、この画素内に配置したゲート配線とソース配線の交差点付近に設けられたスイッチング素子１９と、このスイッチング素子に接続された画素電極１６を有し、透過型表示と反射型表示とを行う液晶表示装置で、画素電極は、透明な導電層と、この透明な導電層に電気的に接続した光反射機能を有する導電材１７とを有して構成されるというものである。
（もっと読む）

【課題】 結晶性が優良な多結晶シリコンを結晶化すると同時に結晶化時高温の結晶化温度による基板の曲がりを防止する。
【解決手段】 基板上に非晶質シリコンを含むシリコンフィルムをＰＥＣＶＤ法又はＬＰＣＶＤ法によって蒸着する段階，シリコンフィルムをＨ_２Ｏ雰囲気，一定温度下で熱処理して多結晶シリコン膜を形成する段階，多結晶シリコン膜上部にゲート絶縁膜を形成する段階，多結晶シリコン膜に不純物領域を形成してソース／ドレイン領域を定義する段階，及び不純物領域を活性化する段階を含む。 （もっと読む）

【課題】ある種の有機半導体化合物を調製する新規方法に関し、より少ない反応工程でより高い全収率が得られる小分子チオフェン化合物の製造方法を提供する。
【解決手段】反応媒体、カップリング剤、及び前駆体を含有する反応混合物を、カップリング温度に曝し、一工程合成で所望の小分子チオフェン化合物を優先的に形成することを含む方法であって、前駆体は：(i)任意の二価結合、及び第2の環位置及び第5の環位置のいずれか又は両方で結合されていれる複数のチオフェン単位からなる方法。 （もっと読む）

【課題】 簡便な方法により容易に製造できる電気伝導特性に優れた有機デバイス、およびその製造方法を提供すること。
【解決手段】 一般式；Ｓｉ(Ａ^１)(Ａ^２)(Ａ^３)−Ｂ−Ｓｉ(Ａ^４)(Ａ^５)(Ａ^６)（Ａ^１〜Ａ^６は水素原子、ハロゲン原子、アルコキシ基またはアルキル基であり、脱離反応性についてＡ^１〜Ａ^３＞Ａ^４〜Ａ^６の関係を満たす；Ｂは２価の有機基である）の有機化合物を用いた有機デバイス。上記有機化合物におけるＡ^１〜Ａ^３を有するシリル基と基板表面とを反応させ、単一単分子膜を形成する工程、未反応の有機化合物を非水系溶媒を用いて洗浄除去する工程、および単分子膜の膜表面側に存在する未反応のシリル基を吸着反応のサイトとして、上記の有機化合物からなる単分子膜を累積させる工程を含む有機デバイスの製造方法。 （もっと読む）

【課題】異物や膜残り等によるソース電極とドレイン電極との短絡、ドレイン電極やドレイン引出配線の断線及びＴＦＴ動作不良等による画素欠陥に対して、開口率を減少させることなく、点欠陥となる画素を容易かつ確実に修正することができ、液晶表示装置の歩留りを向上させることができるアクティブマトリクス基板を提供する。
【解決手段】基板上に、複数本の走査信号線及びデータ信号線と、信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、上記薄膜トランジスタのドレイン電極又はドレイン引出配線に接続された画素電極とを備えるアクティブマトリクス基板であって、上記アクティブマトリクス基板は、データ信号線が少なくとも部分的に複線化された構造を有し、かつ修正用接続電極を備えるアクティブマトリクス基板である。 （もっと読む）

電界駆動デバイス及び作動方法が提供される。各デバイスは、印加電界に対して多機能の応答を提供するために、一種以上のドープ導電性ポリマーを使用している。デバイスは、デバイス（１０）用のゲートコンタクト（２２）を提供するように作動できる導電層（３０）と、デバイス（１０）用のソース（２４）及びドレイン（２６）コンタクト並びに活性層を提供するように作動できる導電性ポリマー層（１４）と、導電層（１２）と導電性ポリマー層（１４）との間に形成された絶縁性ポリマー層（１６）とを有し、前記層の組合わせにより、複数の応答機能の内の少なくとも２機能を行うようにデバイス（１０）が作動できる。 （もっと読む）

本発明は、式（Ｉ）（式中、Ｒ及びＲ’はそれぞれ独立に置換基又はＨである）で表されるペンタチエニル−フルオレンコポリマーに関する。本発明はこのコポリマーを含むトランジスタにも関する。本発明は、非常に低いヒステリシスを有する電気活性デバイスを提供することによって当技術分野における問題に対処するものである。

（もっと読む）

半導体・オン・インシュレータ・トランジスタ４５が、バルクのシリコン基板１２から形成される。活性領域は基板１２上に画定され、単結晶である酸素リッチ型シリコン層は活性領域の頂部面に形成される。この酸素リッチ型シリコン層の上に、シリコンのエピタキシャル層が成長する。シリコンのエピタキシャル層が形成された後に、酸素リッチ型シリコン層が、該エピタキシャル層の少なくとも一部を単結晶シリコンとして残した状態にてシリコン酸化物２４に変換される。これは、高温水蒸気をエピタキシャル層に適用することにより実施される。得られたものがトランジスタ４５を形成するのに有用なシリコン・オン・インシュレータ構造体１０であり、該トランジスタにおいて、ゲート誘電体２６が残りの単結晶シリコン上に存在し、該ゲート２８はゲート誘電体２６上に存在し、かつ、ゲート２８の下側にある残りの単結晶シリコン内にチャネル３６が存在する。
（もっと読む）

直流ノード拡散領域の下に埋め込み酸化物を設けず、すべてのデバイスのための本体接触部を有する選択的ＳＯＩ構造を提供する。印加電圧Ｖｄｄ、接地ＧＮＤ、基準電圧Ｖｒｅｆおよびその他の類似ＤＣノードなどのＤＣノード拡散領域の直下に存在する埋め込み酸化物を設けずに、すべてのデバイスのための本体接触部を有する選択的ＳＯＩ構造を提供する。本発明の選択的ＳＯＩ構造をＩＣ中に用いて回路の性能を改善することができる。本発明の選択的ＳＯＩ構造は、上に配置された複数のＳＯＩデバイスを有する上部Ｓｉ含有層を備える絶縁体上シリコン（ＳＯＩ）基板材料を含む。本ＳＯＩデバイスは、本体接触部領域を介して下地のＳｉ含有基板と接触する。下地の埋め込み酸化物領域を備えないＤＣノード拡散領域がＳＯＩデバイスの一つに隣接する。

（もっと読む）

熱可塑性半導体材料を含む層及び、該層に接合する金属微粒子を含む層を形成して、押圧後加熱するか押圧と加熱を同時に行い、半導体層、ソース電極、ドレイン電極とする有機薄膜トランジスタの製造方法、および、支持体シート上に、ゲートバスライン及びソースバスラインを介して連結された複数の有機薄膜トランジスタが形成され、該薄膜トランジスタのソース電極及びドレイン電極が、当該電極を構成する金属相の少なくとも１部が熱可塑性半導体材料を含む半導体層に混入して、該半導体層に接合することを特徴とする有機薄膜トランジスタシート。 （もっと読む）

【課題】 異なる配向の半導体が共通のＢＯＸ層上に配置された、プレーナ型ハイブリッド配向半導体基板構造体を形成するための、より簡単で優れた方法を提供すること。
【解決手段】 異なる結晶配向の半導体層を有するプレーナ型基板を製造するための、スタック状テンプレート層の局部的なアモルファス化及び再結晶化を用いる方法が提供される。本発明の方法を用いて構築されるハイブリッド配向半導体基板構造体、及び、デバイスの性能を高めるために異なる表面配向上に配置された少なくとも２つの半導体デバイスを含む種々のＣＭＯＳ回路と一体化されたこうした構造体が提供される。 （もっと読む）

【課題】 結晶学的に完璧に近く、薄いフィンの固有の構造的な弱さを克服した側壁表面を有する極めて薄いフィンを有するフィン型ＦＥＴを製造する方法を提供する。
【解決手段】 フィン型ＦＥＴ構造体およびフィン型ＦＥＴデバイスを形成する方法。この方法は、（ａ）半導体基板（１００）を設けるステップと、（ｂ）基板（１００）の上面（１０５）上に誘電体層（１１０）を形成するステップと、（ｃ）誘電体層（１１０）の上面（１１５）上にシリコン・フィン（１３５）を形成するステップと、（ｄ）フィン（１３５）の少なくとも１つの側壁（１５０Ａ）上に保護層（１６０）を形成するステップと、（ｅ）フィン（１３５）のチャネル領域（１７５）において、少なくとも１つの側壁（１５０Ａ）から保護層（１６０）を除去するステップと、を含む。第２の実施形態では、保護層（１６０）は、保護スペーサ（２１０Ａ）に変換される。 （もっと読む）

半導体デバイス（１００）は、基板（１１０）、およびこの基板（１１０）上に形成される絶縁層（１２０）とを含む。第１デバイス（７１０）は第１フィン（１３０）を含む絶縁層（１２０）上に形成される。この第１フィン（１３０）は、絶縁層（１２０）上に形成され、第１アスペクト比を有する。第２デバイス（７２０）は、第２フィン（１３０）を含む絶縁層（１２０）上に形成される。この第２フィン（１３０）は、絶縁層（１２０）上に形成され、第１アスペクト比と異なる第２アスペクト比を有する。
（もっと読む）

【課題】ソース／ドレイン拡張とフロントゲート（front gate）に自己整合させたバックゲートを含む、ＦＤ型ＳＯＩ−ＣＭＯＳデバイスの製造方法に関する。
【解決手段】
ＳＯＩ−ＣＭＯＳ技術は、ポリシリコン、即ちポリＳｉバックゲートは、フロントゲート・デバイスの閾値電圧を制御するために使用され、ｎＭＯＳ及びｐＭＯＳバックゲートは、互いに独立に、及びフロントゲートと独立に、スイッチされる。
特に、バックゲートが、デバイスのフロントゲート及びソース／ドレイン拡張に自己整合されたバックゲートＦＤ型ＣＭＯＳデバイスの製造方法を提供する。バックゲートＦＤ型ＣＭＯＳデバイスは、ＳＩＭＯＸ又は結合ＳＯＩ−ウエハ、ウエハボンディングと薄膜化、ポリＳｉエッチング、ＬＰ−ＣＶＤ、機械化学研磨（ＣＭＰ）を用いて製造される。 （もっと読む）

【課題】シリコン基板上のＳｉ_１−ｘＧｅ_ｘ層を用いた素子構造において、電流駆動能力の高いＭＩＳＦＥＴを含む半導体装置及びその製造方法を提供することにある。
【解決手段】シリコン基板１０１上に、Ｓｉ_１−ｘＧｅ_ｘ層１０３を形成し、このＳｉ_１−ｘＧｅ_ｘ層１０３にＭＩＳＦＥＴを形成する。ソース層及びドレイン領域１０６，１０７の接合深さを、前記Ｓｉ_１−ｘＧｅ_ｘ層１０３とシリコン層とが接する面を越えないようにする。 （もっと読む）

【課題】 より優れたソフトエラー耐性を有するＳＯＩ基板を用いた高信頼性のＣＭＯＳ・ＳＲＡＭセルを備える半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 ＳＯＩ基板の表面半導体層上にゲート絶縁膜を介して形成されたゲート電極と、該ゲート電極の両側の表面半導体層に形成された第１導電型ソース／ドレイン領域とから構成される半導体装置であって、前記第１導電型ソース／ドレイン領域の双方又は一方に接して第２導電型引出拡散層が形成され、少なくとも前記第１導電型ソース／ドレイン領域上から第２導電型引出拡散層上にわたってシリサイド層が形成されており、シリサイド層に接地電位が与えられてなる半導体装置。 （もっと読む）

【課題】 本発明は薄膜トランジスタアレイ及びその製造方法と液晶表示装置及びその製造方法とエレクトロルミネッセンス表示装置及びその製造方法に関するものであり、均一性と性能に優れた薄膜トランジスタ及びその製造方法を生産性が高く低コストで提供することを目的とする。
【解決手段】 ゲート電極側面に側壁を形成することによって、自己整合的にＬＤＤまたはオフセット領域を形成し、また、層間絶縁膜を複数の層で形成し、これら複数の層間絶縁膜上にソース・ドレイン電極とソースバス配線と画素電極を一括して形成する。 （もっと読む）