【課題】高画質で信頼性の高い表示装置を低いコストで歩留まり良く製造することができる技術を提供することを目的とする。
【解決手段】画素領域における画素電極層上にスペーサを有する、また、画素電極層周辺を覆う隔壁として機能する絶縁層表面は、絶縁層下の積層物を反映して画素電極表面からの高さが高く形成される。これらのスペーサ、及びスペーサとして機能する絶縁物によって、発光材料を画素電極層上に形成する際、選択的に形成するためのマスクは支持され、マスクのよじれやたわみなどによって画素電極層に接することを防止する。よって、画素電極層にはマスクによる傷などの損傷が生じず、画素電極層は形状不良とならないので、高繊細な表示を行う、高信頼性な表示装置を作製することができる。 （もっと読む）

【課題】製造工程を増やすことなく、寸法精度の高いダイオード素子をＴＦＴとともに基板上に備えた半導体装置の製造方法、電気光学装置の製造方法、半導体装置、および電気光学装置を提供する。
【解決手段】同一基板１０ｂ上にＴＦＴ３０、８０、９０のソース・ドレイン領域を形成するための高濃度不純物導入工程を利用して、ダイオード素子５０の高濃度Ｎ型領域５２および高濃度Ｐ型領域５３を形成し、かつ、それらの間に真性領域５１を形成する。その際、ＴＦＴ３０、９０の高濃度ソース・ドレイン領域を形成する際に形成するレジストマスクの開口部のみでダイオード素子５０の高濃度Ｎ型領域５２の形成領域を規定するので、真性領域５１を高い精度で形成することができる。 （もっと読む）

【課題】 薄膜形成領域の断面全域に機能液を充填することにより、形成される薄膜の機能を実現するために充分な断面積と必要な断面形状を有する薄膜を形成することができる、薄膜パターン形成方法、半導体装置、電気光学装置、及び電子機器を実現する。
【解決手段】 薄膜パターン形成方法は、第１の薄膜を構成する材料を含む機能液に対して親液性を有する第２の薄膜を形成するステップと、第２の薄膜の表面に、機能液に対する撥液性を付与する処理を行うステップと、第２の薄膜の一部を取り除いて、第１の薄膜のパターン形状を規定する凹部を形成するステップと、凹部に向けて機能液を吐出するステップと、凹部に吐出された機能液を乾燥させて第１の薄膜を形成するステップとを有する。半導体装置の回路配線は、上記薄膜パターン形成方法を用いて形成されており、電気光学装置は当該半導体装置を備え、電子機器は上記電気光学装置を備える。 （もっと読む）

【課題】ガラス基板内を効率よく利用してビーム幅以上の大きさのパネルを製造するため、薄膜トランジスタの閾値がパネル内で異なることを許容して製造コストを下げることができる表示装置およびその製造方法を得る。
【解決手段】特定の画素ライン上の薄膜トランジスタの閾値と他の画素ラインの薄膜トランジスタの閾値の差を補償するため、特定の画素と他の画素ラインで異なる駆動回路を持つ。あるいは駆動電圧を個別に調整可能とする。 （もっと読む）

スピン塗布によりレジストの被膜を形成する場合、無駄となってしまうレジスト材料が存在し、さらに、必要に応じて端面洗浄の工程が増えてしまう。また、真空装置を用いて、基板上に薄膜を成膜する際には、チャンバー内を真空にする特別な装置や設備が必要で、製造コストが高くなってしまう。本発明は、絶縁表面を有する基板上に、ＣＶＤ法、蒸着法又はスパッタ法により選択的に導電層を形成するステップと、前記導電層に接するように、組成物を吐出してレジストマスクを形成するステップと、前記レジストマスクを用いて、大気圧又は大気圧近傍下で、プラズマ発生手段により前記導電層をエッチングするステップと、大気圧又は大気圧近傍下で、前記プラズマ発生手段により前記レジストマスクをアッシングするステップを有することを特徴とする。上記特徴により、材料の利用効率を向上させて、製造コストの低減を実現する。
（もっと読む）

【課題】製造工程及び費用を最少化しながらも優れたプロファイルを得ることができる導電体用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法を提供する。
【解決手段】 導電体を６５乃至７５重量％のリン酸、０．５乃至１５重量％の硝酸、２乃至１５重量％の酢酸、０．１乃至８．０重量％のカリウム化合物及び残量の水を含むエッチング液組成物を利用して写真エッチングする段階を含む。 （もっと読む）

【課題】軽量、薄型化が容易であって、しかも耐熱性に優れた表示装置用基板を提供することを目的とする。
【解決手段】 この表示装置用基板２００は、無機層状物質を主体とする主基板２０２と、この主基板上に配置される不純物阻止層２０３と、この不純物阻止層２０３上に配置される半導体層２１２と、を備えたことを特徴とする。 （もっと読む）

【課題】 チップは貼り合わせ加工すると表面に配線が露出されない。そのため、接触式の検査を行うことが難しかった。
接触式の検査は、非接触式と比べて、精度が高く、検査装置も簡便なものであるため、適用することが望まれていた。
【解決手段】 本発明は、基板上に剥離層を介して形成された半導体膜に、接続する配線を形成するため、剥離層が露出するように、または露出する直前で止めるように開口領域を形成する。その後、基板を剥離すると、配線を露出することができ、チップに対して接触式の検査を行うことができる。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。また、それらの表示装置を構成する配線等を、所望の形状で制御性よく形成できる技術を提供することも目的とする。
【解決手段】導電層を有する基板に対して裏面からの光照射によって、選択的に基板表面を改質し、ぬれ性を制御する。改質された表面上に、導電性材料又は絶縁性材料を吐出（噴出なども含む）などによって、付着させ、導電層、絶縁層を形成する。また、光触媒物質の光吸収、エネルギー放射作用によって、光による処理効率を向上させることができる。また、導電層上にも選択的にマスク層を形成し、非照射領域である導電層上の領域のぬれ性も制御する。 （もっと読む）

【課題】 有機薄膜トランジスタを備える有機電界発光表示装置及びその製造方法を提供する。
【解決手段】 キャパシタ領域とトランジスタ領域とを備える基板と、基板のトランジスタ領域に形成され、ゲート電極、半導体層、ソース電極及びドレイン電極を備えるＴＦＴと、基板のキャパシタ領域に形成され、下部電極と上部電極とを備えるキャパシタと、ＴＦＴのソース電極とドレイン電極のうち、何れか一方に連結される表示素子を備え、半導体層は、有機半導体層を備え、ＴＦＴのゲート電極の下部または上部に形成されるゲート絶縁膜は、少なくとも有機絶縁膜を備え、キャパシタの上部電極と下部電極との間に形成されるキャパシタ誘電膜は、無機絶縁膜を備えることを特徴とする有機電界発光表示装置である。 （もっと読む）

【課題】 充分なゲッタリングの効果が得られ、金属不純物の再拡散を抑制できる半導体装置の製造方法、及び電気光学装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法において、基板１０Ａ上の非晶質半導体層を結晶化させる多結晶半導体層形成工程と、多結晶半導体層１０２のチャネル領域１ａを除いて不純物を注入する不純物注入工程と、多結晶半導体層１０２に熱処理を施して、チャネル領域１ａにおける金属不純物をゲッタリングするゲッタリング工程と、多結晶半導体層１０２におけるチャネル領域１ａとソース／ドレイン領域１ｘ、１ｙとをパターニングするパターニング工程と、を順に施すことを特徴とする。 （もっと読む）

【課題】薄膜トランジスタで構成された回路と積層素子とを集積化する。
【解決手段】絶縁性基板１０１上に形成された薄膜トランジスタと、前記薄膜トランジスタ上に形成された層間絶縁膜と、コンタクト用の電極３０５が形成された積層素子とを有し、前記層間絶縁膜上に、前記薄膜トランジスタと接続する配線が設けられ、前記絶縁性基板１０１の裏面から前記絶縁性基板１０１と前記層間絶縁膜とを貫通しなおかつ前記配線と接続する端子２０６が設けられ、前記絶縁性基板１０１の裏面側にて前記端子２０６と前記コンタクト用の電極３０５が電気的に接続する。 （もっと読む）

【課題】耐圧を確保し、半導体チップの小型化が図れる、縦型素子と横型素子を同一半導体基板に有する半導体装置およびその製造方法を提供する。
【解決手段】部分ＳＯＩ基板を用いて、酸化膜５２のある箇所に横型のプレーナゲートの第１ＭＯＳＦＥＴ部１を形成し、酸化膜５２がない箇所に縦型のトレンチゲートの第２ＭＯＳＦＥＴ部２を第１ＭＯＳＦＥＴ部１に隣接して形成し、第２ｎドリフト領域５３と第２ｐベース領域５６のｐｎ接合の第２ｎ⁺ ドレイン領域５１からの高さＨ１を酸化膜５２と第１ｐベース領域５４の界面の第２ｎ⁺ ドレイン領域５１からの高さＨ２より低くする。こうすることで、酸化膜５２にフィールドプレートの働きをさせて、耐圧を確保しながら第２ｎドリフト領域５３の不純物濃度を高くし、第２ＭＯＳＦＥＴ部２のオン抵抗を低減し、半導体チップの小型化を図る。 （もっと読む）

直列に接続された２つのトランジスタにおいて、設定動作（信号書き込み）の時には、そのうちの１つのトランジスタのソース・ドレイン間の電圧が非常に小さくなり、もう１つのトランジスタに対して、設定動作を行うようになる。そして、出力動作の時には、２つのトランジスタがマルチゲートのトランジスタとして動作するため、出力動作の時の電流値を小さくできる。逆にいうと、設定動作の時の電流を大きくすることが出来る。したがって、配線などに寄生する交差容量や配線抵抗の影響を受けにくくして、すばやく、設定動作が行うことが出来る。また、設定動作と出力動作とで、同一のトランジスタを１つ用いるため、隣接間ばらつきの影響も小さくなる。
（もっと読む）

【課題】本発明は、しきい値のずれが生じにくく、高速動作が可能な逆スタガ型ＴＦＴを有する半導体装置の作製方法を提供する。また、スイッチング特性が高く、コントラストがすぐれた表示が可能な表示装置の作製方法を提供する。
【解決手段】 本発明は、耐熱性の高い材料でゲート電極を形成した後、非晶質半導体膜の結晶化を促進する触媒金属層、非晶質半導体膜、及びドナー型元素又は希ガス元素を有する層を形成し加熱して、非晶質半導体膜を結晶化すると共に触媒元素を結晶性半導体膜から除いた後、該結晶性半導体膜の一部を用いて半導体領域を形成し、該半導体領域に電気的に接するソース電極及びドレイン電極を形成し、ゲート電極に接続するゲート配線を形成して、逆スタガ型ＴＦＴを形成する。 （もっと読む）

【課題】 良好な絶縁性、平坦性を有する絶縁膜を形成する。
【解決手段】 シロキサンポリマーを含有する樹脂を塗布した後、不活性ガスを主成分とし、酸素の濃度が５ｖｏｌ％以下且つ水の濃度が１ｖｏｌ％以下の雰囲気で前記樹脂を加熱処理して絶縁膜を形成することを特徴とする。また、好ましくは酸素の濃度が１ｖｏｌ％以下且つ水の濃度が０．１ｖｏｌ％以下にする。また、前記シロキサンポリマーを含有する樹脂はメチル基及びフェニル基を含むことを特徴とする。また、前記不活性ガスは窒素であることを特徴とする。 （もっと読む）

【課題】ＭＯＳ集積回路と受動素子の複合デバイスが可能で、半導体装置のサイズ並びに製造コストも低減できるＳＯＩ基板を提供すること。
【解決手段】多角形の断面を有するファイバー１と、ファイバー１の少なくとも一面上で成膜後に結晶化された半導体薄膜３とを有するファイバーＳＯＩ基板５であって、ファイバー１の表面には、ファイバー１の線方向に延び且つ幅方向に間隔をおいて複数配置される溝８が形成されている。 （もっと読む）

【課題】水分や酸素の透過による劣化を抑えることが可能な半導体装置、例えば、プラスチック基板上に形成された有機発光素子を有する発光装置、プラスチック基板を用いた液晶表示装置の提供を課題とする。
【解決手段】本発明は、ガラス基板または石英基板上に形成した素子（ＴＦＴや、有機化合物を含む発光素子や、液晶を有する素子や、メモリー素子や、薄膜ダイオードや、シリコンのＰＩＮ接合からなる光電変換素子や、シリコン抵抗素子など）を含む被剥離層１２を基板から剥離した後、熱伝導性の高いプラスチック基板１０に転写する。 （もっと読む）

【課題】金属粒子を核として結晶成長を行い形成するシリコン・ワイヤは、金属汚染の課題がある。
【解決手段】リソグラフィーとエッチングという通常のシリコン・プロセスを用いて、ＳＯI基板に対し、リソグラフィーを用いた加工とフッ酸によるウェット・エッチングを行うことで、シリコン・ブリッジを形成する。その後、高温で熱酸化膜を形成し、良質なゲート絶縁膜を形成することが望ましい。また、引き続き、同軸上のゲート電極まで形成することが望ましい。然る後に、シリコン・ブリッジの橋の部分のシリコンをレジスト膜中に埋めた後に、橋げた上部のシリコンを除去する。然る後に、レジスト膜中に埋めたシリコン・ワイヤを回収することで、フッ酸溶液中にシリコン・ワイヤを分散させることなく、シリコン・ワイヤを回収し、シリコン・ワイヤ４をチャネル部として用いたトランジスタを形成する。 （もっと読む）

本発明は剥離工程を簡略化し、且つ大型基板に対する剥離・転写を均一に行う方法を提供する。本発明は剥離工程における第１の接着剤の剥離と、第２の接着剤の硬化と、を同時に行って、作製工程を簡略化することを特徴とする。また本発明は、半導体素子の電極まで形成された被剥離層を所定の基板に転写するタイミングを工夫することを特徴とする。特に大型基板に複数の半導体素子を形成した状態で剥離を行う場合、圧力差を利用して基板を吸着して剥離を行うことを特徴とする。
（もっと読む）