【課題】トランジスタを有する半導体装置において、チャネル長が短くなることを防止しつつ、ソース／ドレイン拡散層を深さ方向に拡大する。
【解決手段】半導体装置は、素子分離領域１１に囲まれた活性領域１２ｃと、活性領域１２ｃを横切るゲート電極１３ａ，１３ｂと、ゲート電極１３ａ，１３ｂの両側に位置し活性領域１２ｃ内に形成されるソース／ドレイン拡散層２０，２１とを備える。ソース／ドレイン拡散層２０，２１が、活性領域１２ｃ内に埋め込まれた、不純物を含有する埋め込みプラグ２０ｂ，２１ｂから拡散した不純物によって形成された不純物拡散層から成る。 （もっと読む）

【課題】トランジスタ、集積回路、および、集積回路形成方法を提供する。
【解決手段】半導体基板１内に形成されたゲート溝２７内にゲート誘電体２４を介してゲート電極２３が配置された構成を有する。該ゲート電極２３は、導電性炭素材を有している。 （もっと読む）

【課題】厚さが異なる２種類以上のゲート絶縁膜を有する半導体集積回路装置の信頼性を向上させることのできる技術を提供する。
【解決手段】半導体基板１の表面に形成された酸化シリコン膜６の上層に酸化シリコン膜７を形成し、次いで厚いゲート絶縁膜を形成する領域Ａを覆ったフォトレジストパターン８をマスクとして、薄いゲート絶縁膜を形成する領域Ｂの酸化シリコン膜６，７を除去した後、フォトレジストパターン８および酸化シリコン膜７を除去し、続いて熱酸化処理を半導体基板１に施すことによって、厚さの異なるゲート絶縁膜を形成する。 （もっと読む）

【課題】厚さが異なる２種類以上のゲート絶縁膜を有する半導体集積回路装置の信頼性を向上させることのできる技術を提供する。
【解決手段】半導体基板１の表面に形成された酸化シリコン膜６の上層に酸化シリコン膜７を形成し、次いで厚いゲート絶縁膜を形成する領域Ａを覆ったフォトレジストパターン８をマスクとして、薄いゲート絶縁膜を形成する領域Ｂの酸化シリコン膜６，７を除去した後、フォトレジストパターン８および酸化シリコン膜７を除去し、続いて熱酸化処理を半導体基板１に施すことによって、厚さの異なるゲート絶縁膜を形成する。 （もっと読む）

【課題】本発明はフィントランジスタを含む半導体素子及びその製造方法に関する。
【解決手段】半導体素子は、素子分離構造を備えた半導体基板に画成されたフィン型活性領域と、フィン型活性領域の上部に形成されたリセスと、フィン型活性領域の上部に形成され、前記リセスを埋め込むシリコンゲルマニウム層を含むゲート電極とを含む。 （もっと読む）

【課題】従来のＣＭＩＳデバイスにおいては、価電子帯端近くの高い仕事関数を有する金属は、還元雰囲気アニール後に実効仕事関数が低下する。
【解決手段】半導体装置は、ソースとドレイン間のＮ型半導体層上に形成された金属元素を含むゲート絶縁膜と、ゲート絶縁膜上に形成され、膜厚が３ｎｍ以下であるカーボン層と、カーボン層上に形成されたゲート電極とを有し、ゲート電極／ゲート絶縁膜界面へのカーボン層による仕事関数の上昇効果により、還元雰囲気アニール耐性のない価電子帯端近くの高い仕事関数を有する金属を用いずとも、ＰＭＩＳＦＥＴに必要な実効仕事関数を得ることができ、低い閾値電圧を実現する。 （もっと読む）

【課題】コプラス時オン抵抗を低減化し、かつゲート漏れ電流を低減化した半導体装置を提供する。
【解決手段】窒化物系化合物半導体層（３,４）上に窒化物系化合物半導体層（３,４）とショットキー接触するゲート電極７と、ゲート電極７上に形成された第１の絶縁膜１８と、ゲート電極７から離間した窒化物系化合物半導体層（３,４）上に窒化物系化合物半導体層（３,４）と低抵抗接触するソース電極５と、ゲート電極７と第１の絶縁膜１８を介して形成され、ソース電極５と電気的に接続し、平面的に見て、ゲート電極７の上を跨ぐように延伸しているソースＦＰ電極９と、ソースＦＰ電極９上に形成された第２の絶縁膜１０とを有する半導体装置であって、ソースＦＰ電極９の厚みはソース電極５の厚みよりも厚く形成されている。 （もっと読む）

【課題】ゲート電極の上方にコンタクトプラグを形成するときに、ゲート絶縁膜やゲート電極を構成する材料がエッチングされることが無く、高い信頼性を有するゲート電極を有する絶縁ゲート電界効果トランジスタを提供する。
【解決手段】絶縁ゲート電界効果トランジスタは、ソース／ドレイン領域１３及びチャネル形成領域１２、ゲート電極２３、並びに、ゲート絶縁膜３０を備えており、ゲート絶縁膜３０は、ゲート電極２３とチャネル形成領域１２との間に形成されたゲート絶縁膜本体部３０Ａ、及び、ゲート絶縁膜本体部３０Ａからゲート電極２３の側面部２３Ａの途中まで延在するゲート絶縁膜延在部３０Ｂから構成されており、チャネル形成領域１２の表面を基準としたゲート電極２３の高さをＨ_Gate、ゲート絶縁膜延在部３０Ａの高さをＨ_Insとしたとき、Ｈ_Ins＜Ｈ_Gateを満足する。 （もっと読む）

【課題】ＭＯＳトランジスタのチャネル領域に高ストレス窒化膜を用いた場合に比してさらに大きな歪を与えることができる半導体装置を得ること。
【解決手段】シリコン基板１０上の所定の位置に形成されるゲート絶縁膜１２、ゲート電極１３、ゲート絶縁膜１２とゲート電極１３の積層体の線幅方向両側側面に形成されるオフセットスペーサ膜１５、およびオフセットスペーサ膜１５の外側に形成されるサイドウォール膜１６を有するゲート構造１１と、ゲート構造１１の線幅方向両側のシリコン基板１０表面付近に形成される拡散層１７と、を有する電界効果型トランジスタと、サイドウォール膜１６と拡散層１７上に形成される金属からなるバリア層２０と、バリア層２０上に形成される金属からなる応力印加層２１と、を備え、バリア層２０と応力印加層２１は、オフセットスペーサ膜１５とサイドウォール膜１６によってゲート電極１３と絶縁されている。 （もっと読む）

【課題】ゲート電極上に積層するポリサイド層、バリアメタル層、メタル層、絶縁膜ハードマスクの膜剥がれを抑制する効果を発揮させた半導体装置およびその製造方法を提供することを目的とする。
【解決手段】トレンチゲート型のＭＯＳトランジスタＴｒ１、Ｔｒ２を備えた半導体装置の製造方法であって、半導体基板１の表面にトレンチ１２、１３を形成してからゲート絶縁膜２０を形成する工程と、前記半導体基板１上にゲート電極８用のポリシリコン層を形成する工程と、前記トレンチ１２、１３上に位置する前記ポリシリコン層の上面に生じた凹部を除くための水素雰囲気中アニールを行なう工程と、前記ポリシリコン層を選択的に除去することによりトレンチ１２、１３上のポリシリコン層を残してこれをゲート電極８とする工程とを具備してなることを特徴とする半導体装置の製造方法を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】微細化されても良好な品質を有するゲート絶縁膜を備え、信頼性が高く、高速に動作可能な半導体装置およびその製造方法を提供する。
【構成】半導体装置は、半導体基板１００１内に形成されたｐ型活性領域１００３およびｎ型活性領域１００４と、ｐ型活性領域１００３の上面に形成されたゲート絶縁膜１００６と、上部におけるＬａの濃度がその他の部分のＬａの濃度よりも大きい第１の電極形成膜１０１５を含む第１のゲート電極とを有するｐ型ＭＩＳＦＥＴとを備えている。さらに、ｎ型活性領域１００４の上面に形成されたゲート絶縁膜１００６と、上部におけるＡｌの濃度がその他の部分のＡｌの濃度よりも大きい第２の電極形成膜１０１４を含む第２のゲート電極とを有するｎ型ＭＩＳＦＥＴとを備えている。 （もっと読む）

【課題】ゲート電極の上方に層間絶縁層を形成するときに、ゲート電極に対向する基体の部分が酸化されることが無い、絶縁ゲート電界効果トランジスタの製造方法を提供する。
【解決手段】絶縁ゲート電界効果トランジスタの製造方法は、（ａ）ソース／ドレイン領域１３、チャネル形成領域１２、チャネル形成領域１２上に形成されたゲート絶縁膜３０、ソース／ドレイン領域１３を覆う絶縁層２１、及び、チャネル形成領域１２の上方の絶縁層２１の部分に設けられたゲート電極形成用開口部２２を備えた基体を準備し、（ｂ）ゲート電極形成用開口部２２内を導電材料層３１，３２で埋め込むことでゲート電極２３を形成し、次いで、（ｃ）絶縁層２１を除去し、その後、（ｄ）全面に、第１の層間絶縁層４１、第２の層間絶縁層４２を、順次、成膜する工程を備え、前記工程（ｄ）において、酸素原子を含まない成膜雰囲気中で第１の層間絶縁層４１を成膜する。 （もっと読む）

【課題】本発明は、ホットキャリア耐性を向上させた半導体装置を提供することを目的とする。
【解決手段】本発明は、半導体基板に形成されたソース領域とドレイン領域をそれぞれ選択エピタキシャル成長技術を用い成長させて形成したソース部とドレイン部とそれらの間に設けられたチャネル領域を備えたＭＯＳトランジスタを備え、前記選択エピタキシャル成長によって形成されたソース部とドレイン部の前記チャネル領域からの高さが異なることを特徴とする。 （もっと読む）

【課題】シリサイド層への不純物拡散を抑制し、シリコン層中に不純物を十分行き渡ることのできる半導体装置、及びその製造方法を提供する。
【解決手段】半導体基板上に、ゲート酸化膜を介して形成されたゲート電極を備える半導体装置において、前記ゲート電極は、前記ゲート酸化膜に接して形成されたシリコン層と、前記シリコン層上に積層された金属を含有する金属含有層と、を有し、前記シリコン層は、前記ゲート酸化膜側に設けられ、第１導電型の不純物がドープされている第１シリコン層と、前記第１シリコン層上に積層され、前記第１導電型の不純物がドープされていない第２シリコン層と、を有すること。 （もっと読む）

【課題】シリサイドゲート上の微小突起物を除去することにより、ゲート電極とコンタクトプラグとのショート不良の発生を抑制した洗浄方法及び半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、ゲート電極３上及びソース／ドレイン領域の拡散層６，７上にＴｉ膜を形成する工程と、このＴｉ膜に熱処理を施すことにより、ゲート電極上及びソース/ドレイン領域の拡散層上にＴｉシリサイド膜９ａ〜９ｃを形成するシリサイド化工程と、このシリサイド化工程でシリサイド化されずに残留するＴｉ膜を除去する洗浄工程であって、アンモニア水及び過酸化水素水を含む洗浄液に超音波を加えながら洗浄する工程と、Ｔｉシリサイド膜上に層間絶縁膜１０を形成する工程と、この層間絶縁膜をエッチングすることにより第１の接続孔及び第２の接続孔を形成する工程と、を具備する。 （もっと読む）

【課題】セルコンタクトのショート等の問題がなく、またゲートトレンチ内にシリコン基板材料によるバリが残らず、良好な特性を有するトレンチゲートの形成方法を提供する。
【解決手段】まずシリコン基板１０上にゲートトレンチ１０ａを形成し、次いでゲートトレンチ１０ａが形成されたシリコン基板１０上に素子分離領域１６ａを形成する。そのため、ゲートトレンチ１０ａ内にシリコン基板材料のバリが発生することがなく、理想的なトレンチ形状を得ることができる。 （もっと読む）

【課題】混晶層中のＧｅ濃度およびＣ濃度の許容範囲内で、チャネル領域に十分に応力を印加することが可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】Ｓｉ基板１上にダミーゲート電極３を形成する。次に、ダミーゲート電極３をマスクにしたリセスエッチングにより、リセス領域７を形成する。次いで、リセス領域７の表面に、ＳｉＧｅ層からなる混晶層８をエピタキシャル成長させる。続いて、ダミーゲート電極３を覆う状態で、混晶層８上に、層間絶縁膜１２を形成し、ダミーゲート電極３の表面が露出するまで、層間絶縁膜１２を除去する。ダミーゲート電極３を除去することで、層間絶縁膜１２にＳｉ基板１を露出する凹部１３を形成する。その後、凹部１３内にゲート絶縁膜１４を介してゲート電極１５を形成することを特徴とする半導体装置の製造方法である。 （もっと読む）

【課題】ゲートスタックのシート抵抗及びコンタクト抵抗が小さいながらも、不純物の外部拡散を効果的に抑制することのできる拡散防止膜を備える半導体素子の製造方法を提供すること。
【解決手段】本発明に係る半導体素子の製造方法は、第１導電層（２１）上に、少なくとも第１金属膜（２２Ａ）および窒素含有の金属シリサイド膜（２２Ｃ）を含む積層構造で拡散防止膜を形成するステップと、該拡散防止膜上に第２導電層（２３）を形成するステップとを含む。 （もっと読む）

【課題】曲率半径の大きいプロファイルを有するリセスチャンネル構造を効果的に形成することができる半導体素子の製造方法を提供する。
【解決手段】半導体基板３１０にリセス領域を画成するハードマスク層パターンを形成し、ハードマスク層パターンを食刻マスクに半導体基板を選択食刻してリセスチャンネル構造３４０を形成し、ハードマスク層パターンを除去してリセスチャンネル構造３４０を含む半導体基板３１０を露出し、リセスチャンネル構造を埋め込むゲート電極３６４を形成する。選択食刻工程は食刻条件が異なる第１の異方性食刻と第２の等方性食刻からなる二段階のプラズマ食刻方法で行なう。 （もっと読む）

【課題】トレンチゲート構造の半導体装置及びその製造方法の提供を課題とする。
【解決手段】本発明の半導体装置は、半導体基板に形成された溝内にゲート絶縁膜を介し形成されたゲート電極と、ゲート電極の近傍の半導体基板にゲート絶縁膜を介して配置されたソース領域及びドレイン領域とを具備してなるトレンチゲートトランジスタを備え、ゲート電極が溝の内側から溝の外側まで突出形成され、ゲート電極が溝の内側と外側とで幅方向に位置ずれ部を形成した目ずれ形状に形成されてなり、ゲート電極の目ずれ部分が溝の開口周縁部より上方に配置されてなる。 （もっと読む）