【課題】 本発明は、耐熱性に優れた半導体装置およびその製造方法を提供することを目的とする。
【解決手段】 第１の発明の半導体装置は、第１導電型の半導体層と、第１導電型の半導体層上に形成された第１のゲート絶縁膜と、第１のゲート絶縁膜上に形成され、Ruからなる第１の金属の結晶粒および第１の金属の結晶粒の粒界に偏析したW、Ni、Mo、Rh、Pd、Re、IrおよびPtからなる群から選ばれる第２の金属を有する第１のゲート電極と、第１のゲート絶縁膜をゲート長方向に挟む第１導電型の半導体層に形成された第１のソース・ドレイン領域と、を備えることを特徴とする。 （もっと読む）

イオン注入方法は、基板から外側に突出しており、一組で間隔のある近接したフィーチャーを形成することを含んでいる。前記フィーチャーを覆って付与され前記一組で間隔のあるフィーチャーの間のところに開孔を有しているパターンフォトレジスト層によって前記一組で間隔のあるフィーチャーの少なくとも最も外側の部分が、横方向に引っ張られお互いから離間させる。、そのような間隔のあるフィーチャーが横方向に引っ張られながら、前記一組で間隔のあるフィーチャーよりも低く付与される基板材料へスペシーズがイオン注入される。前記イオン注入の後に、前記パターンフォトレジスト層が前記基板から除去される。この発明の他の態様および実施が考えられる。 （もっと読む）

【課題】半導体と電極の金属との間に働く応力を緩和することが可能な半導体装置の製造方法を提供する。
【解決手段】本発明のＣＭＯＳ（半導体装置）の製造方法は、シリコン基板１上にゲート絶縁膜６を形成する工程と、ゲート絶縁膜６上にアモルファスシリコン層７０を形成する工程と、アモルファスシリコン層７０上にゲート電極１０を構成するルテニウム（Ｒｕ）を含むＲｕ層８を形成する工程と、アモルファスシリコン層７０とルテニウムとを反応させることにより、ゲート絶縁膜６とＲｕ層８との界面にシリコンよりもルテニウムの含有量の多いルテニウムシリサイド（Ｒｕ−Ｓｉ）層７を形成する工程とを備えている。 （もっと読む）

【課題】 ゲート電極とソース／ドレイン領域との間の耐圧不良がなく特性の良好なトレンチゲート型トランジスタを有する半導体装置を提供する。
【解決手段】 まず選択的エピタキシャル成長により、低濃度Ｎ型拡散層１１０が形成されている領域上に、サイドウォール絶縁膜１１０ａに隣接したシリコンエピタキシャル層１１２を形成する。次いで、熱酸化によりシリコンエピタキシャル層１１２の表面に薄いシリコン酸化膜１１２ａを形成した後、このシリコン酸化膜１１２ａを介してシリコンエピタキシャル層１１２中にリン（Ｐ）又はヒ素（Ａｓ）をイオン注入することにより、シリコンエピタキシャル層１１２全体を低濃度Ｎ型拡散層１１４とした後、さらにリン（Ｐ）又はヒ素（Ａｓ）をイオン注入することにより、シリコンエピタキシャル層１１２の上層にセルトランジスタのソース／ドレイン領域となる高濃度Ｎ型拡散層１１３を形成する。 （もっと読む）

【課題】動作電圧の変動が少なく、正常に動作する半導体装置を提供すること。
【解決手段】表面チャネル型ｎＭＯＳＦＥＴ構造を備えたトランジスタ構造および表面チ
ャネル型ｐＭＯＳＦＥＴ構造を有備えたトランジスタ構造を有するデュアルゲート型周辺
トランジスタと、リセスチャネル構造を備えたｎＭＯＳＦＥＴ構造を有するセルトランジ
スタと、を含む半導体装置であって、前記セルトランジスタ中のゲート電極を構成するＮ
型ポリシリコン層に含まれるＮ型不純物の濃度が、略一定である半導体装置。 （もっと読む）

【課題】ポリメタルゲート構造とデュアルゲート構造とを採用するＣＭＯＳ ＬＳＩにおいて、ゲート電極の一部を構成する高融点金属膜の酸化と、ゲート電極の他の一部を構成するｐ型多結晶シリコン膜中のホウ素の拡散とを共に抑制することのできるライト酸化処理技術を提供する。
【解決手段】水素ガスおよび酸素ガスと水素ガスとから触媒により合成された水蒸気を含む混合ガスを半導体ウエハ１Ａの主面に供給し、エッチングによって削られたゲート電極の端部下のゲート絶縁膜のプロファイルを改善する熱処理を、ゲート電極の一部を構成する高融点金属膜が実質的に酸化されず、かつゲート電極の他の一部を構成するｐ型多結晶シリコン膜中のホウ素がゲート酸化膜を通って基板に拡散しない低熱負荷条件下で行う。 （もっと読む）

【課題】ＴｉＮ膜及びバッファ層から形成されるバリアー膜を備えるポリメタルゲート電極を持つ半導体素子及びその製造方法を提供する。
【解決手段】半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に半導体基板側から順に積層された導電性ポリシリコン膜、第１金属シリサイド膜、バリアー膜、及び金属膜から形成されるポリメタルゲート電極と、を備える半導体素子である。バリアー膜は、第１金属シリサイド膜上に形成されるＴｉＮ膜と、ＴｉＮ膜と金属膜との間に介在されるバッファ層と、を備える。 （もっと読む）

【課題】 薄膜化しても、半導体装置に優れた電気的特性を付与できる良質なゲート絶縁膜を製造する。
【解決手段】 プラズマ処理装置の処理室内で、被処理体表面のシリコンに酸素含有プラズマを作用させてシリコン酸化膜を形成する酸化処理工程を含むゲート絶縁膜の製造方法であって、前記酸化処理工程における処理温度は６００℃超１０００℃以下であり、前記酸素含有プラズマは、少なくとも希ガスと酸素ガスとを含む酸素含有処理ガスを前記処理室内に導入するとともに、アンテナを介して該処理室内に高周波またはマイクロ波を導入することによって形成される前記酸素含有処理ガスのプラズマであることを特徴とする、ゲート絶縁膜の製造方法。 （もっと読む）

【課題】タングステンの異常酸化を発生させず且つ素子の電気的特性の劣化を防止することが可能な半導体素子の製造方法を提供する。
【解決手段】半導体基板上の一領域上に、金属膜を含むゲートを形成する段階と、前記金属膜の酸化を誘発させないＬＰＣＶＤ法によって全表面上にＬＰＣＶＤ酸化膜を形成する段階とを含む。 （もっと読む）

【課題】 低仕事関数金属の不適切な熱安定性のために、ｎＦＥＴ仕事関数とｐＦＥＴ仕事関数との両方を適正にするために用いることができるゲート・スタックを有するＣＭＯＳ構造体を提供すること。
【解決手段】 本発明は、半導体基板の１つの領域上に配置された少なくとも１つのｎＭＯＳデバイスと、半導体基板の別の領域上に配置された少なくとも１つのｐＭＯＳデバイスとを含む、ＣＭＯＳ構造体に向けられる。本発明によれば、少なくとも１つのｎＭＯＳデバイスは、ゲート誘電体と、４．２ｅＶ未満の仕事関数を有する低仕事関数の元素状金属と、その場金属キャッピング層と、ポリシリコン・カプセル化層とを含むゲート・スタックを含み、少なくとも１つのｐＭＯＳデバイスは、ゲート誘電体と、４．９ｅＶより大きい仕事関数を有する高仕事関数の元素状金属と、金属キャッピング層と、ポリシリコン・カプセル化層とを含むゲート・スタックを有する。本発明はまた、こうしたＣＭＯＳ構造体を製造する方法も提供する。 （もっと読む）

【課題】エッチングの容易なポリシリコン−メタル積層で構成されるゲート電極構造を提供する。
【解決手段】少なくとも１層のポリシリコン３と少なくとも１層のポリＳｉ_１−ｘＧｅ_ｘ材料の層４とを有するゲートコンダクタを備える半導体デバイスの基板上のゲート電極積層構造であり、ポリシリコン３とポリＳｉ_１−ｘＧｅ_ｘ材料の層４のエッチングにより、終点検出が可能であるため、上記構造を効果的にエッチングすることができる。 （もっと読む）

【課題】 ゲートリーク電流の低減。
【解決手段】 本発明による半導体の製造方法は、基板を設ける工程と、誘電体層を基板の上に形成する工程と、アモルファス半導体層を誘電体層の上に成長させる工程と、アモルファス半導体層に不純物をドープする工程と、そして高温処理工程をアモルファス層に施して前記アモルファス半導体から結晶化層を形成する工程とを備える。 （もっと読む）

【課題】半導体基板と半導体基板上に形成されたドープされた導電膜を含む半導体素子を提供する。
【解決手段】拡散バリヤ膜がドープされた導電膜上に形成される。拡散バリヤ膜は、非晶質半導体物質を含む。オーミックコンタクト膜が拡散バリヤ膜上に形成される。金属バリヤ膜がオーミックコンタクト膜上に形成される。金属膜が金属バリヤ膜上に形成される。これにより、界面抵抗を所望の範囲内に維持できながら、オーミックコンタクト膜下部の導電体にドープされた不純物が外部に拡散することを効果的に防止できて、多層構造を採用した半導体素子の反転キャパシタンス特性などを向上させることができる。 （もっと読む）

【課題】フッ素原子を分子中に含むガスでは、ＳｉＮ膜のエッチングが等方的に進行するため、サイドウォールの幅が小さくなり、ＬＤＤ領域の幅を大きくすることが困難であった。
【解決手段】ゲート電極上に窒化珪素膜を形成し、エッチングガスとして臭化水素ガスを主に用い、ＩＣＰ（誘導結合型プラズマ）法などのエッチング方法により、窒化珪素膜のうちゲート電極上の部分と基板表面部のみを除去し、同時にゲート電極の側面部のみに窒化珪素膜を残す。 （もっと読む）

一態様では、シリコン層（112'）に第１の熱処理を施し、このシリコン層（112'）上に金属積層体（110'）を形成し、この金属積層体に第２の熱処理を施すことによって、トランジスタのゲートを形成する。第１の熱処理は、急速熱アニールステップを含み、第２の熱処理は、急速窒化ステップを含む。本発明により得られたるゲートは、シリコン層と金属積層体との間で比較的低い界面接触抵抗を示し、そのため、このゲートを高速デバイスで使用すると有利である。
（もっと読む）

半導体基板上にトランジスタデバイスのゲートを形成する方法は、プラズマリアクタの真空チャンバに基板を配置するステップと、チャンバの真空圧力を維持しつつ酸素を含むプロセスガスをチャンバ内へ導入するステップとを含む。連続した「オン」タイム中に真空チャンバ内のプラズマ生成領域にプラズマを生成し、制御可能なデューティーサイクルを画成する「オン」インターバル及び「オフ」インターバルのうちの、連続した「オン」インターバルを分離する連続した「オフ」インターバル中に、プラズマのイオンエネルギーが減衰するのを許容することにより、数オングストローム程度の厚さの酸化物絶縁層が基板に表面に形成される。酸化物絶縁層の形成中に、デューティーサイクルは、絶縁層におけるイオン衝撃による欠陥の形成を制限するように限定され、真空圧力は、絶縁層における汚染による欠陥の形成を制限するように限定される。導電性ゲート電極が絶縁層の上に形成される。 （もっと読む）

トランジスタゲート選択酸化プロセスは、半導体基板を収容した真空チャンバ内へ、真空チャンバの真空圧力を維持しつつ酸素を含むプロセスガスを導入するステップを含む。連続した「オン」タイム中に真空チャンバ内のプラズマ生成領域にプラズマを生成し、制御可能なデューティーサイクルを画成する「オン」インターバル及び「オフ」インターバルのうちの、連続した「オン」インターバルを分離する連続した「オフ」インターバル中に、プラズマのイオンエネルギーが減衰するのを許容することにより、数オングストローム程度の厚さの酸化物絶縁層が形成される。酸化物絶縁層の形成中に、デューティーサイクルは、絶縁層におけるイオン衝撃による欠陥の形成を制限するように限定され、真空圧力は、絶縁層における汚染による欠陥の形成を制限するように限定される。 （もっと読む）

互いに重ねて堆積させたいくつかの金属層（８,９,１３；８,１２,１３）として形成したゲート電極（１５,１６）を有するＭＯＳトランジスタを備える半導体デバイスの製造方法。この方法では、シリコン本体（１）に、ゲート誘電体層（７）を備えるシリコン活性領域（４,５）およびこれらの領域を互いに絶縁するフィールド分離領域（６）を形成する。次いで、第１の金属層（８）を堆積させ、活性領域（４）の一部の位置でその層中に局所的に窒素を導入する。次いで、第１の金属層上に第２の金属層（１３）を堆積させ、その後それらの金属層中にゲート電極をエッチングする。第１の金属層中に窒素を導入する前に、第１の金属層上に窒素透過性の第３の金属補助層（９）を堆積させる。したがって、その下にあるゲート電極に損傷を与える危険なく、第１の金属層を窒化することができる。金属の仕事関数を実質的に変えることが可能であるとともに、ＮＭＯＳおよびＰＭＯＳを備える半導体デバイスが実現される。
（もっと読む）

【課題】 Ｎ型ポリメタルゲート電極とＰ型ポリメタルゲート電極の界面抵抗を共に低くすることが可能な半導体装置の製造方法を提供する。
【解決手段】 半導体基板１０１上にシリコン膜を形成する工程と、シリコン膜の領域ＰにＰ型不純物を、領域ＮにＮ型不純物をこの順にイオン注入する工程と、シリコン膜上にシリサイド膜１０６及び金属膜をこの順で形成する工程と、シリコン膜、シリサイド膜１０６及び金属膜をパターニングして領域ＰにＰ型ポリメタルゲート電極を、領域ＮにＮ型ポリメタルゲート電極を形成する工程とを備え、Ｐ型不純物のイオン注入後、Ｎ型不純物のイオン注入前に第１の熱処理を行ってＰ型不純物を活性化させ領域Ｐのシリコン膜をポリシリコン膜１０３Ｐとし、Ｎ型不純物のイオン注入後、第２の熱処理を行い、Ｎ型不純物を活性化させ領域Ｎのシリコン膜をポリシリコン膜１０３ｎにすると共にシリサイド膜１０６に含まれたガスを除去する。 （もっと読む）

【課題】 ホウ素及びリンを含むシリコン層を最下層に有するゲート電極の端部の尖りが抑制された半導体装置及びその製造方法を提供する。これによってゲート電流の増加を抑制し、CMOSデバイスのNBTI劣化を抑制する。
【解決手段】 半導体装置１０は、シリコン基板１１と、シリコン基板１１上に形成されたゲート絶縁膜１５と、ゲート絶縁膜１５上に形成され、ホウ素及びリンを含むポリシリコン層１８ｂを最下層に有するゲート電極１７とを備える。ポリシリコン層１８ｂ中のホウ素の最大濃度と最小濃度との比が１００以下である。 （もっと読む）