【課題】耐圧の向上が図られる半導体装置を提供する。
【解決手段】ｎ-型半導体領域３には、ドレイン領域となるｎ-拡散領域５が形成され、そのｎ-拡散領域５の一方の側には、ｐ拡散領域７と、ソース領域となるｎ+拡散領域８が形成されている。ｎ-拡散領域５の他方の側には溝部１０が形成されて、絶縁体１２が充填されている。ｎ-拡散領域５の直下には、ｐ-埋め込み層１３が形成されている。ｎ-型半導体領域３の領域には、高電位が印加されるｎ+拡散領域１４が形成され、抵抗Ｒを有する配線２０によってｎ-拡散領域５と電気的に接続されている。ｎ+拡散領域８とｎ-拡散領域５とによって挟まれたｐ拡散領域７の部分の表面上には、ゲート絶縁膜１９を介在させてゲート電極１７が形成されている。 （もっと読む）

【課題】製造工程におけるプラズマによる電荷の蓄積に起因するゲート絶縁膜の破壊を防ぐとともに、素子の面積の増大を抑制する。
【解決手段】アクティブ領域２２が設定されている半導体基板２０の、アクティブ領域に設定されたトランジスタ形成領域２４にＭＯＳ型電界効果トランジスタが形成されている。ＭＯＳ型電界効果トランジスタの制御電極４０は、第１導電型の電極部４２、４５及び４８と、第２導電型の電極部４６と、第１導電型の電極部及び第２導電型の電極部の間にｐｎ接合４９とを有している。第１導電型の電極部は、アクティブ領域から素子分離領域にわたって形成されている。第２導電型の電極部は、素子分離領域に形成されていて、アクティブ領域の半導体基板に、電気的に接続されている。 （もっと読む）

【課題】 電界効果型半導体装置及びその製造方法に関し、ゲート絶縁膜にダメージを与えることなく、少なくとも窒素を含有するとともにシリコンを主成分とする膜を組成制御性良く構成する。
【解決手段】 シリコンと、シリコンに対して５〜３０原子数％の窒素を含有する導電膜をゲート電極３の少なくとも一部として用いる。 （もっと読む）

【課題】ゲート電極からの不純物の拡散を十分に抑制しつつ、良好な特性を示すゲート絶縁膜を得ることができる半導体装置の製造方法を提供する。
【解決手段】Ｓｉ基板の表面に、素子分離絶縁膜、ｎウェル及びｐウェルを形成した後、前処理として、Ｓｉ基板の洗浄を行う（ステップＳ１）。その後、下地酸化として、Ｓｉ基板の表面をＲＴＯ法により熱酸化することにより、シリコン酸化膜を形成する（ステップＳ２）。続いて、シリコン酸化膜に対してプラズマ窒化を行う（ステップＳ３）。このプラズマ窒化の結果、活性窒素の導入によりシリコン酸化膜が窒化され、シリコン酸窒化膜が得られる。次に、アンモニア雰囲気中でアニールを行う（ステップＳ４）。この結果、シリコン酸窒化膜中の表面近傍に、更に窒素が導入される。次いで、後アニール（ポストアニール）として、窒素及び酸素を含有する雰囲気中でアニールを行う（ステップＳ５）。 （もっと読む）

【課題】短チャネル効果を抑制しながら高駆動能力を確保すると共に、特性が異なる複数の素子の特性を確保し且つ製造工程の省略が可能な半導体装置及びその製造方法を提供する。
【課題手段】半導体装置は、半導体基板１の第１領域Ａ上に形成された第１ゲート電極３と、第１領域Ａにおける少なくとも第１ゲート電極３の両側下部の部分に形成された第１不純物層５と、第１ゲート電極３の両側面に形成された第１サイドウォール６と、半導体基板１における第１ゲート電極３から見て第１サイドウォール６の両側に形成された第２不純物層７とを備える。第１不純物層５は、第１導電型の第１不純物と、第１導電型で且つ第１不純物よりも質量数の大きい第２不純物とを含む。 （もっと読む）

【課題】ゲート電極に電圧が印加されないときにも、ゲート電極とドレイン領域との間の電界を緩和し、ゲート絶縁膜に電界集中が発生するのを抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置１００は、互いに所定の間隔を隔てて形成されたソース領域７およびドレイン領域９と、ソース領域７に接するように形成され、チャネル領域５ａを含むボディ領域５と、電界緩和層３と、ボディ領域５と電界緩和層３との表面上に形成されたゲート絶縁膜１３と、ゲート絶縁膜１３の表面上に形成され、不純物領域１４と不純物領域１５とが接触するように形成されたポリシリコン層３２を含むゲート電極１６とを備えている。そして、不純物領域１５は、ゲート電極１６のドレイン領域９側に形成されている。 （もっと読む）

【課題】チャネリングの発生と製造工程の増加とを防ぐことができる半導体装置及びその製造方法を提供する。
【解決手段】ゲート電極１０６及び第１，第２のソース／ドレイン領域１１９Ａ，１１９Ｂの上部が非晶質化シリコン層１１０となっている。これにより、上記第１，第２のソース／ドレイン領域１１９Ａ，１１９Ｂを形成するための不純物の注入を行っても、非晶質化シリコン層１１０がその不純物の障壁となるので、チャネリングの発生を防ぐことができる。また、上記非晶質化シリコン層１１０は除去しなくてもよいので、製造工程の増加も生じない。 （もっと読む）

【課題】 ソース／ドレインの横方向拡散を確実に抑止し、更なる微細化及び高性能化の要請を満たし、信頼性の高い半導体装置を実現する。
【解決手段】 ゲート電極２をマスクとしたイオン注入によりエクステンション領域３を形成した後、ゲート電極２及び第１のサイドウォール４をマスクとして、ソース／ドレイン５の不純物の拡散抑制機能を有する物質をイオン注入し、半導体基板１の表層のサイドウォール４に整合する部位を非晶質化してアモルファス状態の拡散抑制領域６を形成する。 （もっと読む）

【課題】ゲート電極中に含まれる不純物の拡散を防止することができ、さらに、ゲート絶縁膜の信頼性及びホットキャリア耐性を向上させることができる半導体装置及びその製造方法を得る。
【解決手段】Ｎ型シリコン基板１上にゲート酸化膜３６およびＰ+型ゲート電極３５を形成する。Ｐ+型ゲート電極３５の両側にソース／ドレイン領域６を形成する。ゲート酸化膜３６およびＰ+型ゲート電極３５中には窒素がドープされ、窒素ドーピング領域３０が形成される。 （もっと読む）

【課題】本発明では、酸素欠損を低減させ、信頼性を改善した半導体装置およびその製造方法を提供することを目的とする。
【解決手段】第１の発明の半導体装置は、基板と、基板に形成された半導体領域と、半導体領域上に形成され、１種以上の第１金属元素の酸化物で形成された絶縁膜と、絶縁膜上に形成され、酸化物の生成自由エネルギーについて第１金属元素よりも大でありかつ金属状態である第２金属元素、および第１金属元素の酸化物で形成された遷移層と、遷移層上に形成された電極と、電極をゲート長方向に挟む半導体領域に形成されたソース・ドレイン領域とを備えたことを特徴とする。 （もっと読む）

【課題】ＳｉＧｅによる高移動度の恩恵を十分に受けながら、実効ゲート長の広がりを抑制できるようにした半導体装置の製造方法を提供する。
【解決手段】歪ＳｉＧｅトランジスタ、を有する半導体装置の製造方法であって、シリコン基板１上にＳｉＧｅ層５を形成する工程と、ＳｉＧｅ層５上にゲート酸化膜７を形成する工程と、ゲート酸化膜７上にゲート電極８を形成する工程と、ゲート電極８をマスクにシリコン基板１に向けてＢＦ_２^＋イオンを斜めにイオン注入することによって、ゲート電極８の両側下から当該ゲート電極８直下にかけてのＳｉＧｅ層５にＰ−領域９を形成する工程と、Ｐ−領域９を形成した後でゲート電極８の側面にサイドウォール１０を形成する工程と、ゲート電極８およびサイドウォール１０の両方をマスクにシリコン基板１に向けてＢＦ_２^＋イオンをイオン注入することによって、シリコン基板１上にＰ＋領域１１を形成する工程と、を含む。 （もっと読む）

【課題】リーク特性等の特性が優れた高誘電体絶縁膜を提供する。
【解決手段】本発明の絶縁膜は、第１の金属と酸素からなる金属酸化物にフッ素を導入した絶縁膜であって、窒素或いは前記金属酸化物をなす第１の金属の価数よりも小さな価数の第２の金属を少なくとも１つ、前記フッ素と同時に導入したことを特徴とし、窒素または前記第２の金属の量を［Ｘ］、フッ素の量を［Ｆ］と表わすとき、｛［Ｘ］−［Ｆ］｝／２≦８．４atomic％であることを特徴とする。 （もっと読む）

【課題】ｐ型不純物領域の活性化を低温で行うことを可能にする固体撮像素子の製造方法を提供する。
【解決手段】光電変換が行われる受光センサ部が半導体基体内に形成され、この半導体基体の表面側に配線層又は電極層が形成され、半導体基体に、表面側とは反対の裏面側から光を入射させる裏面照射型構造を有する固体撮像素子を製造する際に、半導体基体の裏面側の部分をアモルファス化してアモルファス半導体層６２を形成する工程と、半導体基体の裏面側へｐ型不純物をイオン注入６３する工程とを、それぞれ行い、その後に、レーザーアニール６５によってｐ型不純物を活性化させることにより、半導体基体の裏面側にｐ型半導体領域３１を形成する。 （もっと読む）

【課題】上述した積み上げソース／ドレイン構造とブースター技術とを両立させることが可能で、これによりキャリア移動度を向上させた素子構造の微細化を図ることができ、これにより更なる高機能化を達成することが可能な半導体装置およびその製造方法を提供する。
【解決手段】シリコン基板１上にゲート絶縁膜３を介して設けられたゲート電極４ａと、ゲート電極４ａの側壁に形成された絶縁性のオフセットスペーサ６と、オフセットスペーサ６との間に間隔を保った状態でシリコン基板１１の表面側に設けられた掘り込みパターンａ内にエピタキシャル成長によって形成された化合物半導体層１１と、オフセットスペーサ６によってゲート電極４ａと絶縁された状態でシリコン基板１上および化合物半導体層１１上にエピタキシャル成長によって積上げ形成されたシリコン層１３とを備えたことを特徴とする半導体装置Ｔｒ１。 （もっと読む）

【課題】高信頼性を有するゲート絶縁膜を形成可能な半導体装置の製造方法を提供する。
【解決手段】シャロートレンチアイソレーション方式の素子分離構造を有する半導体装置の製造方法であって、シリコン基板１１の表面に溝１４を形成した後に、溝１４の内表面１４ａを洗浄して汚染物を除去し、次いで、溝１４の内表面１４ａの欠陥層１５を除去する。欠陥層１５の除去は、２００℃以下の基板温度でフッ素元素含有ガスおよび酸素ガスを電離させて発生したラジカルによる等方性エッチングにより溝１４の内表面１４ａを５ｎｍ程度エッチングする。 （もっと読む）

【課題】キンク効果を抑制できる半導体装置および半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０１に形成された素子分離領域１０２とその素子分離領域１０２以外の領域との境界を跨ぐように、シリコン基板１０１上にゲート絶縁膜１０３を介してゲート電極１０４が形成されたＭＯＳトランジスタを備える。上記素子分離領域１０２とその素子分離領域１０２以外の領域との境界の段差領域１２０におけるゲート絶縁膜１０３の膜厚を、その段差領域１２０以外の領域におけるゲート絶縁膜１０３の膜厚に対して６５％〜１００％とする。 （もっと読む）

【課題】低抵抗極薄先端領域を有する新規のトランジスタおよびＶＬＳＩ生産可能製造方法を提供する。
【解決手段】第１のドープ半導体材料を前記半導体基板上に前記第１の側壁スペーサの外縁に整合して形成し、ドーパントを前記半導体材料から前記基板中に前記側壁スペーサの第１の対の下に拡散させて、一対の先端領域を形成し、側壁スペーサの第２の対を前記第１の半導体基板上に前記側壁スペーサの第１の対の外縁に整合して形成し、ソース／ドレイン・コンタクト領域を形成するために、イオンを前記半導体材料中および前記基板中に前記側壁スペーサの第２の対の外縁に整合させて注入する。 （もっと読む）

【課題】熱処理に伴うゲート電極のシート抵抗値の上昇と、接合破壊により生じる接合リーク電流値上昇を抑制することができる半導体装置およびその製造方法を提供する。
【解決手段】本発明に係る半導体装置は、半導体基板１と、半導体基板１上にゲート絶縁膜３を介して形成されるゲート電極４と、ゲート電極４を挟んで半導体基板１の表面に形成される一対の第２の不純物拡散層７と、ゲート電極４の上部、および、第２の不純物拡散層７の上部に形成されるＮｉ（ニッケル）シリサイド１０とを備え、ゲート電極４の上部、および、第２の不純物拡散層７は、Ｂ（ボロン）と、Ｂよりも大きい原子半径を有し、かつ、Ｂと同じ導電型の不純物であるＩｎ（インジウム）とを含む。 （もっと読む）

【課題】ＤＭＯＳトランジスタを有する半導体装置において、ゲート・ドレイン間容量を小さくする。
【解決手段】半導体層２０に形成され、それぞれがボディ領域として機能し、互いに離間している複数の第２導電型不純物領域２２と、複数の第２導電型領域２２それぞれの一部に形成され、ソース又はドレインとして機能する第１導電型不純物領域２５と、半導体層２０と第１導電型不純物領域２５の間に位置する第２導電型不純物領域２２上、及び複数の第２導電型不純物領域２２の相互間に位置する半導体層２０上に形成されたゲート絶縁膜２３と、ゲート絶縁膜２３上に形成され、ゲート電極として機能する、不純物が導入された半導体層２４とを具備する。半導体層２４は、複数の第２導電型領域２２の相互間の上方に、不純物が導入されていないノンドープ領域２４ａを有する。 （もっと読む）

【課題】トランジスタの閾値電圧のばらつきを小さくすることができる半導体装置の製造方法を提供する。
【解決手段】面方位が（１００）であるシリコンウェハ１に対して、シリコンウェハ１に対して垂直な軸から７°傾けた方向であり、かつシリコンウェハ１の中心を回転軸とした場合にノッチ又はオリフラの中心から２７°回転させた方向から、注入深さが０．５〜１μｍとなるように不純物イオンを注入することにより、素子領域にウェル１０を形成する。ウェル１０を形成するときのイオン注入角度を適切な範囲に設定しているため、注入された不純物の濃度分布のばらつきが抑制される。このため、熱拡散後のウェル１０における不純物の濃度分布もばらつきが抑制され、トランジスタの閾値電圧のばらつきが抑制される。 （もっと読む）