【課題】高駆動能力を向上させた半導体装置を提供する。
【解決手段】半導体装置には、ゲート幅方向に断続的に深さの変化する凹部を設けるためのトレンチ構造３が形成されており、ゲート絶縁膜４を介して、トレンチ構造３の内部及び上面部にゲート電極１１が形成されている。ゲート電極１１のゲート長方向の一方の側にはソース領域８が形成されており、他方の側にはドレイン領域９が形成されている。そのゲート電極１１のソース領域８およびドレイン領域９の一部と中央で不純物濃度の差を発生させることにより、エッチングレートを調整させ、エッチング条件を従来のようなハードな条件にする必要はなく、その他の半導体装置のエッチング条件と同様でトレンチ構造３のソース領域８およびドレイン領域９のむき出しが可能であり、そこにイオン注入をおこなうことでトレンチ構造上面から底部にかけて深く拡散させた領域を形成させることが可能である。 （もっと読む）

【課題】 ドリフト領域を自己整合的に決定することができ、オン抵抗の小さいＤＭＯＳ
トランジスタを含む半導体装置の製造方法を提供することを目的とする。
【解決手段】
ドレイン領域２４側のサイドウォール３２が、ソース領域２２側の前記サイドウォール
３１に比べ水平方向の厚さが厚く、かつ、ドレイン領域２４が形成されたＰ−型半導体層
２表面及びソース領域２２が形成されたＰ−型半導体層２の表面が、ゲート酸化膜１０底
部のＰ−型半導体層２表面及びサイドウォール３１、３２底部のＰ−型半導体層２表面よ
り低い位置に形成され、さらにシリサイド層３５ａがゲート電極１１上面のドレイン領域
２４側端まで形成されている。 （もっと読む）

【課題】ゲートのデプリーションの影響が最小にされた、半導体デバイスのゲート電極の製造方法が提案される。
【解決方法】この方法は、２つの堆積プロセスで構成され、第１工程では、薄い層を堆積し、イオン注入により激しくドーピングする。第２堆積は、ドーピングに関連するイオン注入により、ゲート電極を完成させる。この２つの堆積プロセスにより、ゲート電極／ゲート誘電体界面におけるドーピングを最大にする一方で、ホウ素がゲート誘電体に浸透するリスクを最小にすることができる。別の構成では、両ゲート電極層のパターン形成を含み、ドレイン延長部及びソース／ドレインの注入をゲートのドーピングの注入として使用する利点と、２つのパターンをずらし、非対称デバイスを生成するという選択肢がある。ドーパントを、誘電体層の中に含まれる注入層から半導体表面に拡散させることにより、浅い接合部を半導体基板に形成する方法が提供される。 （もっと読む）

【課題】強い圧縮応力を有するシリコン窒化膜を用いたｐＭＩＳＦＥＴを有する半導体装置及びその製造方法において、歩留まりが高く且つスイッチングスピードが高い半導体装置及びその製造方法を提供する。
【解決手段】ボックスマーク１０２内においてシリコン基板１を覆うようにシリコン酸化膜１４を形成する。次に、基板上の半導体領域にシリサイド化反応によりニッケルシリサイド８を形成する。その後、強い圧縮応力を有するシリコン窒化膜９をｐＭＩＳＦＥＴ１０１及びボックスマーク１０２を覆うように形成する。その上に層間絶縁膜１１を形成した後レジストをパターニングしてコンタクトホール１３を形成する。この際、重ね合わせ精度が所定の規格を満たすまで、レジストを一旦除去し再度レジスト１２ｂを形成する。 （もっと読む）

【課題】半導体装置の絶縁膜の上に形成される金属配線または金属電極の接着力を向上させる。
【解決手段】窒化タングステン６ｂをタングステン６ｃの側面にまで設けて、タングステン６ｃと窒化タングステン６ｂとが接触している面積を増やす。ゲート絶縁膜２上に、ゲート絶縁膜２との接着力が強いポリシリコンサイドウォール５を配置する。タングステン６ｃの側面にある窒化タングステン６ｂにはポリシリコンサイドウォール５を密着させる。 （もっと読む）

【課題】 絶縁ゲート型半導体装置及びその製造方法に関し、炭化タンタル膜の仕事関数を適正に選択的に制御する。
【解決手段】 半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に炭化タンタル膜を成膜する工程と、前記炭化タンタル膜の一部を露出する開口を有するマスクパターンを形成したのち、水素プラズマ処理を行う工程とを設ける。 （もっと読む）

【課題】インパクトイオン化領域にてキャリアがゲート絶縁膜に入り込むことがない半導体装置とその製造方法を提供する。
【解決手段】トランジスタ部分２２と、ダイオード部分２３を具備し、トランジスタ部分２２は、第１導電型又は真性の半導体領域であるチャネル形成領域６と、チャネル形成領域６に接するゲート絶縁膜７と、チャネルを形成させるゲート電極８と、第２導電型あり、チャネル形成領域６に接し、ドレイン電圧が供給されるドレイン領域４と、第２導電型であり、チャネル形成領域６を介してドレイン領域４に対向し、チャネル形成領域６にチャネルが形成されたときにチャネル形成領域６を介してドレイン電圧が供給されるソース領域５とを含み、ダイオード部分２３は、ソース領域５に電気的に接続されており、ソース領域５にドレイン電圧が供給されたときに、ダイオード部分２３はインパクトイオン化現象が発生する領域を含む。 （もっと読む）

【課題】オン電流の低下を抑制しつつ、閾値電圧を高くすることを可能とした半導体装置と、電子部品及び半導体装置の製造方法を提供する。
【解決手段】半導体基板１に形成されたＨＶトランジスタ１０を備え、ＨＶトランジスタ１０は、半導体基板１上に絶縁膜を介して形成されたゲート電極１９と、ソース１５及びドレイン１３を有し、ゲート電極１９の内部は、当該ゲート電極１９に電圧が印加されてソース１５とドレイン１３との間に電流が流れるときに空乏化する。このような構成であれば、空乏化によりゲート電極１９に容量が生じ、この容量はゲート絶縁膜の容量と直列に接続される。これにより、ゲート絶縁膜の容量が実質的に低下するため、ＨＶトランジスタ１０の閾値電圧を高くすることができる。 （もっと読む）

【課題】 金属層と半導体層との接続抵抗の上昇を抑えた積層ゲート電極を有する半導体装置、及びその製造方法を提供する。
【解決手段】 半導体装置１０は、半導体基板１１に形成された第１導電型のソース領域及びドレイン領域１４と、ソース領域とドレイン領域との間に形成されたチャネル領域１６と、チャネル領域上に形成されたゲート絶縁膜２１とを有する。半導体装置１０は更に、ゲート絶縁膜上に形成された金属ゲート電極層２２と、金属ゲート電極層上に形成された、第１導電型とは逆の導電型である第２導電型の半導体ゲート電極層２３とを有する。 （もっと読む）

【課題】ゲート電極中のシリコン混晶層の形成を制御することにより、キャップ膜の形成を不要とし、シリサイド層を精度良く形成する。
【解決手段】第１導電型の半導体領域１０ｘ上に形成されたゲート絶縁膜１３と、ゲート絶縁膜１３上に形成され、第２導電型のポリシリコン膜２８Ａとポリシリコン膜２８Ａ上に形成された炭素を含む第１のシリコン混晶層２５とを有するゲート電極２５Ａと、第１のシリコン混晶層２５上に形成された第１のシリサイド層２９と、半導体領域１０ｘにおけるゲート電極２５Ａの側方下の領域に形成された第２導電型の不純物拡散領域２４と、不純物拡散領域２４の上部領域に形成された炭素を含む第２のシリコン混晶層２６と、第２のシリコン混晶層２６上に形成された第２のシリサイド層３０とを備えている。 （もっと読む）

【課題】 残留有機物の除去、及びゲート絶縁膜のダメージ回復を目的として、酸化性雰囲気でＲＴＡを行うと、ゲート絶縁膜の端面から内側に向かってバーズビークが発生してしまう。
【解決手段】 （ａ）半導体基板(10)の上に絶縁膜(14)を形成する。（ｂ）絶縁膜の上に導電膜(15)を形成する。（ｃ）導電膜及び絶縁膜をパターニングする。（ｄ）工程（ｃ）の後、半導体基板の少なくとも表層部を加熱する。工程（ｄ）において、半導体基板の表層部の温度が第１の温度に到達するまでの少なくとも一部の第１の期間は、半導体基板が配置された空間に酸素ガスと不活性ガスとを供給しておき、第１の温度を超えた後は、酸素ガスの供給を停止させておく。 （もっと読む）

【課題】 空乏化が抑制されたゲート電極を備え、特性のばらつきが小さく十分な駆動能力を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１における活性領域１ａ上に形成された第１のゲート絶縁膜５ａと、第１のゲート絶縁膜５ａ上に形成され、第１導電型の不純物を含む多結晶シリコン膜からなる第１のゲート電極６ａとを備えている。第１のゲート電極６ａに含まれる第１導電型の不純物は、第１のゲート電極６ａにおける第１のゲート絶縁膜５ａとの界面部分に第１の濃度ピークを有し、且つ、第１のゲート電極６ａの上面部分に第２の濃度ピークを有し、第１の濃度ピークは、第２の濃度ピークよりも濃度が大きい。 （もっと読む）

【課題】素子分離領域と活性領域との界面に隣接した活性領域のエッジ部分に生じる寄生トランジスタによって、ゲート電圧Ｖｇによるドレイン電流Ｉｄの応答で好ましくないハンプ現象の発生を回避することができる半導体素子半導体素子及びその製造方法を提供する。
【解決手段】基板に絶縁領域である素子分離領域により規定され、前記素子分離領域との界面に隣接したエッジ部分と、該エッジ部分により取り囲まれるセンター部分とを含む活性領域と、前記活性領域及び前記素子分離領域上に形成され、前記活性領域のセンター部分と重畳するセンターゲート部分と、前記活性領域のエッジ部分と重畳するエッジゲート部分と、前記センターゲート部分のみに形成される第１導電型の第１不純物ドーピング領域とを含むゲート電極と、前記活性領域と前記ゲート電極との間に介在配置されるゲート絶縁膜とを有する。 （もっと読む）

【課題】シリコン基板上にＨｆＯ₂膜を使って、ＥＯＴが小さくリーク電流特性の優れた誘電体膜を形成する。
【解決手段】成膜方法は、シリコン基板表面に酸化膜を形成する工程と、前記酸化膜をエッチングし、前記酸化膜により界面酸化膜を、ＸＰＳ法で測定した前記界面酸化膜の膜厚が６．７Å以下で６．０Å以上となるように形成する工程と、前記界面酸化膜上にＨｆＯ₂膜を、ＭＯＣＶＤ法により、酸化雰囲気中において形成する工程と、を含む。 （もっと読む）

【課題】 半導体装置及びその製造方法に関し、高誘電率ゲート絶縁膜／多結晶シリコン界面におけるダイマーの発生を既存の製造工程になじみやすい工程により抑制して、フェルミレベルピンニングを除去する。
【解決手段】 半導体基板上方に形成されたＨｆ、Ｚｒ或いはＡｌの少なくとも一つと酸素とを含むゲート絶縁膜とシリコンを含むゲート電極との間に、炭素を含むキャップ層を設ける。 （もっと読む）

【課題】 ゲート電極とドレイン領域間のリーク電流の増加を抑制する。
【解決手段】 半導体基板上にゲート酸化膜を介してゲート電極を形成する工程と、ゲート電極に第１の不純物を注入し、ゲート電極をマスクとして半導体基板に第１の不純物を注入する第１の不純物注入工程と、第１の不純物を活性化させる第１の熱処理を行う工程と、ゲート電極のゲート絶縁膜から離間させた位置に第２の不純物を注入する第２の不純物注入工程と、第２の不純物を含有する領域を活性化する形成する第２の熱処置を行う工程と、を含み、第１の不純物はリンからなる。 （もっと読む）

【課題】ニッケルシリサイドを始め他の膜をエッチングすることなく、速やかに半導体装置に利用される側壁スペーサ等の薄膜を除去可能とする薄膜を提供すること。
【解決手段】半導体装置の製造過程で用いられる薄膜であって、薄膜は、ゲルマニウム、珪素、窒素、及び水素を含む。 （もっと読む）

【課題】ソース抵抗をさらに低減する疑似ＳＯＩ構造の半導体装置の提供。
【解決手段】第１および第２のゲート側壁絶縁膜２３ＷＡ〜２３ＷＤをマスクに、前記側壁絶縁膜のそれぞれ外側に、第１および第２の凹部２１ＴＡ〜２１ＴＤを形成する工程と、前記側壁絶縁膜のそれぞれ外側に、第１および第２のダミー側壁膜を形成する工程と、前記ダミー側壁膜２３ＤＡ〜２３ＤＤをマスクに、前記シリコン基板のうち、前記凹部における露出部分を酸化し、それぞれ第１および第２のシリコン酸化膜を形成する工程と、前記凹部に第１および第２のシリコン膜を充填する工程と、前記シリコン膜上に金属膜を堆積し、熱処理することにより、シリサイド領域が側壁絶縁膜の外端を超えて、前記ゲート電極２３Ａ，２３Ｂ直下の領域近傍にまで到達するようにシリサイド領域を形成する工程と、を含む。 （もっと読む）

【課題】リーク電流を減少させることのできる絶縁膜を提供することを可能にする。
【解決手段】金属と、水素と、窒素とを含む非晶質の酸化物誘電体膜を有し、前記酸化物誘電体膜内の前記窒素の含有量［Ｎ］および前記水素の含有量［Ｈ］は、
｛［Ｎ］−［Ｈ］｝／２≦１．０×１０^２１ｃｍ^−３
を満たす。 （もっと読む）

【課題】所望のＭＯＳトランジスタのみにチャネル領域に引っ張り応力を印加してキャリア移動度を向上させ、且つ、製造工程の複雑化を抑える。
【解決手段】シリコン基板１０上にｎＭＯＳトランジスタのゲート絶縁膜１３およびゲート電極１４を非単結晶シリコンで形成し、ゲート電極１４をマスクとして例えばＡｓやＳｂ等の比較的質量数が大きい（質量数７０以上）ｎ型ドーパントを注入することで、ｎＭＯＳトランジスタのソースドレイン領域を形成する。それにより、ゲート電極１４は非晶質化する。そして、ゲート電極１４が再結晶化する温度（約５５０℃）以下の温度条件でゲート電極１４を覆うようにシリコン酸化膜４０を形成し、その後１０００℃程度の加熱処理を行う。それにより、ゲート電極１４内に強い圧縮応力が残留すると共に、その下のチャネル領域には強い引っ張り応力が印加され、当該ｎＭＯＳトランジスタのキャリア移動度は向上する。 （もっと読む）