【課題】埋め込み絶縁膜の形成によって応力が発生した場合であっても、この応力に起因した欠陥の発生を防止することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１上に無機マスク３ａからなるマスクパターンを形成し、無機マスク３ａ上からのエッチングにより半導体基板１の表面側を複数の活性化領域１ａに分離する状態で溝パターン４を形成する。等方性エッチングにより無機マスク３ａを後退させ、溝パターン４ａの外周となる上方肩部を露出させる。無機マスク３ａパターン上からのイオン注入により、溝パターン４の上方肩部Ａから内壁に掛けての半導体基板１の露出表面層に非晶質層５を連続的に形成する。酸化処理を行うことにより非晶質層５をその表面側から酸化させて内壁酸化膜６を形成する。内壁酸化膜６を介して溝パターン４内を埋め込み絶縁膜７で埋め込に、ＣＭＰを行うことにより溝パターン４内のみに埋め込み絶縁膜７を残した溝型素子分離８を形成する。 （もっと読む）

【課題】高品質の極薄酸化膜を均一な膜厚で再現性良く形成する。
【解決手段】半導体ウエハ１Ａを酸化膜形成室１０７の熱処理チャンバ１２０へ導入する工程と、熱処理チャンバ１２０内のガス雰囲気を窒素によって置換する工程と、第１の温度で、触媒を用いて酸素と水素から水分を合成する工程と、合成した水分を前記酸化炉１０７の熱処理チャンバ１２０へ導入して、気化状態を維持したまま、熱処理チャンバ１２０内の半導体ウエハ１Ａの第１主面上に水分を含んだ酸化性雰囲気を形成する工程と、熱処理チャンバ１２０内の水分を含んだ酸化性雰囲気において、前記第１の温度より高い第２の温度まで半導体ウエハ１Ａの主面をランプ加熱して、半導体ウエハ１Ａの第１主面上のシリコン表面を熱酸化処理して絶縁膜を形成する工程と、前記工程の後、熱処理チャンバ１２０内の前記水分を含んだ酸化性雰囲気を窒素によって置換する工程とを有する。 （もっと読む）

【課題】本発明は、ＭＯＳトランジスタを備えた半導体装置の製造方法に関し、高性能なＭＯＳトランジスタを形成できる半導体装置の製造方法を提供することを目的とする。
【解決手段】半導体基板上にゲート絶縁膜を介してゲート電極を形成し（ステップＳ１）、ゲート電極をマスクとして半導体基板に不純物を注入し（ステップＳ７）、不純物の拡散を制御する拡散制御物質を半導体基板に注入し（ステップＳ８）、ゲート電極の側壁にサイドウォール絶縁膜を形成し（ステップＳ９）、ゲート電極及びサイドウォール絶縁膜をマスクとして半導体基板に不純物を深く注入し（ステップＳ１０）、急速ランプ加熱法によるアニール処理により不純物を活性化し（ステップＳ１１）、ミリ秒アニール処理により不純物をさらに活性化する（ステップＳ１２）。 （もっと読む）

【課題】微細化されてもｎＭＯＳ及びｐＭＯＳのそれぞれの素子特性を向上させることが可能な半導体装置及びその製造方法を提供することである。
【解決手段】上記の課題を解決した半導体装置は、半導体基板上に絶縁膜を介して形成された第１のゲート電極と、前記第１のゲート電極を挟んで前記半導体基板中に形成された第１の拡散層と、前記第１の拡散層に形成された第１方向の内部応力を内在する第１の導電体層とを具備する第１の半導体素子と、前記半導体基板上に絶縁膜を介して形成された第２のゲート電極と、前記第２のゲート電極を挟んで前記半導体基板中に形成された第２の拡散層と、前記第２の拡散層に形成され、前記第１の導電体層と同じ元素により構成され、前記第１方向と逆向きの第２方向の内部応力を内在する第２の導電体層とを具備する第２の半導体素子と、を具備する。 （もっと読む）

【課題】
ｎＭＯＳＦＥＴのゲートとｐＭＯＳＦＥＴのゲートとが異なる低抵抗材料で形成された半導体装置とその製造方法を提供する。
【解決手段】
ｐＭＯＳＦＥＴとｎＭＯＳＦＥＴとを有する半導体装置であって、ｐＭＯＳＦＥＴ及びｎＭＯＳＦＥＴのそれぞれは、シリコン基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極両側に形成されたソース／ドレイン領域と、を有し、ｐＭＯＳＦＥＴのゲート電極及びソース／ドレイン領域と、ｎＭＯＳＦＥＴのソース／ドレイン領域とは、金属リッチのシリサイドで形成され、ｎＭＯＳＦＥＴのゲート電極は、置換アルミニウムで形成される。 （もっと読む）

【課題】ボーダレス・コンタクトを有するデュアル・ワーク・ファンクション半導体構造およびその製造方法を提供する。
【解決手段】この構造は、実質的に無キャップのゲート１０８と、無キャップのゲートに隣接する拡散部１１６への導電コンタクト１３４，１７０とを備え、導電コンタクトは、ゲートに対しボーダレスである電界効果トランジスタ（ＦＥＴ）を含むことができる。この構造は、デュアル・ワーク・ファンクション構造であるため、導電コンタクトを、無キャップゲートに電気的に接続することなく、無キャップゲート上に延長させることができる。 （もっと読む）

【課題】従来の典型的な応力を有するＦＥＴよりも近接した位置に応力ライナーを有するＦＥＴ及びその製造方法を提供する。
【解決手段】シリコン層上にゲートを形成し、ゲートの対向する両側面上に１対の側壁スペーサを形成する。側壁スペーサをマスクとして使用して、ゲートの対向する両側のシリコン層に１対のソース／ドレイン領域をイオン注入する。さらに、側壁スペーサを除去する。側壁スペーサの除去後、ゲートを覆うように応力ライナーを形成する。 （もっと読む）

【課題】ゲート電極上にシリサイド膜を有し、従来に比べてより一層の高密度化が可能な半導体装置及びその製造方法を提供する。
【解決手段】ゲート電極６２及びＬＤＤ層６３が形成された半導体基板６０の上にシリサイドブロックとなるＳｉＮ膜６４を形成し、このＳｉＮ膜６４にゲート電極６２に通じる開口部を設ける。この開口部を介してゲート電極６６の表面をシリサイド化してシリサイド膜６６を形成する。次に、ＳｉＯ₂からなる層間絶縁膜６７を形成し、フォトリソグラフィ法により層間絶縁膜６７の上面からＬＤＤ層６３に到達するコンタクトホール６７ｈを形成する。そして、このコンタクトホール６７ｈを介してＬＤＤ層６３に不純物を高濃度に導入して、ソース／ドレイン層６３ａを形成する。 （もっと読む）

【課題】しきい値電圧のばらつき及びＮＢＴＩ現象を抑制し、且つ、接合リーク電流の少ない優れたトランジスタ特性を有する半導体装置を提供する。
【解決手段】Ｎ型半導体基板２１上にゲート絶縁膜２２及びゲート電極２３が形成されている。そして、ゲート電極２３の側方下に位置する半導体基板２１には、Ｐ型エクステンション領域２４と、その外側にＰ型ソース・ドレイン領域２６が形成されている。そして、ゲート電極２３及びＰ型ソース・ドレイン領域２６上には、シリサイド層２７ａ、２７ｂが形成されている。そして、ゲート絶縁膜２２の両端部、及び、ゲート電極２３とシリサイド層２７ｂとの間に位置するＰ型エクステンション領域２４とＰ型ソース・ドレイン領域２６の表面部にフッ素注入層２５が形成されている。 （もっと読む）

【課題】半導体基板の破損や半導体基板に発生する結晶欠陥を抑制できる熱処理方法を提供する。
【解決手段】ウェハの加熱前の前反り量を取得し（Ｓ３）、ウェハを第１温度に加熱し（Ｓ４）、加熱中あるいは加熱後のウェハの後反り量を測定し（Ｓ４）、前記後反り量と前記前反り量の差である反り量差を算出し、反り量差と許容上限値を比較し（Ｓ６）、反り量差が許容上限値以下であれば、ウェハを第１温度より第２温度に加熱する（Ｓ１２）。 （もっと読む）

【課題】ゲート電極の空乏化を抑制しながら、電子移動度の劣化を低減することが可能な半導体装置を提供する。
【解決手段】この半導体装置では、ｎチャネルＭＯＳトランジスタ５０ａのゲート電極８ａは、ゲート絶縁膜７ａを部分的に覆うようにドット状に形成された金属含有層９ａと、金属含有層９ａ上に形成され、ゲート絶縁膜７ａの金属含有層９ａにより覆われていない部分に接触する下部ポリシリコン層１０ａとを含み、ｐチャネルＭＯＳトランジスタ５０ｂのゲート電極８ｂは、ゲート絶縁膜２７ａを部分的に覆うように形成された金属含有層２９ａと、金属含有層２９ａ上に形成され、ゲート絶縁膜２７ａの金属含有層２９ａにより覆われていない部分に接触する下部ポリシリコン層３０ａとを含み、ゲート電極８ａおよびゲート電極８ｂは、互いに異なる金属（ＨｆおよびＰｔ）を含む。 （もっと読む）

【課題】 ＩＧＦＥＴの微細化を実現することができ、かつＩＧＦＥＴの動作速度の高速化を実現することができる半導体装置を提供する。
【解決手段】 半導体装置１において、半導体活性領域３と、半導体活性領域３に配設されたＩＧＦＥＴ４と、半導体活性領域３の側面周囲を取り囲み、ＩＧＦＥＴ４のチャネル形成領域５に接する側面部分１０Ｃの誘電率ｋが、中央部分１０Ｂ及び底面部分１０Ｄの誘電率ｋに比べて低い素子間分離領域１０とを備える。 （もっと読む）

【課題】 シリサイド膜の底面とｐｎ接合界面との間の距離を広く保つことが可能であり、しかも制御性よく半導体装置を製造することが可能な製造方法を提供する。
【解決手段】 第１導電型の半導体領域８１上に形成された第２導電型の半導体領域８７上に第１のシリサイド膜８９を形成する工程と、第１のシリサイド膜上に（Ｓｉ−Ｈ）基を含むシリコン化合物膜９０を塗布によって形成する工程と、熱処理により第１のシリサイド膜に含まれる金属とシリコン化合物膜に含まれるシリコンとを反応させて第２のシリサイド膜９１を形成する工程とを備える。 （もっと読む）

【課題】埋設されたＳｉＧｅ層を有し、そのＳｉＧｅ層の浅い部分がＰＦＥＴチャネルに近く、ＳｉＧｅ層の深い部分がＰＦＥＴチャネルからさらに離れているＰＦＥＴを含むデバイスと、その製造方法を提供する。
【解決手段】ＳｉＧｅ層はテーパーされているチャネル方向に面する側面に境界を有している。このような形状によって、ＰＦＥＴチャネルは実質的に拡張接合特性を劣化させる必要なく、大きい圧縮応力を受けることができる。テーパーされたＳｉＧｅ境界は複数のディスクリートなステップとして構成される。例えば２、３以上のディスクリートなステップが形成される。 （もっと読む）

【課題】高誘電率材料からなるゲート絶縁膜であっても、しきい値電圧がシフトすることがない半導体装置及びその製造方法を提供する
【解決手段】シリコン基板１０とＨｉｇｈ−ｋゲート絶縁膜１８との間にシリコン窒化膜１６からなる透過防止膜を挿入してＨｉｇｈ−ｋゲート絶縁膜１８から酸素が欠損するのを防止すると共に、ゲート電極層２０の成膜後に酸素アニールを行って酸素を補うようにする。透過防止膜であるシリコン窒化膜１６はシリコン酸窒化膜１７となるが膜厚が変化せず、トランジスタの性能を低下させることなく、Ｈｉｇｈ−ｋゲート絶縁膜１８の酸素欠損による特性劣化を防止する。 （もっと読む）

二重ゲート電極（６０，５０）及びそれを形成する方法を述べた。第１の金属／シリコンのゲート積層と第１のゲート誘電体（４０）とが第１のドープされた領域の上に形成される。金属／ゲート積層（６０，５０）は第１のゲート誘電体（４０）上の金属部（５０）と、金属部（５０）上の第１のゲート部（６０）とからなる。シリコンゲート（６０）と第２のゲート誘電体（４０）は第２のドープされた領域の上に形成される。一実施例において、第１と第２のゲート部はＰ＋にドープされたシリコン・ゲルマニウムであり、金属部はＴａＳｉＮである。他の実施例において、第１と第２のゲート部はＮ＋にドープされたポリシリコンであり、金属部はＴａＳｉＮである。図５は概要を示す。
（もっと読む）

【課題】 半導体基板に加わるダメージが小さい半導体装置の製造方法を提供する。
【解決手段】 本発明に係る半導体装置の製造方法は、半導体基板１に素子分離膜２を形成することにより、素子領域を他の領域から分離する工程と、素子領域に位置する半導体基板１上に、ゲート絶縁膜３を形成する工程と、素子分離膜２上及びゲート絶縁膜３上に、不純物が導入された第１のポリシリコン膜４１を形成する工程と、第１のポリシリコン膜４１上に、第２のポリシリコン膜４２を形成する工程と、第１のポリシリコン膜４１及び第２のポリシリコン膜４２をパターニングすることにより、ゲート絶縁膜３上に位置するゲート電極４を形成する工程とを具備する。 （もっと読む）

【課題】 ゲート電極に多結晶Si/金属積層構造を用いつつ、多結晶Si/金属界面の空乏化を抑制することを目的とする。
【解決手段】
ゲート電極が上層に多結晶Si層6、下層に金属層（TiN層7）の積層構造を成して、かつ上部配線とのコンタクト部分は、上部配線がゲート積層構造の下層金属層まで到達させることで、多結晶Siと下層金属（TiN）に電位差が生じないため、空乏層が伸びることなく、ゲートに印加した電圧と同じだけゲート絶縁膜に電圧が掛かり十分なキャリアがチャネル領域に形成され、駆動電流の向上が得られる。また、ゲート加工が基本的には既存技術をそのまま適用できるため、金属ゲート電極を有する半導体装置の製造及びその技術開発が簡略化される。 （もっと読む）

【課題】 シリコンウェーハ表面に酸化膜が形成されていない状態でのイオン注入を可能とするイオン注入装置およびイオン注入方法を実現する。
【解決手段】 第１および第２のイオン源１１・１２で生成される、異なる種類のイオンビームの照射を可能とすることで、多原子分子のイオンビームをシリコンウェーハ１０に照射して表面の酸化膜を除去する工程と、注入イオンのイオンビームをシリコンウェーハ１０に照射してイオンを注入する工程とを、チャンバ１８内のプラテンに装着されたシリコンウェーハ１０に対し、その間の真空雰囲気を破ること無く連続して行う。 （もっと読む）

【課題】
酸化シリコンより誘電率の高い高誘電率絶縁膜を有する半導体装置を提供する。
【解決手段】
半導体装置の製造方法は、（ａ）シリコン基板の活性領域表面にＳｉＯまたはＳｉＯＮの界面層を形成し、（ｂ）界面層上方に酸化シリコンより高い誘電率を有するＨｆＳｉＯＮ等の高誘電率のゲート絶縁膜を形成し、（ｃ）ゲート絶縁膜上方にポリシリコンのゲート電極を形成し、（ｄ）高誘電率のゲート絶縁膜形成前後の少なくとも一方で、基板表面をパッシヴェーション処理し、（ｅ）少なくともゲート電極、高誘電率のゲート絶縁膜をパターニングして絶縁ゲート電極構造を形成し、（ｆ）絶縁ゲート電極構造両側の活性領域にソース／ドレイン領域を形成する。 （もっと読む）