ショットキーコンタクトなどのゲートコンタクトを形成する前にゲート埋込み部のアニーリングを行うことにより、ゲートリークが低減され、かつ／またはトランジスタなどの半導体デバイス内に高品質のゲートコンタクトを提供することができる。アニーリング中に封入層を使用することで、トランジスタのゲート埋込み部内の半導体への損傷がさらに低減される。アニーリングを、例えばデバイスのオーミックコンタクトのアニーリングによって提供することができる。したがって、埋込み部を形成する際のエッチングにより損傷をきたした埋込みゲートを提供することによって生じ得るゲート領域劣化が低減された、高品質のゲートコンタクトおよびオーミックコンタクトを提供することができる。
（もっと読む）

【課題】 低抵抗で、しかも連続性のあるｎ型III族窒化物半導体層を安定して得る方法、及びこの方法によって得られるIII族窒化物半導体積層体を提供する。
【解決手段】 ｎ型不純物のドーピング濃度が高いIII族窒化物半導体の層である高濃度ドープ層（１０４ａ）と、ｎ型不純物のドーピング濃度がこれよりも低いIII族窒化物半導体の層である低濃度ドープ層（１０４ｂ）とを交互に、ドーピングされるｎ型不純物の濃度以外のリアクタ内の成長条件も更に異ならせて、積層することを含む、III族窒化物半導体積層体の製造方法、並びにこの方法を含むIII族窒化物半導体発光素子の製造方法とする。また、これらの方法によって得ることができるIII族窒化物半導体積層体、及びIII族窒化物半導体発光素子とする。 （もっと読む）

窒化ガリウム材料領域を含む半導体材料、及びこのような構造と関連する方法が提供される。前記半導体構造は前記構造の中に形成される歪み吸収層を含む。前記歪み吸収層は前記基板（例えばシリコン基板）と上部層の間に形成されてよい。前記歪み吸収層が非常に薄く、非晶質構造を有し、窒化ケイ素からなる材料から形成されることが好ましい場合がある。前記歪み吸収層は、他の優位点の中で、他の上部層（たとえば窒化ガリウム材料領域）における他の種類の欠陥の形成を制限する、上部層（例えば、窒化物からなる材料層）において形成されるミスフィット転位数を削減できる。したがって、歪み吸収層の存在は、素子性能の改善につながることがある窒化ガリウム材料領域の質を改善できる。
（もっと読む）

絶縁性単結晶炭化ケイ素または絶縁性単結晶窒化ガリウムの層を、導電性単結晶炭化ケイ素または窒化ガリウムの第一の基板中に形成することを含む、エピタキシー用支持体の製造方法である。本発明はまた、前記炭化ケイ素または窒化ガリウムの単結晶層の、１．５Ｗ・ｃｍ^-1・Ｋ^-1以上の熱伝導度を有する多結晶セラミック材料から形成される第二の基板上への転写を含む。当該方法によれば、特に高周波数電源用途に用いる、高性能電子部品を安価に製造することができる。 （もっと読む）

本発明は、サファイヤ基板上にＳｉ_ａＣ_ｂＮ_ｃ
（ｃ，ｂ＞０，ａ≧０）の組成からなる第１層を形成する第１段階と、Ｓｉ_ａＣ_ｂＮ_ｃ
（ｃ，ｂ＞０，ａ≧０）の組成からなる第１層の上にＧａＮ成分を含む窒化膜を形成する第２段階と、を含むことを特徴とするＧａＮ系窒化膜の形成方法に関する。
（もっと読む）

誘電体層(410,510,610)、誘電体層(410,510,610)上の可変組成Si_xGe_1-x層(440,520,620)、および可変組成Si_xGe_1-x層(440,520,620)上のSiキャップ層(450,530,630)を持った基板(400,500,600)を含むSiGe薄層半導体構造である。可変組成Si_xGe_1-x層(440,520,620)は、勾配を付けたGeを有するSi_xGe_1-x層(520,620)、または、それぞれ異なったGe含有量(421,431)を有する複数のSi_xGe_1-xサブ層(420,430)を含むことができる。本発明の一実施形態では、SiGe薄層半導体構造は、誘電体層(610)、誘電体層(610)上のSi含有シード層(615)、シード層(615)上の可変組成Si_xGe_1-x層(620)、及び可変組成Si_xGe_1-x層(620)上のSiキャップ層(630)を持つ半導体基板(600)を含む。SiGe薄層半導体構造を加工するための方法と処理ツール(1,100)も提供される。
（もっと読む）

リフトオフ工程を用いて、材料層と基板との間の界面を照射することによって基板から材料層を分離する。一実施例では、層を、基板上のダイに対応する複数のセクションに分離し、均一なビームスポットを整数の数のセクションをカバーするような形状にする。
（もっと読む）

【課題】 １つ以上の半導体層に対して接触抵抗を低下するコンタクト層を備えたナノチューブを含む電子および光電半導体デバイスを提供する。
【解決手段】 半導体デバイスは、少なくとも１つの半導体層と、半導体層と電気的に接触する金属層と、金属層と半導体層との間に介在するカーボン・ナノチューブ・コンタクト層とを含む。コンタクト層は、金属層を半導体層に電気的に結合し、低い比接触抵抗を有する半導体コンタクトが得られる。コンタクト層は、可視光範囲の少なくとも一部において、実質的に光透過膜となることができる。 （もっと読む）

非極性ａ面ＧａＮ／（Ａ１、Ｂ、Ｉｎ、Ｇａ）Ｎ多重量子井戸（ＭＱＷ）を製造する方法。ａ面ＭＱＷは、有機金属化学気相成長法（ＭＯＣＶＤ）によって適切なＧａＮ／サファイアテンプレート層上に成長し、井戸幅は２０Å〜７０Åの範囲である。ａ面ＭＱＷからの室温光ルミネセンス（ＰＬ）放射エネルギーは、自己無頓着ポアソン−シュレディンガー（ＳＣＰＳ）計算を使用してモデリングされた正方井戸傾向を伴った。最適ＰＬ放射強度は、ａ面ＭＱＷについて５２Åの量子井戸幅で得られる。
（もっと読む）

本発明によれば、成長基板ウエハ（１）が設けられ、前記成長基板ウエハ（１）の主平面（１００）に対して平行に存在する分離ゾ−ン（４）が当該成長基板ウエハ（１）内に形成され、前記成長基板ウエハ（１）に補助支持体ウエハ（２）が接合され、前記分離ゾーン（４）の層から成長基板ウエハ（１）の補助支持体ウエハ（２）とは反対側部分（１１）が当該分離ゾーン（４）に沿って分離され、前記補助支持体ウエハ（２）上に残った成長基板ウエハの残留部分（１２）上に、後続の半導体層列（５）のエピタキシャル成長のための成長面（１２１）が形成され、前記成長面（１２１）上に半導体層列（５）がエピタキシャル成長され、前記半導体層列（５）上にチップ基板ウエハ（７）が被着され、前記補助支持体ウエハ（２）が分離され、前記半導体層列（５）とチップ基板ウエハ（７）の接続部が、相互に分離された半導体チップ（２０）に個別化される。
（もっと読む）

本発明は、エピタキシャル基板、例えば、ＧａＮ，ＳｉＧｅ，ＡｌＮまたはＩｎＮのエピタキシャル基板の製造方法、およびエピタキシャル基板上またはその中に作製された電子デバイスに関する。本発明の目的は、基板の影響を更に軽減することが可能であると同時に経済的に実行可能な、エピタキシャル基板の製造方法を提供することである。この目的は、以下のように達成することが出来る。すなわち、結晶性基板を用意し、原子種を基板に注入して脆性層を作成し、第１の温度で、基板の表面にエピタキシャル補強層を設け、第２の温度範囲で補強層を基板の副層とともに基板の残部から分離させて、これによって、この分離した材料によって、その上にホモエピタキシャル層またはヘテロエピタキシャル層の形成する擬似基板が作成される。 （もっと読む）

複数の縦型構造光学電子装置を結晶基板上に形成し、レーザリフトオフ処理で基板を取り除く工程を含んだ縦型構造光学電子装置の製造方法が開示されている。続いてこの方法は基板の代わりに金属支持構造体を形成する。１例ではこの形成には電気メッキ処理及び/又は無電メッキ処理が利用される。１例では縦型構造体はＧaＮ型であり、結晶基板はサファイヤ製であり、金属支持構造体は銅を含む。本発明の利点には、高性能で生産効率が高い大量生産用の縦型構造ＬＥＤの製造が含まれる。 （もっと読む）

多段を用いたエピタキシャルラテラルオーバーグロースにより窒化ガリウム基板の成長を行う。開口部領域を有するマスクされた基板上で、選択的成長により最初に三角形ストライプを作成すると、大部分の貫通転位は90°曲がる。第２段では、成長条件を変化させてラテラル成長速度を高め、平坦な(0001)面を生じさせる。この段階で、表面上の転位密度は＜5×10⁷cm^-2である。転位は主に、２つのラテラル成長したファセットがぶつかり合って合体した合体領域に存在する。転位密度をさらに低下させるため、２回目のマスキング工程を開口部が１回目のそれの真上にくるように行う。合体領域の貫通転位(TD)は上層には伝播しない。したがって、転位密度は全表面にわたって＜1×10⁷cm^-2まで低下する。
（もっと読む）