【課題】幅広い材料選択が可能で生産性に優れた半導体膜の製造方法を提供する。
【解決手段】膜成長用基板１の表面の一部の領域に導電体層２を形成する工程と、
膜成長用基板１の表面の一部の領域以外の領域から半導体をエピタキシャル成長させ、導電体層２を覆う半導体膜３を形成する工程と、
誘導加熱用コイル４での電磁誘導により導電体層２を発熱させることで、半導体膜３を膜成長用基板１から分離する工程とを含む、半導体膜３の製造方法。 （もっと読む）

【課題】より平坦化された剥離面が得られるレーザーリフトオフ法およびレーザーリフトオフ装置を提供すること。
【解決手段】本発明による方法は、基板上に形成された結晶層に該基板側からレーザー光を照射することにより該結晶層を剥離するレーザーリフトオフ法であって、該レーザー光を楕円形にして照射することを特徴とする。本発明による装置は、基板上に形成された結晶層に該基板側からレーザー光を照射することにより該結晶層を剥離するレーザーリフトオフ装置であって、該レーザー光を楕円形にする手段を具備することを特徴とする。 （もっと読む）

【課題】 Ｐ型不純物がドープされ活性化されたIII族窒化物系半導体をアニールを必要とせずに容易に製造可能なＰ型導電性のIII族窒化物系半導体等を提供すること。
【解決手段】 基板１１０の一主面上に形成されたIII族窒化物系半導体（Ｐ型半導体層１１２）であり、III族窒化物系半導体に基板１１０からの不純物が含まれている。これにより、アクセプタ不純物としてのホウ素を、基板１１０から直接的にIII族窒化物系半導体に混入させることができる。 （もっと読む）

【課題】半導体基板上にエピタキシャル成長したシリコンゲルマニウム膜の結晶欠陥や表面粗度を低減して半導体装置の信頼性を向上させる。
【解決手段】半導体ウエハ７０上にシリコンゲルマニウム膜７１がエピタキシャル成長され、シリコンゲルマニウム膜７１上に歪シリコン膜７２がエピタキシャル成長される。シリコンゲルマニウム膜７１の厚み方向のゲルマニウム濃度分布は、シリコンゲルマニウム膜７１の厚み方向の中間領域に最大濃度のピークを有している。その後、シリコンゲルマニウム膜７１および歪シリコン膜７２が形成された半導体ウエハ７０に半導体素子が形成される。 （もっと読む）

半導体デバイスは、半導体基板及びその上の少なくとも１つのＭＯＳＦＥＴを含んでいる。このＭＯＳＦＥＴは、空間的に隔てられたソース領域及びドレイン領域、ソース領域とドレイン領域との間のチャネル、及びチャネルの上に位置しチャネルとの界面を画成するゲートを含んでいる。ゲートは、チャネルの上に位置するゲート誘電体と、ゲート誘電体の上に位置するゲート電極とを含んでいる。また、このチャネルは、積層された複数のベース半導体モノレイヤーと、隣接し合うベース半導体モノレイヤーの結晶格子内に拘束された少なくとも１つの非半導体モノレイヤーとを含んでいる。上記少なくとも１つの非半導体モノレイヤーは、チャネルとゲート誘電体との間の界面に対しておよそ４−１００モノレイヤーの深さに位置付けられている。
（もっと読む）

光が導電性のあるＺｎＯを通過し、（Ａｌ，Ｇａ，Ｉｎ）ＮとＺｎＯが直接ウェーハ・ボンディングされた発光ダイオード（ＬＥＤ）を提供する。（Ａｌ，Ｇａ，Ｉｎ）ＮとＺｎＯのウェーハの両方に平坦で清潔な表面を準備する。次に（Ａｌ，Ｇａ，Ｉｎ）ＮとＺｎＯウェーハの間でウェーハ・ボンディング工程を行うが、これは（Ａｌ，Ｇａ，Ｉｎ）ＮとＺｎＯウェーハを互いに張り合わせて、そこで窒素雰囲気中で一軸性圧力の下、設定温度で設定された時間ウェーハ・ボンディングを行う。ウェーハ・ボンディング工程の後、ＺｎＯはＬＥＤの内部から光取り出し量を増加させるために整形される。
（もっと読む）

【課題】実質的なチャネル長の長さを短くし、半導体装置を微細化することができる半導体装置及びその作製方法を提供する。また、実質的なチャネル長の長さを短くすることによってゲート容量を減少させることができ、半導体装置の高速動作及び高性能化を実現できる半導体装置及び、その作製方法を提供する。また、製造工程を簡略化することができる作製方法を提供することを課題とする。
【解決手段】絶縁表面を有する基板上に形成されたる島状半導体膜と、島状半導体膜上に形成されたゲート電極とを有する半導体装置であって、ゲート電極は高密度プラズマにより表面を酸化されることによって、スリミング化し、実質的なチャネル長を短くしている。 （もっと読む）

貫通転位が実質的にない上部分を有する制限されたエリア領域を備えている、モノリシック格子不整合半導体ヘテロ構造の製造、ならびにこのような格子不整合ヘテロ構造をベースとした半導体デバイスの製造。
（もっと読む）

【課題】被剥離層に損傷を与えず、小さな面積の被剥離層だけでなく、大きな面積の被剥離層も歩留まりが良好な剥離方法を提供する。
【解決手段】基板上に第１の材料を含む第１の層を形成する工程と、第１の層上に第２の材料を含む第２の層を形成する工程と、第２の層上に被剥離層を形成する工程と、加熱処理またはレーザー光の照射を行って、第２の層の圧縮応力を用いることにより、基板と被剥離層とを分離する工程とを含む。第１の材料は、Ｔｉ、Ａｌ、Ｔａ、Ｗ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ｆｅ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ及びＰｔから選択された１つ又は複数である。第２の材料は、酸化シリコンまたは酸化窒化シリコンである。 （もっと読む）

【課題】被剥離層に損傷を与えない剥離方法を提供し、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って剥離することを可能とする。また、被剥離層の形成において、熱処理温度、基板の種類等の限定を受けない剥離方法を提供する。
【解決手段】基板上に金属層を形成し、前記金属層上に酸化物層を形成し、前記酸化物層上に被剥離層を形成し、前記被剥離層を前記金属層が設けられた基板から前記酸化物層の層内または界面において物理的手段により剥離する。 （もっと読む）

【課題】複数のレーザを用いて半導体膜のアニールを行うと、各々のレーザ照射領域の間隔が異なる。この工程の後に、予め基板上に形成したマーカーに合わせてリソグラフィ工程を行うと、レーザによって結晶化された部分に正しく露光されない。
【解決手段】レーザ照射工程で得られたレーザ照射領域をマーカーとし、ステッパの露光位置をこのレーザ照射領域中の大粒径領域に合わせて露光を行う。大粒径領域と結晶性不良領域では光の散乱強度が異なることを利用して、大粒径領域と結晶性不良領域を検出し、露光の位置を決定する。 （もっと読む）

【課題】 信頼性が高く、製作コストを抑制した半導体装置及びその作製方法を提供する。
【解決手段】 本発明は、チャネル形成領域となる島状半導体膜と、前記島状半導体膜の側面に接し、ソース領域又はドレイン領域となる半導体膜を有する半導体装置及びその作製方法に関する。チャネル形成領域となる島状半導体膜とソース領域又はドレイン領域となる半導体膜をドーピング装置を用いないで形成することにより、製造コストを抑制することができる。かつチャネル形成領域である島状半導体膜の側面にソース領域又はドレイン領域が接することにより、空乏層が膜厚方向だけでなく横方向に広がり、ドレイン電圧による電界が緩和されるため信頼性の高い半導体装置を作製することができる。 （もっと読む）

【課題】
線状レーザの走査回数を減少させ、レーザアニールにかかる時間を短縮させ、半導体装置の作製工程、作製時間、作製にかかるコストを短縮させることを課題とする。
【解決手段】
本発明では、線状レーザビームの照射面に重なり合うように高温の気体を局所的に噴き付ける。線状レーザビームは、レーザ発振器から射出したレーザビームをレンズに入射することにより得られる。高温の気体は、気体圧縮ポンプで圧縮された気体をノズル型ヒータにより加熱することによって得られる。加熱された気体は、線状レーザビームの照射面に重ね合わせるように噴出する。 （もっと読む）

【課題】有機物や無機物又はガスの気泡が二枚のウエハーの界面に混入しないようにする方法を提供する。
【解決手段】第一のウエハ１０から第二のウエハ２０への層を転送する方法であって、第一のウエハの表面に、転送すべき層の厚みに近いか、より大きい厚みを有する半導体材料から選ばれた材料の層を確定する脆弱領域を第一のウエハが備え、転送すべき層の厚みに近いか、より大きい厚みを有する層が第二のウエハに接触するように二枚のウエハの表面を接触させる工程と、実質的に大気温度より高く２００°Ｃから４００°Ｃの範囲の第一の温度で約３０分より長い第一の時間熱エネルギを供給する工程と、さらなる熱エネルギを供給して温度を第一の温度より高くして脆弱領域において第一のウエハから前記転送すべき層を剥がす工程とを備えたことを特徴とする。 （もっと読む）

【課題】半導体膜全面に対して均一にレーザ処理を行うことができるレーザ照射装置を提供すること、およびレーザ照射方法を提供すること。
【解決手段】第１のレーザ発振器より出射された第１のレーザビームは、スリットを通し、さらに集光レンズを通した後に照射面に入射させる。同時に、照射面において第２のレーザ発振器より出射された第２のレーザビームを第１のレーザビームに重ねて照射する。さらに、照射面に対して相対的に走査することによって、照射面を等しくアニールする。 （もっと読む）

【課題】 シリコンウェハから形成されるＩＣチップは利用形態の増大、需要の増大が予想され、さらなる低コスト化が要求される。
そこで本発明は、さらなる低コストでの生産が可能なＩＣチップの構造、プロセスの提供を課題とする。
【解決手段】 本発明において、剥離層に金属膜と、該金属膜を有する反応物を用いることを特徴とする。金属膜、又は金属を有する反応物はエッチング速度が高く好ましく、さらに、金属膜、又は金属を有する反応物をエッチングする化学的手段に加え、物理的手段を用いることができ、より簡便に、短時間で剥離層を除去することができる。 （もっと読む）

誘電体層(410,510,610)、誘電体層(410,510,610)上の可変組成Si_xGe_1-x層(440,520,620)、および可変組成Si_xGe_1-x層(440,520,620)上のSiキャップ層(450,530,630)を持った基板(400,500,600)を含むSiGe薄層半導体構造である。可変組成Si_xGe_1-x層(440,520,620)は、勾配を付けたGeを有するSi_xGe_1-x層(520,620)、または、それぞれ異なったGe含有量(421,431)を有する複数のSi_xGe_1-xサブ層(420,430)を含むことができる。本発明の一実施形態では、SiGe薄層半導体構造は、誘電体層(610)、誘電体層(610)上のSi含有シード層(615)、シード層(615)上の可変組成Si_xGe_1-x層(620)、及び可変組成Si_xGe_1-x層(620)上のSiキャップ層(630)を持つ半導体基板(600)を含む。SiGe薄層半導体構造を加工するための方法と処理ツール(1,100)も提供される。
（もっと読む）

本発明は、窒化物半導体エピタキシャル層を成長させる方法に関し、第１の窒化物半導体エピタキシャル層の上に第２の窒化物半導体エピタキシャル層を第１の温度で成長させる第１の段階と、第２の窒化物半導体エピタキシャル層の上に第３の窒化物半導体エピタキシャル層を第２の温度で成長させる第２の段階と、第２の温度より高い第３の温度に昇温して第２の窒化物半導体エピタキシャル層から窒素を放出する第３の段階と、を含む窒化物半導体エピタキシャル層を成長させる方法を提供し、これにより基板の反りおよび格子欠陥密度を低減することができる。

（もっと読む）

多段を用いたエピタキシャルラテラルオーバーグロースにより窒化ガリウム基板の成長を行う。開口部領域を有するマスクされた基板上で、選択的成長により最初に三角形ストライプを作成すると、大部分の貫通転位は90°曲がる。第２段では、成長条件を変化させてラテラル成長速度を高め、平坦な(0001)面を生じさせる。この段階で、表面上の転位密度は＜5×10⁷cm^-2である。転位は主に、２つのラテラル成長したファセットがぶつかり合って合体した合体領域に存在する。転位密度をさらに低下させるため、２回目のマスキング工程を開口部が１回目のそれの真上にくるように行う。合体領域の貫通転位(TD)は上層には伝播しない。したがって、転位密度は全表面にわたって＜1×10⁷cm^-2まで低下する。
（もっと読む）