【課題】リーク電流を減少させ、リーク電流による接合降伏電圧を減少させて動作電源が高電圧でも投入が可能な半導体素子とその製造方法を提供する。
【解決手段】歪み絶縁層の下部に絶縁膜を形成することにより、素子動作の際、チャンネル減少による問題点を解決する。製造方法は、第１シリコン層上にゲルマニウムを成長させ、その上に第１絶縁膜を堆積させ、第１絶縁膜の上に所定部分が開放される第１感光膜を形成し、それをマスクとして第１絶縁膜とゲルマニウム層の所定厚さを除去してトレンチを形成し、第１絶縁膜と第１感光膜を除去し、トレンチの内壁に第２絶縁膜を形成し、トレンチの下部の第２絶縁膜が露出するようにゲルマニウム層を除去し、ゲルマニウム層上にゲルマニウムを成長させ、その第３シリコン層を形成し、それらを選択的に除去して素子隔離膜を形成し、第３シリコン層の上部の所定部分にゲート絶縁膜とゲート電極を形成する。 （もっと読む）

【課題】 更なるＩＣ処理に関してシリコン以外の半導体材料を含む半導体基板を不活性化するための方法を提供する。
【解決手段】 不活性化された半導体基板を作成する方法であって、シリコン以外の半導体材料を含むか、または、シリコン以外の半導体材料より成る単結晶基板の表面を提供する工程と、シリコン層が基板表面の該当部分に実質的に格子整合するように、シリコン層を基板表面に形成する工程とを備える。 （もっと読む）

【課題】本発明は、構造のｎＦＥＴ領域に引張り応力をかけ、構造のｐＦＥＴ領域に圧縮応力をかける二重応力Ｓｉ構造を提供する。
【解決手段】大まかに言うと、二重応力Ｓｉ構造は、基板と、基板の上に圧縮性誘電体層と圧縮性誘電体層の上に第１半導体層を有する、基板の上の第１積層スタックで、圧縮性誘電体層が第１半導体層に引張り応力を伝達する、前記第１積層スタックと、基板の上に引張り性誘電体層と引張り性誘電体層の上に第２半導体層を有する、基板の上の第２積層スタックで、引張り性誘電体層が第２半導体層に圧縮応力を伝達する、前記第２積層スタックとを有する。引張り性誘電体層と圧縮性誘電体層はＳｉ_３Ｎ_４などの窒化物を有することが好ましい。 （もっと読む）

【課題】薄いゲルマニウム層の電気的品質を改良したゲルマニウム・オン・インシュレータ型ウェーハの製造方法を得る。
【解決手段】ゲルマニウム基板１またはエピタキシャル・ゲルマニウム層を備える基板を設け、ゲルマニウム基板１の一つの主表面３上または主表面３内に誘電体層７を設け、ソース基板をハンドル基板５に取り付けることによりソース・ハンドル複合物を形成し、ソース基板内に前もって設けられ、実質的に主表面に平行な所定分離領域において、基板をソース・ハンドル複合物から取り外すことによりゲルマニウム・オン・インシュレータ・ウェーハを作製する工程を備える。誘電体膜の品質を向上し、同時によりコスト削減効果が高い製造工程を達成するために、ゲルマニウム基板１とハンドル基板５の間に誘電体層７として酸窒化ゲルマニウム層を設ける。 （もっと読む）

本発明の実施形態は、一般的には、シリコン化合物の合成物及びシリコン含有膜を堆積させるためにシリコン化合物を用いる方法を提供する。本方法は、シリコン化合物を基板表面に導入するステップとシリコン化合物の一部、シリコンモチーフをシリコン含有膜として堆積させるステップとを用いる。リガンドはシリコン化合物の他の部分であり、インサイチュエッチング剤として遊離する。インサイチュエッチング剤は、選択的シリコンエピタキシーの成長を支持する。シリコン化合物は、ＳiＲＸ₆、Ｓi₂ＲＸ₆、Ｓi₂ＲＸ₈（ここで、Ｘは独立して水素又はハロゲンであり、Ｒはカーボン、シリコン又はゲルマニウムである。）を含んでいる。シリコン化合物は、また、３つのシリコン原子と、４つのカーボン、シリコン又はゲルマニウム原子と、水素又はハロゲンと少なくとも１つのハロゲン原子とを含む化合物、また、４つのシリコン原子と、５つのカーボンと、シリコン又はゲルマニウム原子と、水素又はハロゲンと少なくとも１つのハロゲン原子とを含む化合物を含んでいる。 （もっと読む）

【課題】 ｎ型及びｐ型ＭＯＳＦＥＴデバイスに使用するための半導体構造体と、その製造方法とを提供する。
【解決手段】 半導体構造体は、ｎ型ＭＯＳＦＥＴが製造されるウェハ領域の層構造が、ｐ型ＭＯＳＦＥＴが製造されるウェハ領域の層構造とは異なるものとなるように製造される。この構造体は、まず、Ｈｅなどの軽原子のイオン注入によりＳｉ含有基板の表面に損傷領域を形成することによって、製造される。次いで、損傷領域を含むＳｉ含有基板の上に、歪みＳｉＧｅ合金が形成される。次いで、アニール・ステップを使用し、欠陥に起因する歪み緩和によって歪みＳｉＧｅ合金を実質的に緩和させる。次に、緩和したＳｉＧｅ合金の上に、歪みＳｉなどの歪み半導体キャップが形成される。 （もっと読む）

キャリア材料から成るキャリア（２）と、第一の材料から成る第一の層（１２）と、第二の材料から成りキャリア（２）と第一の層（１２）との間に位置する中間層とを具備し、第一の材料がキャリア材料のそれと概ね同じ膨張挙動を有し、第二の材料に対し膨張の不整合を有し、中間層（６）が膨張不整合から生じる応力を吸収するための第二の材料から成る構造（８）を有する、無応力複合基板を開示する。また、かかる無応力複合基板を製造する方法も開示する。
（もっと読む）

Ｓｉ／ＳｉＧｅヘテロ構造をベースとしたウェハで不都合な表面材料の多量の消費を回避する酸化方法を、様々な中間ＣＭＯＳ熱酸化ステップに代えて行う。まず、酸化物堆積法を利用して、表面シリコンをほとんどまたは全く消費することなく、任意の厚さの酸化物を形成する。このような酸化物、例えばスクリーン酸化物およびパッド酸化物は、表面層との反応および表面層の消費によってではなく、表面層への堆積によって形成される。別の態様では、酸化物の堆積は、短時間の熱酸化ステップ、例えば急速熱酸化によって行われる。この場合、熱酸化が短時間であるために、表面Ｓｉはほとんど消費されず、Ｓｉ／酸化物境界面は高い品質を有する。次に、堆積によって、この酸化物の厚みを所望の最終厚さにまで増大させる。さらに、この薄い熱酸化物層は、バリヤ層として働くことができ、これにより、後続の酸化物堆積と関連する汚染を防ぐことができる。
（もっと読む）

【課題】ヘテロエピタキシャル成長膜の、応力の緩和と、緩和に伴って発生し表面へ貫通する結晶欠陥の密度の抑制を両立させるために要求される、膜厚に対する制限を低減し、プロセス設計の自由度を向上させる。
【解決手段】半導体基板の製造方法は、第１単結晶半導体１０の上に第２単結晶半導体１２を成長させる成長工程と、第２単結晶半導体１２に阻止層１２ａを形成する阻止層形成工程と、阻止層１２ａよりも深い部分に結晶欠陥１５を発生させて第２単結晶半導体１２に作用する応力を緩和する緩和工程とを含む。阻止層１２ａは、例えば多孔質層で構成され、阻止層１２ａよりも深い部分の結晶欠陥が第２単結晶半導体１２の表面に伝播することを防止する。 （もっと読む）

【課題】 低温ウェハ接合技術を用いて、約２５原子％より大きい高Ｇｅ含有量を有するＳｉＧｅ層を含むほぼ欠陥のないＳＧＯＩ基板を達成する方法を提供すること。
【解決手段】 低温ウェハ接合技術を用いて、約２５原子％より大きい高Ｇｅ含有量を有するＳｉＧｅ層を含むほぼ欠陥のないＳＧＯＩ基板を達成する方法が説明される。本出願において説明されるウェハ接合プロセスは、ＳｉＧｅ層と低温酸化物層との間に、Ｓｉ、Ｇｅ及びＯの元素を含む接合界面、すなわち界面ＳｉＧｅＯ層を形成することができる最初の接合前アニール・ステップを含む。本発明はまた、ＳＧＯＩ基板及びこれを含む構造体も提供する。 （もっと読む）

【課題】Ｓｉまたはシリコン・オン・インシュレータ（ＳＯＩ）基板上に、薄い（３００ｎｍ未満）歪み緩和Ｓｉ_1-xＧｅ_xバッファ層を形成する方法を提供する。
【解決手段】これらのバッファ層は、歪みを緩和し、著しく平坦な表面を有し、貫通転位（ＴＤ）密度が低い、すなわち１０⁶ｃｍ^-2未満である、一様な分布の不整合転位を有する。この手法は、擬似格子整合またはほぼ擬似格子整合したＳｉ_1-xＧｅ_x層すなわち不整合転位が存在しない層を成長させることから開始し、次いでＨｅまたは他の軽元素を注入し、続いてアニーリングを行って、実質的な歪み緩和を得る。この方法によって機能する極めて有効な歪み緩和機構は、Ｓｉ／Ｓｉ_1-xＧｅ_x界面の下に、Ｓｉ（００１）表面に平行な、Ｈｅが誘導した小板（泡でない）における転位核化である。
（もっと読む）

【課題】 改善された熱伝導率をもつ歪みシリコン材料を形成するための方法を提供すること。
【解決手段】 改善された熱伝導率を有するＳｉＧｅ層上に歪みＳｉ層を形成するための方法が開示される。第１の堆積ステップにおいて、Ｓｉ又はＧｅの第１の層が堆積され、第２の堆積ステップにおいて、他方の要素の第２の層が堆積され、第１の堆積ステップ及び第２の堆積ステップが繰り返されて、複数のＳｉ層と複数のＧｅ層とを有する複合ＳｉＧｅ層が形成される。Ｓｉ層及びＧｅ層のそれぞれの厚さは、複合ＳｉＧｅ層の望ましい構成比による。複合ＳｉＧｅ層は、Ｓｉ及びＧｅのランダム合金のものより大きい熱伝導率を有するＳｉ及びＧｅのデジタル合金として特徴付けられる。この方法は、さらに、Ｓｉ層を複合ＳｉＧｅ層に堆積するステップをさらに含み、複合ＳｉＧｅ層は緩和ＳｉＧｅ層として特徴付けられ、Ｓｉ層は歪みＳｉ層である。ＳｉＧｅ層におけるより大きな熱伝導率のためには、第１の層及び第２の層は、各々が、本質的に、単一の同位体で構成されるように堆積することができる。 （もっと読む）

【課題】
材料複合体ウェーハの製造方法に関し、特に非均質材料複合体に関し、また特に、異なる物理的特性及び／又は化学的特性、特に異なる熱膨張係数を備えた少なくとも２種類の材料を含む非均質材料複合体に関し、よりよい品質の材料複合体ウェーハ及びより高い製品歩留まりを達成する。
【解決手段】ソース基板に所定の分割領域を形成するステップと、ソース‐ハンドル複合体を形成するためにソース基板をハンドル基板に取り付けるステップと、ソース基板を所定の分割領域において脆弱化するためにソース基板を熱アニールするステップとを含む。本方法は更に、脆弱化された所定の分割領域の物理的な強度を特徴づけている脆弱化の程度を測定するステップを含み、この測定するステップが熱アニールステップの間及び／又は後で実行される。 （もっと読む）

【課題】 緩和ＳｉＧｅ合金層において、積層欠陥およびマイクロツイン等の平面欠陥の形成を抑えるための方法を提供すること。
【解決手段】 平面欠陥密度を低下させた、実質的に緩和したＳｉＧｅ合金層を製造する方法を開示する。本発明の方法は、Ｓｉ含有基板の表面上に歪みＧｅ含有層を形成するステップと、Ｇｅ含有層／Ｓｉ含有基板の界面にまたは界面の下にイオンを注入するステップと、加熱を行って、平面欠陥密度が低下した、実質的に緩和したＳｉＧｅ合金層を形成するステップと、を含む。また、平面欠陥密度が低下したＳｉＧｅ層を有する実質的に緩和したＳｉＧｅ−オン−インシュレータおよびこれを含むヘテロ構造も提供する。 （もっと読む）

窒化ガリウム材料領域を含む半導体材料、及びこのような構造と関連する方法が提供される。前記半導体構造は前記構造の中に形成される歪み吸収層を含む。前記歪み吸収層は前記基板（例えばシリコン基板）と上部層の間に形成されてよい。前記歪み吸収層が非常に薄く、非晶質構造を有し、窒化ケイ素からなる材料から形成されることが好ましい場合がある。前記歪み吸収層は、他の優位点の中で、他の上部層（たとえば窒化ガリウム材料領域）における他の種類の欠陥の形成を制限する、上部層（例えば、窒化物からなる材料層）において形成されるミスフィット転位数を削減できる。したがって、歪み吸収層の存在は、素子性能の改善につながることがある窒化ガリウム材料領域の質を改善できる。
（もっと読む）

【課題】絶縁体層上に歪みＳｉまたはＳｉＧｅ層を有する半導体ウェハを形成する方法を開示する。
【解決手段】方法は、絶縁体層と歪みＳｉ／ＳｉＧｅ層の間にＳｉＧｅバッファ層を有する構造を生成するが、結合後にＳｉエピタキシの必要を解消する。方法は、歪みＳｉとＳｉＧｅバッファ層との間のインタフェースの汚染も解消し、歪みＳｉ層の限界厚さを超える合計厚さを有するＳｉ／ＳｉＧｅ層を形成することができる。 （もっと読む）

【課題】ウエハ・ボンディングを回避し、歪み半導体オン・インシュレータ（ＳＳＯＩ）基板を製造する、コスト効率がよく製造実施可能な方法と、この方法によって製造されたＳＳＯＩ基板とを提供する。
【解決手段】本方法は、基板の上にさまざまなエピタキシャル半導体層を成長させる工程であって、半導体層の少なくとも一つはひずみ半導体層の下にあるドープされた緩和半導体層である工程と、ドープされた緩和半導体層を電解陽極酸化プロセスによって多孔質半導体に変換する工程と、酸化して多孔質半導体層を埋め込み酸化物層に変換する工程と、を含む。本方法は、基板の上の緩和半導体層と、緩和半導体層の上の高品質埋め込み酸化物層と、高品質埋め込み酸化物層の上の歪み半導体層と、を備えるＳＳＯＩ基板を提供する。本発明によれば、緩和半導体層と歪み半導体層とは同一の結晶配向を有する。 （もっと読む）

【課題】 ＣＭＯＳにおいてホールおよび電子の移動度を向上させる方法を提供する。
【解決手段】 キャリアを伝導させるための構造およびこれを形成するための方法を記載する。これは、 ＜１１０＞において上面を有するＳｉまたはＳｉＧｅの単結晶基板と、この基板とはＧｅ濃度が異なるＳｉＧｅの擬似格子整合またはエピタキシャル層と、を含み、これによって擬似格子整合層に歪みがかかっている。半導体エピタキシャル層を形成するための方法を記述する。これは、急速熱化学的気相堆積（ＲＴＣＶＤ）ツールにおいて擬似格子整合またはエピタキシャル層を形成するステップを含み、ツール内の温度を約６００℃まで上昇させ、Ｓｉ含有ガスおよびＧｅ含有ガスの双方を導入する。エピタキシャル堆積のために基板を化学的に準備するための方法を記述する。これは、基板を、オゾン、希薄ＨＦ、脱イオン化水、ＨＣｌ酸および脱イオン化水を含む一連の槽にそれぞれ浸漬し、その後、基板を不活性雰囲気において乾燥させて、不純物のない、ＲＭＳ粗さが約０．１ｎｍ未満の基板表面を得る。 （もっと読む）

シリコン含有及び/又はゲルマニウム含有膜の一括的又は選択的エピタキシャル堆積の清浄な基板表面を調製する方法。更に、シリコン含有及び/又はゲルマニウム含有膜を成長させる方法であって、基板洗浄方法と膜成長方法の双方が７５０℃未満、典型的には約７００℃〜約５００℃の温度で行われる前記方法。洗浄方法と膜成長方法は、シリコン含有膜が成長している処理容積において波長が約３１０ｎｍ〜約１２０ｎｍの範囲にある放射線の使用を用いる。反応性洗浄又は膜形成成分化学種の具体的な分圧範囲と組み合わせたこの放射線の使用は、業界で以前に知られている温度より低い温度で基板洗浄とエピタキシャル膜成長を可能にする。 （もっと読む）

レアアース・スカンデートのようなペロブスカイト格子構造を有する絶縁材料の層を含むＳＯＩ（semiconductor on insulator）デバイスである。この絶縁材料（５２）は、この絶縁材料（５２）のすぐ上にダイヤモンド格子を有する半導体材料（５４）を成長させることができる、有効な格子定数を有するように選択される。レアアース・スカンデート絶縁体の例としては、ガドリニウム・スカンデート（GdScO₃）、ジスプロシウム・スカンデート（DyScO₃）、およびガドリニウムとジスプロシウム・スカンデートの合金（Gd_1-xDy_XScO₃）が含まれる。
（もっと読む）