【課題】薄膜製造方法を提供する。
【解決手段】
本発明が提供する薄膜製造方法は、以下のステップを含む：オリジナル基板を提供する；エッチング停止薄膜層をオリジナル基板上に形成する；犠牲層をエッチング停止薄膜層上に形成する；気体イオンを注入し、イオン分布濃度ピーク層を形成し、有効転移薄膜層及び残留層を定義する；有効転移薄膜層及び残留層を分離する。犠牲層の厚度を制御することにより、有効転移薄膜層の厚度を効率的に制御することができる。また、有効転移薄膜層厚度を均一にし、ナノメートルオーダーの厚度を達成する。 （もっと読む）

【課題】本発明は、補助基板上に緩和エピタキシャルベース層を得ることを含む、エピタキシャル成長のための基板の作製方法に関する。本発明の目的は、望ましい格子パラメータを有する材料が、異なる格子パラメータを有する別の材料の上で、より効率的に、熱力学的及び結晶学的に高い安定性を有してエピタキシャル成長することを可能にする基板を作ることにある。
【解決手段】この目的は、上記のタイプの方法であって、エピタキシャルベース層の少なくとも一部をキャリア基板上に移してベース基板を形成することと；エピタキシャルベース層の材料をキャリア基板上でさらに成長させることとをさらに含む方法により達成される。 （もっと読む）

【課題】結晶欠陥が存在する単結晶半導体基板を用いる場合においても優れた特性のＳＯＩ基板を提供することを目的の一とする。また、このようなＳＯＩ基板を用いた半導体装置を提供することを目的の一とする。
【解決手段】単結晶半導体基板の一表面に、エピタキシャル成長法による単結晶半導体層を形成し、単結晶半導体層に第１の熱酸化処理を施して第１の酸化膜を形成し、第１の酸化膜の表面に対してイオンを照射することにより、単結晶半導体層にイオンを導入し、第１の酸化膜を介して、単結晶半導体層とベース基板を貼り合わせ、熱処理を施すことにより、イオンが導入された領域において単結晶半導体層を分離して、ベース基板上に単結晶半導体層の一部を残存させ、ベース基板上に残存した単結晶半導体層に対してレーザ光を照射し、ベース基板上に残存した単結晶半導体層に第２の熱酸化処理を施して第２の酸化膜を形成した後、該第２の酸化膜を除去する。 （もっと読む）

【課題】単結晶半導体層の結晶欠陥が低減されたＳＯＩ基板の作製方法を提供する。
【解決手段】単結晶半導体基板と、単結晶半導体基板から分離した単結晶半導体層が設けられた半導体基板と、の表面に、ハロゲンを含有する酸化膜を形成することで、基板表面又は内部に存在する不純物を減少させる。また、半導体基板上に設けられた単結晶半導体層に、レーザ光を照射することで、単結晶半導体層の結晶性を向上させ、平坦性を回復する。 （もっと読む）

【課題】単結晶半導体層と支持基板との間に導電層を形成する半導体装置において、熱による支持基板の反り量の小さくする。また、同半導体装置の生産性の良い作製方法を提供する。
【解決手段】単結晶半導体層と支持基板との間に導電層が形成され、前記単結晶半導体層と前記導電層との間にゲート絶縁膜が形成された構造を有し、前記導電層と支持基板との間に、隙間が設けられる構成を有する。単結晶半導体基板に前記導電層を作製時、第一の絶縁層が単結晶半導体層と支持基板との間に形成されるが、前記導電層形成時に用いたレジスト上に成膜し、この上部の第一の絶縁層はレジストと共に除去することで、第一の絶縁層に凹部を設ける。前記凹部を有した状態で単結晶半導体基板と支持基板とを貼り合わせることで、前記隙間を有する構造とし、また貼りあわせ前の単結晶半導体基板表面平坦化は不要となる。 （もっと読む）

【課題】バウの制御のためだけでなく、ＳｉＧｅエピタキシャル層の品質を改善するために、特にＳｉ基板上に堆積されたＳｉＧｅ層のクロスハッチ及び表面ラフネスを低減するために、背面層によって形成された応力を用いる適切な解決策を提供すること。
【解決手段】第１の面及び第２の面を有する基板１０、前記基板の第１の面に堆積された完全に又は部分的に緩和されたヘテロエピタキシャル層２０、及び前記基板の第２の面に堆積された応力相殺層３０を有する、半導体ウェハ。 （もっと読む）

【課題】単結晶半導体層と半導体基板との密着性を向上させ、貼り合わせ不良を低減し、貼り合わせ工程及び半導体装置製造工程においても十分な接着強度をもつＳＯＩ基板の作製方法を提供することを目的とする。
【解決手段】脆化層を形成する単結晶半導体基板側にハロゲンを含む絶縁膜を形成し、該ハロゲンを含む絶縁膜に対してプラズマ処理を行い、ハロゲンを含む絶縁膜と半導体基板の一方の面とが向かい合うようにボンディング（接着）させ、熱処理を行うことにより、脆化層において単結晶半導体基板を分割して、単結晶半導体層が接着された半導体基板と単結晶半導体基板とに分離し、半導体基板に接着された単結晶半導体層に対して平坦化処理を行う。 （もっと読む）

【課題】ＧａＮ系半導体デバイスの結晶成長用に適した、欠陥密度の小さい高品質のＧａＮ系結晶膜連続膜を備えた結晶基板を得る。
【解決手段】ＧａＮ系半導体デバイス形成用基板として用いる結晶基板において、表面がＣ面のサファイア基板１０１と、該サファイア基板１０１上に形成されたＧａＮバッファ層１０２と、該ＧａＮバッファ層１０２上に形成されたエピタキシャル成長ＧａＮ層１０３と、該エピタキシャル成長層１０３上に形成された、複数の開口部１０５を有するＳｉＯ₂膜１０４と、該ＳｉＯ₂膜１０４の開口部１０５にＧａＮ系化合物の選択再結晶化により形成された複数の島状ＧａＮ系結晶１１と、該島状ＧａＮ系結晶１１を核とするＧａＮ系結晶の成長により形成されたＧａＮ系結晶連続膜１２とを備えた。 （もっと読む）

【課題】不純物の無い区域を有するひずみ材料層を含む半導体構造とデバイス、及びそれを製作するための方法を提供する。
【解決手段】ひずみ材料層１０４の特定の領域１０８は、半導体の隣接する部分から相互拡散することができる不純物を無い状態にしておく。不純物がひずみ材料層１０４の特定の領域１０８に存在する場合、デバイス性能の低下となる。説明された特徴を有する、又は説明されたステップに従って製作される半導体構造１００とデバイス（例えば、電界効果トランジスタ、即ち「FET」）を使用することにより、デバイスの動作が向上する。 （もっと読む）

【課題】炭化珪素を基板とする半導体素子において、基板の欠陥密度に関わらず、炭化珪素エピタキシャル層の非極性面上において、電極/炭化珪素界面、あるいは酸化膜(絶縁膜)/炭化珪素界面の電気的特性と安定性を向上させる手段を提供する。
【解決手段】炭化珪素からなる半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極とを有する半導体素子。前記半導体基板表面の前記ゲート絶縁膜との接合面は、巨視的には非極性面に平行であり、かつ微視的には非極性面と極性面からなり、前記極性面ではSi面またはC面のいずれか一方の面が優勢である。炭化珪素からなる半導体基板と、前記半導体基板上に形成される電極とを有する半導体素子。前記半導体基板表面の前記電極との接合面は、巨視的には非極性面に平行であり、かつ微視的には非極性面と極性面からなり、前記極性面ではSi面またはC面のいずれか一方の面が優勢である。 （もっと読む）

【課題】
歪み層／歪み印加結晶層構造において、歪み印加結晶層構造より発生する結晶欠陥によ
る歪み層の結晶性劣化を低減し、かつ絶縁層上に歪み層／歪み印加結晶層構造を薄膜で形
成した基板の形成方法を提供する。
【解決手段】
Ｓｉ基板上の絶縁層と、別の半導体基板上のＳｉＧｅ層とを、半導体張り合わせ技術を
用いて接合し、ＳｉＧｅ層側の半導体基板を研磨等により除去する。 （もっと読む）

【課題】大面積化が可能な半導体装置の作製方法を提供することを課題とする。また、効率のよい半導体装置の作製方法を提供することを課題とする。また、不純物元素を含有するような大面積基板を用いる場合において、信頼性の高い半導体装置を提供することを課題とする。
【解決手段】半導体装置の大面積化及び作製効率の向上を可能とするために、複数の単結晶半導体基板を同時に処理して、ＳＯＩ基板を作製する。具体的には、複数の半導体基板の処理を同時に可能とするトレイを用いて、一連の工程を行う。ここで、トレイには単結晶半導体基板を保持するための凹部が設けられている。また、作製した半導体素子の特性に影響を与える不純物元素に対してバリア層として機能する絶縁層を設けることにより、半導体素子の特性の劣化を防止する。 （もっと読む）

本発明は、電子工学、光学、光電子工学または光起電力工学用の、基板(10)と前記基板(10)の一方の面上に材料を堆積させることにより形成された層(20)とを含む構造体(1)の製造方法に関し、この方法は、前記基板(10)の面(1B)が堆積した材料の層(20)により覆われ、前記基板の他の面(1A)が露出している前記構造体(1)を形成するように、−一方で前記基板(10)を、他方で残りの部分を画定する脆化区域を含む脆化された基板を形成する工程、−前記脆化された基板の2つの面のそれぞれの上に前記材料の層を堆積させる工程、−前記脆化された基板をへき開する工程を含むことを特徴とする。
（もっと読む）

【課題】 向上された緩和、かなり低い欠陥密度、および改善された表面品質を有する
緩和されたＳｉＧｅオンインシュレータ基板を形成する方法を提供すること。
【解決手段】 方法が、第１の単結晶Ｓｉ層の表面上にＳｉＧｅ合金層を形成するステ
ップを含む。第１の単結晶Ｓｉ層は、Ｇｅ拡散に対する耐性がある下の障壁層との界面を
有する。次に、界面での、または界面付近での機械的な分断を可能にする欠陥を形成する
ことができるイオンが構造内に注入され、その後、注入されたイオンを含む構造に、第１
の単結晶Ｓｉ層およびＳｉＧｅ層を通るＧｅの相互拡散を可能にする加熱ステップを施し
て、障壁層の上に、実質的に緩和された単結晶であり均質のＳｉＧｅ層を形成する。改善
された性質を有するＳｉＧｅオンインシュレータ、およびそれを含むヘテロ構造も提供さ
れる。 （もっと読む）

【課題】ＳＯＩ基板の作製時に発生する金属汚染の影響を抑える。
【解決手段】半導体基板に水素イオンを照射し損傷領域を形成した後、ベース基板と半導体基板を接合させる。加熱処理を行って、半導体基板を劈開させＳＯＩ基板を作製する。ＳＯＩ基板の半導体層上に、Ａｒなど第１８族元素を含んだ半導体でなるゲッタリングサイト層を形成する。加熱処理を行って、半導体層中の金属元素をゲッタリングサイト層にゲッタリングさせる。エッチングにより、ゲッタリングサイト層を除去することで、半導体層の薄膜化を行う。 （もっと読む）

本発明は、結晶表面を有する結晶ベース基板の上に結晶ゲルマニウム層を形成する方法を提供する。この方法は、ベース基板を洗浄して表面から汚染物および／または自然酸化物を除去する工程と、水素プラズマ、Ｈ_２フラックス、またはＧｅＨ_４の分解で得られる水素のような水素源および／またはＮ_２、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎ、またはそれらの混合物のような非反応性ガス源にベース基板を露出させながら、ベース基板の表面上にアモルファスゲルマニウム層を形成する工程と、ベース基板をアニールしてアモルファスゲルマニウム層を結晶化して、結晶ゲルマニウム層を形成する工程と、を含む。また、この方法は、本発明の具体例にかかる方法を用いて光起電セルまたは光分解セルを形成する方法、またはＣＭＯＳデバイスを形成する方法、および本発明の具体例にかかる方法で形成した結晶ゲルマニウム層を含む基板を提供する。
（もっと読む）

【課題】化合物半導体を用いた半導体デバイスにおける界面準位や結晶欠陥等を低減することが可能な化合物半導体の熱処理方法を提供する。
【解決手段】被処理体Ｗの表面に電磁波を照射することにより化合物半導体に関する熱処理を施すようにする。これにより、化合物半導体を用いた半導体デバイスにおける界面準位や結晶欠陥等を低減することができる。 （もっと読む）

本発明は、ハイブリッド基板の製造方法に関するものであり、このハイブリッド基板は、支持体基板（４０）と、連続的埋込み絶縁体層（４２）と、この層上の、第１の材料（２６）および少なくとも１種類の第２の材料（３２）からなる交互の領域を含むハイブリッド層（２６’）とを備えており、これらの２つの材料は、その性質および／またはその結晶特性において異なり、前記方法は、均質な基板（２２）上に第１および第２の材料からなる交互の領域を含むハイブリッド層（２６）を形成するステップと、このハイブリッド層、連続的絶縁体層（４２）、および支持体基板（４０）を組み立てるステップと、この組立てステップの前または後に均質な基板（４０）の少なくとも一部を除去するステップとを含む。
（もっと読む）

【課題】 ゲルマニウム錫混晶層の歪緩和を促進し、より大きな面内伸張歪を持つ伸張歪ゲルマニウム層を形成することができる多層膜構造体を提供する。
【解決手段】半導体装置に好適な多層膜構造体１０の形成方法として、シリコン基板１１の上方にゲルマニウム層１２を形成する工程と、その上方にゲルマニウム錫混晶層１３を形成する工程と、その上方に伸張歪ゲルマニウム層１４を形成する工程とを含む。 （もっと読む）

【課題】先端半導体素子用の、複雑な微小特徴部位形状及びプロファイルを、ボイドが発生しないように満たすために欠陥を減少させる新たなＳｉ及びＳｉＧｅプロセスを提供する。
【解決手段】微小特徴部位の底部にＳｉ又はＳｉＧｅシード層を形成する工程、及びそのＳｉ又はＳｉＧｅシード層上にＳｉ又はＳｉＧｅを選択成長することによって、下から上へ、少なくとも部分的に微小特徴部位を満たす工程を有する。一の実施例に従うと、Ｓｉ又はＳｉＧｅシード層は、パターニングされた基板上に等角性Ｓｉ又はＳｉＧｅ層を堆積する堆積し、フィールド領域からＳｉ又はＳｉＧｅ層を除去し、Ｓｉ又はＳｉＧｅ層の少なくとも一部をその微小特徴部位の側壁から底部へ移動させるように、Ｈ_２ガスの存在下でそのＳｉ又はＳｉＧｅ層を熱処理する熱処理し、かつ、そのフィールド領域及びその側壁からＳｉ又はＳｉＧｅ残余物をエッチングすることによって形成される。 （もっと読む）