【課題】Ｎを含む活性層または受光層と、Ｐを含む半導体層とを備える半導体素子を、量産ベースで製造することができる半導体素子およびその製造方法を提供する。
【解決手段】基板上に、窒素を含むＩＩＩ−Ｖ族化合物半導体層を、ＭＢＥ法により成長する工程と、その窒素含有半導体層上に、燐を含むＩＩＩ−Ｖ族化合物半導体層を、塩化物気相成長法により成長する工程とを備えることを特徴とする。 （もっと読む）

【課題】Ｓｉ基板上に、半極性面である（１０-１ｍ）面（ｍ：自然数）の窒化物半導体膜が厚さ１μｍ以上で形成され、発光デバイスにも好適に用いることができる窒化物半導体単結晶を提供する。
【解決手段】Ｓｉ（１００）に対して、＜１００＞から＜１１０＞方向へのオフカット角度が１〜３５°であるＳｉ基板１上に、ＳｉＣまたはＢＰのいずれか１種以上からなるバッファー層２ａ（２ｂ）およびＡｌＮバッファー層３を介して、ＧａＮ（１０-１ｍ）、ＡｌＮ（１０-１ｍ）またはＩｎＮ（１０-１ｍ）からなる単結晶膜４、あるいはまた、ＧａＮ（１０-１ｍ）およびＡｌＮ（１０-１ｍ）の超格子構造を形成する。 （もっと読む）

【課題】ＩｎＰ基板に擬似格子整合もしくは格子整合させたデバイス層を形成し、そのデバイス層よりＩｎＰ基板を剥離して、ＩｎＰ基板の再利用を可能とする。
【解決手段】インジウムリン（ＩｎＰ）基板１１上に擬似格子整合もしくは格子整合する犠牲層１２を形成する工程と、前記犠牲層１２上にデバイス層１３を形成する工程と、前記犠牲層１２を除去することで前記ＩｎＰ基板１１と前記デバイス層１３とを分離する工程とを備えたことを特徴とする。 （もっと読む）

【課題】キャリア密度を向上可能な、半導体膜を製造する方法を提供することを目的とする。
【解決手段】２種以上の同極のドーパントを添加しながら分子線エピタキシ装置１３を用いて半導体膜１５を基板１１上に成長する。分子線エピタキシ装置１３において、Ｇａセル、Ｍｇセル、ＢｅセルおよびＲＦ−Ｎラジカルガンのシャッタを開き、半導体膜１５としてＧａＮ膜を基板１１上に成長する。ＧａＮ膜は、ｐ型ドーパントＭｇおよびＢｅを含む。Ｂｅドーパントは半導体の構成元素のうちのＧａと置換され、Ｇａ元素の原子半径Ｒ２１は、Ｂｅドーパント１７ａの原子半径Ｒ１７よりも大きいと共に、Ｍｇドーパント１９ａの原子半径Ｒ１９よりも小さいので、ＧａＮホスト半導体において局所歪みの影響を低減可能である。 （もっと読む）

【課題】フレキシブルで、各種基板と一体化できる結晶性にすぐれたシリコン等の薄膜半導体を安価に製造することができ、これにより太陽電池を安価に製造することができるようにする。
【解決手段】半導体基体の表面を陽極酸化することにより多孔質度が異なる２層以上の層から構成される多孔質層１２を形成し、多孔質層１２の表面に太陽電池などの半導体膜１３を成膜し、この半導体膜１３を、多孔質層１２を介して半導体基体から剥離する。陽極酸化する工程は、通電量の選定と、連続通電か間欠通電かの選定とにより、多孔質の異なる多孔質層のうち、比較的低多孔率の低多孔率層に対して、比較的高多孔率の高多孔率層の形成位置を制御する工程を含む。 （もっと読む）

【課題】より小さな表面凹凸をもつ半導体ヘテロ構造を提供すること。
【解決手段】本発明は、第１の面内格子定数をもつ支持基板と、該支持基板上に形成されていて、上部に格子緩和状態おいて第２の面内格子定数をもつ緩衝構造と、および該緩衝構造上に形成された組成非傾斜層の多層積層とを備えた半導体ヘテロ構造に関するものである。表面凹凸の少ない、前記のタイプの半導体ヘテロ構造を提供することが本発明の目的である。前記の目的は、該組成非傾斜層が歪み層であり、かつ、該歪み層が前記第１および第２の格子定数の中間の第３の面内格子定数を格子緩和状態において有する半導体材料の、歪を有する平坦化層を少なくとも１つ含んで構成されることを特徴とする、前記のタイプのヘテロ構造によって達成される。 （もっと読む）

【課題】ｐ型不純物の異常拡散の発生を防止すること。
【解決手段】半導体光電陰極は、ｐ型の不純物がドープされ、且つ互いにヘテロ接合する第１および第２のIII−V族化合物半導体層を備える。第２のIII−V族化合物半導体層が光吸収層として機能し、第２のIII−V族化合物半導体層のエネルギーギャップは、第１のIII−V族化合物半導体層のそれより小さく、各半導体層におけるｐ型のドーパントとしては、Ｂｅ又はＣが用いられる。このとき、第２のIII−V族化合物半導体層は、第１のIII−V族化合物半導体層上に積層されていても良い。また、第１のIII−V族化合物半導体層と第２のIII−V族化合物半導体層は（Ｉｎ，Ｇａ，Ａｌ）と（Ａｓ，Ｐ，Ｎ）のうち少なくともそれぞれ一つ以上含んでいても良い。 （もっと読む）

【課題】混合マイクロテクノロジー構造を製造する方法を提供すること。
【解決手段】この方法は、犠牲層に隣接する混合層１５が上に形成された犠牲層２を含み、第１の材料の第１のパターン１Ａ、１Ｂ、１Ｃ、および第１の材料とは異なる第２の材料、例えば電気絶縁材料の第２のパターン５を含む仮の基板が生成されるステップと、この犠牲層は前記混合層の混合表面を曝すように取り除かれ、この混合表面は第１のパターンの一部および第２のパターンの一部を含むステップと、直接結合によって、この混合表面上に第３の材料の連続カバー層が生成されるステップとを含んでいる。 （もっと読む）

【課題】半導体プロセスの整合性に優れており、基板と磁性半導体薄膜とが格子整合し、Ｔｃが３００Ｋ付近でバラツキが少ないＩＩ−ＩＶ−Ｖ_２族の磁性半導体薄膜及び磁性半導体薄膜の製造方法を提供する
【解決手段】加熱した基板上に緩衝層を形成した後に、該緩衝層上に磁性半導体層として遷移金属元素を添加したＺｎＳｎＡｓ_２をエピタキシャル成長させる。 （もっと読む）

【課題】高効率化と低消費電力化と高信頼性の半導体レーザ素子を提供する。
【解決手段】全ての層に存在する光量の総和に対するｎ型導電型層ｌ（ｌ＝１、２…ｋ、但しｋは自然数）102-104に存在する光量の割合を光閉じ込め係数Γ(ｌ)、上記光量の総和に対するｐ型導電型層ｍ（ｍ＝１、２…ｋ’、但しｋ’は自然数）107-115に存在する光量の割合を光閉じ込め係数Γ(ｍ)とすると、


であり、Γ(ｍ)とドーピング濃度Ｐ(ｍ)（単位：ｃｍ^−３）の積の総和が８．０×１０^１７ｃｍ^−３ 以下であり、ドーピング濃度が１．０×１０^１８ｃｍ^−３以上であるｐ型導電型層106,107,109,110,114,115の層厚の合計がｐ型導電型層全体の層厚の合計の８０％以上を占める。 （もっと読む）

【課題】 量産性の高い、欠陥の充分少ない高品質なＳＳＯＩ基板を提供する。
【解決手段】 半導体基板の製造方法は、支持基板とは格子定数の異なるヘテロエピタキシャル層、絶縁層、Ｓｉ層が順に積層された構造を少なくとも含む支持基板に、前記Ｓｉ層の歪みを変化させるために、前記ヘテロエピタキシャル層の応力を変化させる工程を行なう。 （もっと読む）

【課題】 欠陥の充分少ない高品質な歪みＳｉ基板を提供する。
【解決手段】 半導体基板の製造方法は、支持基板とは格子定数の異なるヘテロエピタキシャル層、多孔質層、Ｓｉ層が順に積層された構造を少なくとも含む支持基板に、前記Ｓｉ層の歪みを変化させるために、前記ヘテロエピタキシャル層の応力を変化させる工程を行なう。 （もっと読む）

本発明は、歪み薄膜を緩和するための方法に関する。歪み薄膜は、初期支持体の第一の主面によって固定され、薄膜の第二の主面は接触面として知られ、この方法は、以下の連続するステップを有している：
---接触面として知られている主自由面を具備し、ポリマーの熱膨張率が薄膜のそれよりも大きいポリマー層を有する中間支持体を提供するステップと、
---歪み薄膜の接触面とポリマー層の接触面とを接着して接触させるステップと、
---初期支持体（９）を取り除くことによって、しわの形成によって薄膜（８）の緩和を引き起こし、薄膜の第一の主面を露呈させるステップと、
---緩和させられた薄膜（８）を伸ばして、しわを取り除くために、ポリマー層（２）の温度を増加させるステップと、
---受け入れ基板（１０）の一つの面で薄膜（８）の第一の主面を固定するステップと、
---受け入れ基板と一体になった緩和させられた薄膜を得るために、中間支持体を取り除くステップ。
（もっと読む）

【課題】半導体基板に汚染物質が付着することを抑えトランジスタの特性を劣化させることなく製造することができる半導体基板の製造方法及び半導体装置の製造方法を提供する。
【解決手段】半導体基板４１の製造方法は、シリコン基板１１上におけるＳＯＩ素子形成領域１３のみに、シリコンバッファ層１８及びシリコンゲルマニウム層１５が成長する条件でエピタキシャル成長させる。次に、シリコン基板１１上の全面にシリコン層１６を成長させる。そのあと、シリコンゲルマニウム層１５に代えて埋め込み絶縁層３１を埋め込む。これにより、引き続く工程において、シリコン基板１１上に汚染の原因であるシリコンゲルマニウム層１５が残ることを少なくすることができ、処理を行う炉の中にゲルマニウムが広がることを抑えることが可能となる。 （もっと読む）

【課題】 ＧａＰ基板上に結晶性の良好なＡｌＧａＩｎＰ系ＤＨ構造を有するエピタキシャルウェーハと当該ウェーハを使用した高輝度のＬＥＤを提供すること。
【解決手段】 ＧａＰ化合物半導体基板上に、ＧａＰバッファ層、ＡｌＧａＩｎＰ第一段下部クラッド層、能動層としてＡｌＧａＩｎＰ下部クラッド層、ＡｌＧａＩｎＰ活性層、ＡｌＧａＩｎＰ上部クラッド層のダブルヘテロ構造を有するエピタキシャルウェーハの製造方法において、前記ＧａＰ化合物半導体基板上に前記ＧａＰバッファ層を成長させ、その上に前記ＡｌＧａＩｎＰ第一段下部クラッド層を成長させた後に、この前記ＡｌＧａＩｎＰ第一段下部クラッド層表面をポリッシュし、その後、前記ＡｌＧａＩｎＰ下部クラッド層、前記ＧａＩｎＰ活性層、前記ＡｌＧａＩｎＰ上部クラッド層のエピタキシャル成長を行う。 （もっと読む）

【課題】薄膜半導体を、低コストをもって容易、確実に得ることができるようにする。
【解決手段】半導体基体表面を、多孔質の表面層と、表面層下に形成され表面層に比して多孔率が大きい中間多孔率層と、中間多孔率層内部もしくは中間多孔率層の下層に形成され表面層および中間多孔率層に比して多孔率が大きい高多孔率層とを有するような多孔質層に変化させる工程と、多孔質層に半導体膜を形成する工程と、半導体膜を多孔質層を介して半導体基体から剥離する工程とを有する。 （もっと読む）

多層半導体装置は、ウェハーボンディングを介して移行させた単結晶膜の電気的特性を有する多結晶基板の良好な熱的及び電気的特性を利用している。装置構造は、研磨された多結晶、例えば炭化シリコン基板を含む。シリコンの平坦化層が表面に形成され、続いて化学的機械研磨される。次いで、基板は、バルクリシコンウェハー又はsilicon-on-insulator（ＳＯＩ）ウェハーに結合される。シリコン（ＳＯＩ)ウェハーは所望厚さに薄肉化される。 （もっと読む）

【課題】 基板のデバイス形成領域を狭めることなく、デバイス製造プロセスにおいてオリエンテーションフラットを基準とするマスクパターンの位置合わせの精度を向上させることができる化合物半導体結晶（エピタキシャル基板）の製造方法を提供する。
【解決手段】 円形の単結晶基板１上に気相成長法により化合物半導体のエピタキシャル結晶層を成長してデバイス構造１３を形成し、そのデバイス構造１３が形成された後の円形の基板２０に対し、周辺の一部を特定の結晶面で自然劈開してオリエンテーションフラット２０ａを形成する。 （もっと読む）

【課題】 熱伝導性が改善された、メタモルフィックバッファ層を有するヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にエピタキシャル成長法によって、メタモルフィックバッファ層２を形成し、その上にコレクタ層３、ベース層４、エミッタ層５、およびエミッタキャップ層６を順次積層し、コレクタ電極７をメタモルフィックバッファ層２の上部層２ｃに接して設ける。メタモルフィックバッファ層２には、結晶成長中における不純物ドープ法によって、従来のサブコレクタ層と同等またはそれ以上の不純物を導入し、メタモルフィックバッファ層２がコレクタ電流をコレクタ電極７へ導く役割を果たすことができるようにする。熱抵抗の大きい三元混晶などで形成されることの多いサブコレクタ層を省略できるので、半導体装置内で発生した熱を速やかに基板１へ放熱することができる。 （もっと読む）

この発明は、基板上に歪層を有する層構造を製造する方法に関し、この方法は、歪を持たせる層に隣接する層内に、欠陥領域を形成する工程と、歪を持たせる層に隣接する少なくとも一つの層を緩和させる工程とを有する。この欠陥領域は、特に基板内に形成される。別のエピタキシャル層を配置することができる。このようにして形成した層構造は、有利には様々な種類の部品に適している。
（もっと読む）