サイリスタ（２５）及びＭＯＳＦＥＴトランジスタ（２６）が第１の電流伝導端子（Ａ）と第２の電流導電端子（Ｓ）との間で直列接続されることによって形成される電源装置（１）。電源装置は更に、ＭＯＳＦＥＴトランジスタの絶縁ゲート電極（２０）に接続され、装置をオン及びオフにするための制御電圧を受信する制御端子（Ｇ）と、オフ時の電荷の高速抽出のためにサイリスタに接続される第３の電流導電端子（Ｂ）を有する。これにより、オフにするときに、電流テイルがなく、また、オフにすることは非常に高速である。電源装置は、寄生コンポーネントを有さないので、非常に高い逆バイアス安全動作領域（ＲＢＳＯＡ）を有する。
（もっと読む）

【課題】突入電流を確実に抑制する。
【解決手段】電子スイッチ１はＭＯＳ−ＦＥＴ２、電圧信号生成回路３、電圧検知回路４及び電圧制御回路５を有する。電圧信号生成回路３はターンオン時間よりも長い時間をかけてＭＯＳ−ＦＥＴ２を非導通状態から導通状態に変化させるようにゲート電圧信号を生成する。電圧検知回路４は負荷１０２の両端に印加された電圧値を検知して検知電圧を出力する。ゲート電圧信号は、電圧検知回路４から出力された検知電圧に基づいて電圧制御回路５により制御され、ＭＯＳ−ＦＥＴ２のゲート端子２ｃに印加される。 （もっと読む）

本発明は、出力段、例えば誘導性負荷（４）をスイッチングするスイッチング出力段に関しており、この出力段は、並列接続された複数の個別出力段を有しており、この個別出力段には負帰還結合されたトランジスタ（１）が含まれており、この負帰還結合路には１つずつのツェナーダイオード（２）が設けられている。上記のツェナーダイオード（２）が、対応するトランジスタ（１ａ，１ｂ）の近くに配置されており、これによってこれらのツェナーダイオードと、それぞれ対応するトランジスタ（１ａ，１ｂ）とが熱結合されて温度上昇時にツェナー電圧が上昇する場合、スイッチオフ過程中の電力を個々の個別出力段ないしはトランジスタ（１）に殊に均等に分配することができる。
（もっと読む）

【課題】本発明は、パワートランジスタの異常発熱を高感度に検出することが可能な半導体集積回路装置を提供することを目的とする。
【解決手段】本発明に係る半導体集積回路装置１０の温度保護回路は、モニタ電流ｉ／ｎに応じた第１電圧信号Ｖａを検出する第１電圧検出手段（センス抵抗Ｒｓ、増幅器ＡＭＰ１）と、パワートランジスタＮ１の両端電圧Ｖｏｎに応じた第２電圧信号Ｖｂを検出する第２電圧検出手段（増幅器ＡＭＰ２）と、第１、第２電圧信号Ｖａ、Ｖｂを比較するコンパレータＣＭＰ２と、を有して成り、コンパレータＣＭＰ２の出力信号を温度保護信号Ｓｔｓｄとして送出する構成とされている。 （もっと読む）

電界効果トランジスタ（ＦＥＴ）を駆動するためのシステムおよび方法が提供される。１つの実施の形態で、システムは、電力用ＦＥＴのゲート電圧を供給するための制御信号（５６）を生成する制御回路（５４）を含む。システムは、更に制御回路と電力用ＦＥＴとの間に接続されて、電力用ＦＥＴのゲート電圧の変化率を動的に制御して、電力用ＦＥＴをスイッチングすることで生じる電磁妨害（ＥＭＩ）放射および電力損失を低減するように動作する傾斜制御回路（６２）を含む。
（もっと読む）

【課題】 主回路スイッチング素子のオフ時のスイッチング損失を小さくし、電力変換効率を改善することができる電力変換装置を提供する。
【解決手段】 高圧(H)端子と低圧(L)端子との間に、H側SW素子とL側SW素子との直列接続体を少なくとも１つ接続し、各SW素子にスナハ゛用Cとスナハ゛用Diとの直列接続体を並列接続した電力変換装置において、回生用インタ゛クタと回生用Cとを直列接続した回生用直列接続体を設け、回生用直列接続体の一端をHまたはL端子に接続すると共に、H側SW素子のスナハ゛用Cとスナハ゛用Diとの接続点と、回生用直列接続体の他端との間にH側回生用スイッチを設け、L側SW素子のスナハ゛用Cとスナハ゛用Diとの接続点と、回生用直列接続体の他端との間にL側回生用スイッチを設け、H側またはL側SW素子の導通時にH側またはL側回生用スイッチをオン動作させる構成とした。 （もっと読む）

【課題】 部品点数を増やすことなく、内蔵ドライバおよび外部ドライバのいずれか一方を他方に切換えることができ、不要な電流およびノイズの発生を抑制することができるドライバ切換方法およびドライバ切換装置を提供する。
【解決手段】 インバータ１７によってグランド端子２１の電圧を監視し、グランド端子２１とグランドとが接続され、グランド端子２１の電圧が閾値未満であるとき、内蔵ＭＯＳＦＥＴ１６が駆動されていればそのまま駆動させ、外部ＭＯＳＦＥＴ２２が駆動されていれば外部ＭＯＳＦＥＴ２２から内蔵ＭＯＳＦＥＴ１６に切換えて駆動させる。グランド端子２１が電源側に接続され、グランド端子２１の電圧が閾値以上であるとき、外部ＭＯＳＦＥＴ２２が駆動されていればそのまま駆動させ、内蔵ＭＯＳＦＥＴ１６が駆動されていれば内蔵ＭＯＳＦＥＴ１６から外部ＭＯＳＦＥＴ２２に切換えて駆動させる。 （もっと読む）

【課題】複数の半導体スイッチング素子を備える場合に、各半導体スイッチング素子の性能バラツキを抑制して安定的な動作を実現する。
【解決手段】インバータ装置１１に使用される半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃの性能バラツキのうち、ゲート閾値電圧と漏れ電流に着目し、一定周期毎に、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃのゲート電圧を増減しながら、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃに流れる漏れ電流を抵抗器１９ａ〜１９ｃで検出する。漏れ電流が発生し始める時点、または漏れ電流がなくなる時点のゲート電圧をゲート閾値電圧として検出し、このゲート閾値電圧にマージン分をシフトさせて最適駆動電圧を導出する。 （もっと読む）

【課題】 ブートストラップ回路での部品点数の削減により、更なる小型化と簡素化、及び制御能力の更なる向上を実現するインバータ、を提供する。
【解決手段】 電圧変換部(13H、13L)は出力電圧を一定にする。高電位側ＪＦＥＴ(Q1H)のドレインが外部電源(HV)に、ゲートがＭＯＳＦＥＴ(QH、QL)間の接続点(J)に接続される。高電位側電源電圧(VH)が上限を超える／下限を下回るとき、高電位側スイッチ素子(SW)はオフ／オンにされる。第一の低電位側ＪＦＥＴ(Q1L)のドレインが上記の接続点(J)に、第二の低電位側ＪＦＥＴ(Q2L)のドレインが外部電源(HV)に接続され、両ゲートが接地される。低電位側電源電圧(VL)が上限を超えるとき、二つの低電位側スイッチ素子(SW1、SW2)はオフにされる。低電位側電源電圧(VL)が下限を下回るとき、低電位側制御信号(SL)が低電位側ＭＯＳＦＥＴ(QL)のオン／オフを示す場合、第二の低電位側スイッチ素子(SW2)はオン／オフにされる。 （もっと読む）

【課題】過電流の調整を容易化し検出精度を向上する回路の提供。
【解決手段】装置１０の電源断機能を有するＦＥＴ２４と、ＦＥＴ２４のソース・ドレイン間電圧をデジタル値に変換するアナログデジタル変換回路（Ａ／Ｄ）２１と、過電流と判定する電流値をＦＥＴ２４に流した時のＦＥＴ２４の両端間の電位差を過電流電圧閾値として記憶する記憶回路２２と、Ａ／Ｄ２１から出力されるＦＥＴ２４のソース・ドレイン間電圧と記憶回路２２の過電流電圧閾値を比較し、過電流であるか否かを判定し判定結果に対応する電圧をＦＥＴ２４の制御端子に出力する比較器２３と、ＦＥＴ２４の一端と負荷回路１３の間に配設され、負荷回路１３と外部の測定機器とを切り替える機能を有し、通常動作時には、ＦＥＴ２４の一端を負荷回路１３に接続し、過電流電圧の閾値調整時には、ＦＥＴ２４の一端を外部測定機器と接続する切替スイッチ２５と外部テスト端子２６とを備えている。 （もっと読む）

【課題】 複数のトランスとトランス駆動回路との間の配線を可能な限り短くすることにある。
【解決手段】 複数のトランス１２と、複数のトランス１２それぞれに対応し、対応のトランス１２に該トランス１２を駆動するための信号を出力する複数のトランス駆動回路２４と、複数のトランス１２それぞれに対応し、対応のトランス１２から供給される出力信号に基づいてゲートを駆動制御する複数のゲート駆動回路２６と、を設ける。また、各トランス１２にそれぞれ、その本体の相対する辺２２ａ，２２ｂに配置された、トランス駆動回路２４に接続する入力ピン１６と、ゲート駆動回路２６に接続する出力ピン２０と、を設ける。 （もっと読む）

【課題】 負荷のオープン異常を駆動の異常と区別して判断し、適切な処理の選択などを可能にする。
【解決手段】 ＭＯＳトランジスタ１２が負荷１１に駆動電力を供給しないように制御されている期間に、スイッチ２０からオープン検知抵抗１３を介して負荷１１に非駆動電力を供給させ、負荷１１を接続する接続端子２１に出力される電位を検出し、負荷１１が正常時よりも高インピーダンス側となることに対応する所定電位が検出されるとき、ダイアグ異常検出と判断する。スイッチ２０をオフにして、負荷１１への非駆動電力の供給を停止させれば所定電位が検出されなくなるか否かで、負荷の異常かＭＯＳ常時オンの異常かを、それぞれ判断するので、故障モードを細分化し、負荷のオープン異常を駆動の異常と区別して判断することができる。異常判断手段の判断結果に基づいて、適切な処理の選択が可能となる。 （もっと読む）

【課題】 パルストランスを介して電力供給を行うと共に、パルスの波高値を制御することにより、パルス動作の周波数に関わらず情報伝達が可能な電気絶縁型駆動回路を提供すること。
【解決手段】 １次側回路ＩＣαは、電源電圧出力部２を備える。電源電圧出力部２からパルストランスＴＲには、制御指令信号ＣＳに応じた電圧が給電される。またパルストランスＴＲは、クロック信号ＣＬＫに応じてパルス動作する。よって、制御指令信号ＣＳに応じて、パルスの波高値が変更される。２次側トランス出力信号ＶＴ２の波高値は、２次側回路ＩＣβに備えられる比較部３および波高値検出部４により検出される。よって、２次側回路ＩＣβでは、２次側トランス出力信号ＶＴ２に含まれる制御指令信号ＣＳの情報を抽出するデコード動作が行われる。デコードされた制御指令信号ＣＳに応じて、上アーム素子ＵＡのスイッチング制御が行われる。 （もっと読む）

【課題】高電圧スイッチを駆動させる駆動信号をブーストさせる時間を短縮して、高電圧スイッチが高電圧を出力信号として伝達する時間を短縮する高電圧スイッチ回路の提供。
【解決手段】高電圧を伝達する高電圧スイッチと、複数のクロック信号に応答してポンピング動作を行い、第１、第２および第３ノードの信号をブーストさせるポンピング部と、前記第１ノードの伝達レベルの変化に関係なく前記第３ノードの電圧レベルを一定に維持させて前記第２ノードの信号を一定にブーストさせ、前記ブーストされた第２ノードの信号を前記高電圧スイッチへ伝達して前記高電圧スイッチを駆動させる駆動信号伝達部とを含む。 （もっと読む）

【課題】磁性体コアによってゲート線が順次磁気結合された直列接続回路においては、1個の素子が故障した場合全ての素子のゲート波形が歪むため、装置を停止させる。
【解決手段】複数個直列接続された電圧駆動型半導体素子２１〜２４と、前記各素子をオン・オフするために各素子のゲートに接続された複数のゲート駆動回路１１〜１４とからなる半導体スイッチ回路において、前記直列接続素子各段のゲート線を磁性体コア４１〜４３で順次磁気結合させ、更に各ゲート駆動回路のゲート出力端子と各電圧駆動型半導体素子のゲート入力端子とを双方向に電流を流せるスイッチ３１〜３４により接続し、各電圧駆動型半導体素子のゲート線に接続された磁性体コアの巻線端子間に電圧が発生した場合、この電圧と入力信号とから素子破壊を判断し、素子破壊と判断された電圧駆動型素子のゲート駆動回路では電圧駆動型半導体素子のゲートに順バイアスを与える。 （もっと読む）

【課題】 正負の端子を有する電源に対する逆極性保護システムを提供すること。
【手段】 逆極性保護システム２２０は、電源２２２の正端子と接続された第１端子を備え且つ第２端子を有する極性感知装置２２４と、電源２２２の正端子、電源２２２の負端子及び極性感知装置２２４の第２端子と接続された低抵抗スイッチ２２６とを備える。低抵抗スイッチ２２６は、電源２２２の正端子における第１の電圧と電源２２２の負端子における第２の電圧との差が第１の閾値電圧よりも大きいときに電源２２２の負端子と極性感知装置２２４の第２端子との間を導通状態とし、第１の電圧と第２の電圧との差が第２の閾値電圧よりも小さいときに電源２２２の負端子と極性感知装置２２４の第２端子との間を非導通状態とする。 （もっと読む）

高電圧オフセット検出回路は、ハーフブリッジにおけるハードスイッチングを防止するため、中間点の電圧が所定値にいつ到達したかを判断するためにスイッチングハーフブリッジの中間点における電圧を記録する。スイッチングハーフブリッジの中間点の電圧を反映する電圧を生成するために、スイッチングハーフブリッジの中間点の電圧がバッファを介して電流が制限されたＭＯＳＦＥＴに印加される。ハードスイッチングを防止するためにスイッチングハーフブリッジのスイッチがいつターンオンされたかを示す信号を得るために、ＭＯＳＦＥＴによって生成された電圧は閾値入力とともにコンパレータに供給される。ＭＯＳＦＥＴは選択的に電圧を検出可能である。バッファは、低電位側供給電圧と低電位側帰還との間でＩＣにおける短絡を防止するために、ＭＯＳＦＥＴに印加される電圧が低電位側帰還電圧より低くなることを防止するように動作する。
（もっと読む）

本発明は、第１の端子（１２）、第２の端子（１４）およびこれらの第１の端子（１２）と第２の端子（１４）との間に流れる電流（ｉ_D）を調整する制御端子（１６）とを有するトランジスタ（１０）、さらに第１の端子（１２）および第２の端子（１４）に印加される差電圧（ｕ_DS）に依存して制御端子（１６）にトランジスタ制御電圧（ｕ_GS）を印加する信号処理装置（２２）、ならびにこの信号処理装置（２２）に対応付けられており、且つ少なくとも２つの動作モードを切り換える制御装置（２３）とを有するトランジスタ回路装置（１）に関する。インバータ信号（ｕ_WR）はｕ_WR＝０である場合に、ｕ_DS＜０であればトランジスタ（１０）を導通させ、ｕ_DS＞０であればトランジスタ（１０）を遮断するよう指示する。ｕ_WR＝ｕ＾_WRであればトランジスタは持続的に導通される。
（もっと読む）

【課題】 パワーＭＯＳＦＥＴのドレイン−ソース間容量と、そのパワーＭＯＳＦＥＴに接続されている配線のインダクタンスとの共振に起因するＥＭＩを抑制する。
【解決手段】 インバータ装置（１）は、ソース又はドレインが出力端子に接続されたパワーＭＯＳＦＥＴ（６、７）と、パワーＭＯＳＦＥＴ（６、７）のゲートを駆動するゲートドライブ回路（１１、１２）とを具備する。ゲートドライブ回路（１１、１２）は、パワーＭＯＳＦＥＴ（６、７）ゲートと接地端子の間に接続され、且つ、前記ゲートから前記接地端子に電流が流れるのを許容する、直列接続された複数のダイオード（Ｄ１〜Ｄ４）を備えている。 （もっと読む）

【課題】回路構成を複雑にすることなく、温度検知回路を有さない素子の温度を広範囲に精度よく検出する。
【解決手段】マイコン３が、リニアソレノイド１への通電がオフの際のモニタ電流値及びモニタ電圧値に基づいて、他の回路素子と比較して発熱量が大きい還流ダイオードＤ１の温度を判定するので、回路構成を複雑にすることなく、還流ダイオードＤ１の温度を広範囲に精度よく検出することができる。また、還流ダイオードＤ１自体の発熱や還流ダイオードＤ１の周辺に配置されたプリント基板上の回路（コントロールユニット全体）の発熱がどの程度であるかを監視できるので、温度が異常状態に推移していることを精度よく判定して、コントロールユニットを速やかにフェイルセーフ動作に移行させることができる。また、温度履歴を詳細に記憶することもできる。 （もっと読む）