【課題】 スパイク電圧の低減と動作遅延時間の短縮の少なくとも一方を可能とする誘導性負荷駆動回路を提供する。
【解決手段】 外部制御入力端子ＩＮと電流出力端子ＯＵＴの間に電流制御回路１、制御電圧発生回路２ｂ、放電回路３、レベル検出回路４を相互に接続して誘導性負荷駆動回路を構成する。ここで制御電圧発生回路２ｂは、供給電流の大きさを段階的に変化させることが可能な電流供給回路５ａと、主電流路の一端が電流供給回路５ａに接続されたトランジスタＱ２と、トランジスタＱ２の主電流路の他端に接続されたコンデンサＣ０と、外部制御信号Ｖ１と制御電圧Ｖ２に応じて第２のトランジスタＱ２の動作を制御する第２の誤差増幅器ＯＰ２とを具備するものとする。コンデンサＣ０の充電時に電流供給回路５ａからの供給電流の大きさを変化させ、誘導性負荷ＬＢの逆起電力に起因するスパイク電圧を低減する。 （もっと読む）

【課題】回生運転時に還流電流が流れず、還流電流による線間短絡による転流ノッチの発生を低減する電力変換装置を得る。
【解決手段】系統電源９に接続された１パルスコンバータ１、ＤＣリンク主コンデンサ２、及び１パルスコンバータ１とＤＣリンク主コンデンサ２との間に配置されるＤＣリンク電圧発生回路３を備え、系統電源９側から１パルスコンバータ１を通してＤＣリンク主コンデンサ２側へ電力を供給する機能、及びＤＣリンク主コンデンサ２側から１パルスコンバータ１を通して系統電源９側へ電力を供給する機能をもつ電力変換装置１４であって、ＤＣリンク電圧発生回路３は、１パルスコンバータ１に流れる電流を遮断する前に、１パルスコンバータ１とＤＣリンク主コンデンサ２との間に流れる電流をゼロにする制御を行う。 （もっと読む）

【課題】電圧クランプ機能を備える場合に、電源電圧が低下した場合のバイアスを十分に行うことができると共に、消費電力の増加も抑制できる半導体素子駆動回路を提供する。
【解決手段】クランプ用ＦＥＴ駆動部１８は、ＦＥＴ４をオン状態に制御するため外部より制御信号が与えられ、出力段のＦＥＴ２をオンさせる場合はＦＥＴ４のゲート電位をクランプするが、コンパレータ１４により電源電圧が閾値未満であると判断されると、上記電圧クランプ機能を無効化する。具体的には、ＦＥＴ９を遮断状態にすると共にスイッチ回路６を導通状態にして、クランプ機能を無効化すると同時に定電流源７によりＦＥＴ５を駆動する。 （もっと読む）

【課題】ハイサイドドライバを使用することなく、ＧＮＤ基準の低圧信号によりｐ型ＭＯＳ−ＦＥＴが制御されるインバータ回路を提供する。
【解決手段】インバータ回路は、ハイサイドＭＯＳ−ＦＥＴ（１２）とローサイドＭＯＳ−ＦＥＴ（１３）とが入力信号に従って一方がＯＮし他方がＯＦＦするインバータ回路において、上記入力信号のＤＣレベルをカットするＤＣレベルカット用コンデンサ（１、２）と、上記ＤＣレベルがカットされた入力信号の最小ピーク値を電源電圧の近傍の値にクリップし上記ハイサイドＭＯＳ−ＦＥＴのベースに出力する第１のトランジスタ（７）と、上記ＤＣレベルがカットされた入力信号の最大ピーク値をＧＮＤの近傍の値にクリップし上記ローサイドＭＯＳ−ＦＥＴのベースに出力する第２のトランジスタ（８）と、を備える。 （もっと読む）

【課題】シュートスルー電流を防止してスイッチングノイズを低減し得るＨブリッジ駆動回路を提供すること。
【解決手段】Ｈブリッジ駆動回路１０は、第１電源ＶＭと、第１電源ＶＭよりも低い第２電源ＰＧＮＤとにより負荷１１０を駆動するための第１〜第４トランジスタＴ１〜Ｔ４を含む。第１及び第３トランジスタＴ１，Ｔ３は第１電源ＶＭに接続されている。第２トランジスタＴ２は第１トランジスタＴ１と第２電源ＰＧＮＤとの間に直列に接続され、第４トランジスタＴ４は第３トランジスタＴ３と第２電源ＰＧＮＤとの間に直列に接続されている。Ｈブリッジ駆動回路１０に設けられた制御回路１４は、第２及び第４トランジスタＴ２，Ｔ４の少なくとも何れか一方を実質的にオン状態に維持するように第１〜第４トランジスタＴ１〜Ｔ４のオンオフの切り替えを制御する。 （もっと読む）

【課題】スイッチング素子をパルス制御する場合に、パルス幅低減の要請を緩和できる半導体回路を提供する。
【解決手段】インバータ装置を駆動する半導体回路であって、インバータ装置の高圧側スイッチング素子を制御する入力信号を受けてパルス信号を発生するパルス発生回路３１と、高圧側スイッチング素子を駆動する駆動回路３８と、パルス発生回路３１で発生したパルス信号を駆動回路３８へ伝達する伝達回路２３と、を含み、この伝達回路２３においてワイドギャップ半導体を使用した。 （もっと読む）

【課題】スイッチング素子のドライバの電源を被監視電源として監視する電源監視回路に関し、複数の電源を被監視電源として監視可能とする。
【解決手段】、ハイサイド側とローサイド側とのスイッチング素子（Ｑ１，Ｑ２）対応のドライバＧＤ１，ＧＤ２の電源ＶＨ１，ＶＬを監視する電源監視回路ＶＰに於いて、被監視電源（ＶＨ１）と異なる電源（ＶＬ）から抵抗Ｒ１１を介して充電し、被監視電源（ＶＨ１）の電圧低下時にダイオードＤ１０と抵抗Ｒ１とを介して、被監視電源側に放電させるコンデンサＣ１１と、このコンデンサＣ１１の端子電圧と基準値とを比較し、被監視電源の電圧低下により、コンデンサＣ１１の放電によって、その端子電圧が基準値より低下した時に警報信号を出力する比較手段（ＣＭＰ）とを備えている。 （もっと読む）

【課題】制御装置と電力変換器のゲート駆動回路間の配線を、極力減らして誤動作を防止し、信頼性の向上を図る。
【解決手段】ゲート駆動回路６により駆動される半導体素子１１の、短絡などの故障を検出するための故障検出回路９からの出力信号を、ゲート駆動回路６と制御装置とを接続しているゲート信号線４を介して伝送することにより、従来そのために必要とされていた信号線を省略可能とし、コストの低減を図りつつ従来と同様の故障検出を可能とする。 （もっと読む）

【課題】 モータの駆動制御に伴って、装置各部の温度が上昇し、その許容温度に対して
余裕がなくなってきた場合は、温度上昇を抑制する効果が得られる制御を行い、一方、そ
の許容温度に対して余裕がある場合は、モータ電流の歪やスイッチング動作に起因するノ
イズを低減する効果が得られる制御を行うことができ、装置の発熱状態に応じて適切なモ
ータの駆動制御を実行することができるモータ制御装置を提供すること。
【解決手段】 モータ５０に駆動電流を供給するラインに介装されるスイッチング回路４
と、スイッチング回路４を駆動させるためのプリドライバ３と、プリドライバ３を駆動さ
せてモータ５０の駆動を制御するモータ制御手段２０と、スイッチング回路４のスイッチ
ング切替時の動作速度を切り替えるための動作速度切替手段１１と、発熱状態に基づいて
動作速度切替手段１１の設定を切り替える切替制御手段２０とを装備する。 （もっと読む）

【課題】過電圧及び逆電圧に対する保護を行う。
【解決手段】保護回路１は、エミッタが入力側端子と接続されるトランジスタ２と、ゲートがトランジスタ２のコレクタと接続される一方でドレインが前記入力側端子に接続されるＦＥＴ素子Ｑ１と、ゲートがトランジスタ２のコレクタと接続される一方でドレインが出力側端子に接続されるＦＥＴ素子Ｑ２と、トランジスタ２のベースと接続されると共に前記出力側端子の電圧の分圧と基準電圧とを比較する誤差検出部３とを備える。前記出力側端子の電圧の分圧が前記基準電圧よりも高い場合には誤差検出部３から供給された電流によるトランジスタ２のコレクタ電流の増加に起因するゲート電圧の上昇に基づきＦＥＴ素子Ｑ１はドレイン電圧を低減させる。一方、前記入力側端子と前記出力側端子との間に逆電圧が印加された場合にはＦＥＴ素子Ｑ１，Ｑ２は非導通状態となる。 （もっと読む）

【課題】逆阻止ダイオードを不要にし、ダイオード損失を低減すること、逆回復特性を低減すること、さらにはセルフターンオンを抑制する。
【解決手段】デッドタイムの初期時にはＨｉ−ＭＯＳＦＥＴ２とＬｏ−ＭＯＳＦＥＴ３のうちオフする側のゲート信号Ｖｇ１、Ｖｇ２を出力電圧Ｖｏｆｆ１とすることで、第１オフ状態にする。これにより、外付けダイオードＤ１、Ｄ２に電流が多く流れないようにでき、外付けダイオードＤ１、Ｄ２に電流が多く流れることによるダイオード損失を低減することが可能となる。次に、Ｈｉ−ＭＯＳＦＥＴ２とＬｏ−ＭＯＳＦＥＴ３の他方をオンさせる際には、それに先立ってＨｉ−ＭＯＳＦＥＴ２とＬｏ−ＭＯＳＦＥＴ３のうちオフした側のゲート信号Ｖｇ１、Ｖｇ２を出力電圧Ｖｏｆｆ２に切替え、第２オフ状態にする。これにより、外付けダイオードＤ１、Ｄ２に電流を多く流し、逆回復特性を改善することが可能となる。 （もっと読む）

【課題】パワーデバイスの誤動作を防ぐ。
【解決手段】本発明に係る半導体装置は、高電位の主電源電位と低電位の主電源電位の間に直列に接続された２つのパワーデバイスのうち高電位側のパワーデバイスを駆動制御する半導体装置であって、高電位側のパワーデバイスの導通を示す第１状態及び高電位側のパワーデバイスの非導通を示す第２状態を有する入力信号の第１，第２状態へのレベル遷移に対応して、それぞれ第１，第２のパルス信号を発生させるパルス発生回路と、第１，第２のパルス信号を高電位側へレベルシフトして、それぞれ第１，第２のレベルシフト済みパルス信号を得るレベルシフト回路と、第１のレベルシフト済みパルス信号をセット入力から入力し、第２のレベルシフト済みパルス信号をリセット入力から入力するＳＲ型フリップフロップと、ＳＲ型フリップフロップの出力を少なくとも第１，第２のパルス信号のパルス幅分遅延させる遅延回路とを備える。 （もっと読む）

【課題】２つのスイッチを同時にオン、オフさせる電気電子回路において、２つのスイッチングのずれをより確実に、精度よく検出できる電気電子回路を提供する。
【解決手段】電気電子回路は、第一スイッチング素子１に並列接続される第一コンデンサ６１と、第二スイッチング素子２に並列接続される第二コンデンサ６２と、第一スイッチング素子１に並列、第一コンデンサ６１に直列接続され、第一スイッチング素子１のオン又はオフ直後に磁束を発生する一次側第一コイル６３と、第二スイッチング素子２に並列、第二コンデンサ６２に直列接続され、一次側第一コイル６３と磁気結合され、第二スイッチング素子２のオン又はオフ直後に第一スイッチング素子１のオン又はオフ直後に発生する磁束を相殺する方向および磁束量をもつ磁束を発生する一次側第二コイル６４と、一次側第一コイル６３および一次側第二コイル６４に磁気結合される二次側検出コイル６５を備える。 （もっと読む）

【課題】パワー半導体素子回路のパワー損失を低減することができるパワー半導体素子の駆動回路を提供する。
【解決手段】ハイレベルの電圧が制御端子に印加されたときにオンになるパワー半導体素子を駆動する回路であって、ドライバーＩＣ２と、ドライバーＩＣ２の出力電圧がハイレベルであるときに、ドライバーＩＣ２の出力電圧よりも高い電圧をｎチャネルのパワーＭＯＳＦＥＴ１のゲート端子に印加する高電圧駆動回路３とを備えることを特徴とするパワー半導体素子の駆動回路。 （もっと読む）

【課題】モニタ信号にチャタリングが発生せず、簡単な回路構成のモニタ回路を含むゲート駆動回路。
【解決手段】制御信号Vinに基づきスイッチング素子S1,S2のオン期間を遅延させるデッドタイムコントロール回路2,4、デッドタイムコントロール回路2,4からの信号でスイッチング素子S2,S1を駆動する駆動回路3,6、スイッチング素子S1,S2のオン／オフ状態をモニタするモニタ回路11,12を有し、各モニタ回路は、電流源CC1と、一方のスイッチング素子のゲートにソースが接続され電流源にドレインが接続されゲートに所定電圧が印加されたＮ型ＦＥＴＱｎとを有し、Ｎ型ＦＥＴＱｎは、一方のスイッチング素子のオフ状態が検出された場合に他方のスイッチング素子側のデッドタイムコントロール回路にオフ信号を出力し、他方のスイッチング素子側のデッドタイムコントロール回路はオフ信号により他方のスイッチング素子のオン期間の遅延動作を解除する。 （もっと読む）

【課題】リンギングの発生をより効果的に抑制できる負荷駆動装置を提供する。
【解決手段】負荷駆動装置８は、コイル２をスイッチング駆動するためのＦＥＴ３のターンオフ時に、ＦＥＴ３を介して流れるドレイン電流Ｉｄの変化量を減少させるように制御する。具体的には、ＦＥＴ３に直列に接続される抵抗素子４に並列接続されるＦＥＴ５を、ＦＥＴ３と共通の制御信号Ｖinに基づき、ＦＥＴ３と異なるタイミングでターンオフ期間に係るようにオフする。 （もっと読む）

【課題】ＭＯＳゲート構造を有するスイッチング素子のゲート駆動回路において、入力容量に起因する不要振動を防止し、高周波化に伴う駆動損失の低減を可能とするスイッチング素子のゲート駆動回路を絶縁型にて構成すること。
【解決手段】コンバータ駆動第１回路１４ａは、所定の直流電圧を出力する直流電圧源Ｖｃｃ１と、一次巻線Ｗ１と一次巻線に磁気結合される二次巻線Ｗ２ａ、二次巻線Ｗ２ｂを有するトランスＴ１と、所定の制御信号に基づいてトランスＴ１の一次巻線に印加する直流電圧の極性を周期的に切り換えるフルブリッジ回路２８と、二次巻線Ｗ２ａに接続されるダイオードＤ５〜Ｄ７を有する共振防止用クランプ回路３０ａと、共振防止用クランプ回路および二次巻線Ｗ２ｂから流入する電力を受け入れる補助電源部３４ａと、補助電源部に蓄積された電力を二次巻線Ｗ２ｂに帰還するための電力回収経路を形成する電力回収経路形成部３２ａと、を備える。 （もっと読む）

【課題】負荷をスイッチング駆動するためのトランジスタのスイッチング損失を低減すると共に、リンギングノイズを低減することができる半導体装置を提供する。
【解決手段】ＤＭＯＳトランジスタにおけるスーパージャンクション構造を構成するコラムの幅が異なるものを半導体チップに備える。これにより、ＤＭＯＳトランジスタのスイッチング速度を向上させることができる。また、抵抗を介してＤＭＯＳトランジスタのゲート端子をグランドに接続する。これにより、ゲート電極７における配線抵抗によって各トランジスタがオン／オフするタイミングをずらすことができ、リンギングノイズを低減することができる。 （もっと読む）

【課題】スイッチング回路の電流供給能力を増加させることなく、スイッチング素子の高速動作を可能とするスイッチング回路を提供する。
【解決手段】スイッチング素子１のゲートには、インダクタ６およびゲート抵抗８を介してパルス信号源７の正出力からパルス信号が与えられる構成となっており、パルス信号源７の負出力は、基準電位ＶＧに接続されている。インダクタ６は、スイッチング素子１のドレインと誘導性負荷２とを接続する電流経路Ｌ１の周囲に配設され、電流経路Ｌ１に流れる電流による電磁誘導によって、当該電流に比例した電圧を出力する直流電源として機能する構成となっている。インダクタ６は、端子部１１がスイッチング素子１のゲートに接続され、端子部１２がゲート抵抗８に接続され、電流経路Ｌ１に流れるスイッチング素子１のドレイン電流によって誘起された電圧が、スイッチング素子１のゲートに与えられる。 （もっと読む）

【課題】過電流検出において精度の高い温度補償を行う。
【解決手段】制御回路２０は、ＮＭＯＳトランジスタＮＭ０と出力端子ＯＵＴ間を接続するワイヤ１７に流れる負荷電流Ｉａとワイヤ１７の抵抗分とによってワイヤ１７の両端に生じる電位差を検出し、電位差が所定値より大きくなった場合に負過電流Ｉａを制限するようにＮＭＯＳトランジスタＮＭ０を制御する。制御回路２０は、一端から電流源Ｉ１によって電流を順方向に流すと共に他端をワイヤ１７の一端に接続するダイオード群２１と、一端から電流源Ｉ２によって電流を順方向に流すと共に他端をワイヤ１７の他端に接続するダイオード群２２と、を備え、ワイヤ１７の抵抗分の温度変化によって生じる出力電流制限値の変化が少なくなるように、ダイオード群２１、２２の一端間の電位差に基づいて所定値を補正する。 （もっと読む）