【課題】 スイッチング用のＭＯＳＦＥＴのゲートを広範囲に亘ってデューティが変化するＰＷＭ信号で駆動させることを目的とする。
【解決手段】 上記課題を解決するために、本発明の主要構成は、入力されたＰＷＭ信号を微分回路２で微分し、微分した立ち上がり波形の電圧をホールド回路３でゲートの入力容量にホールドさせることにより、ＭＯＳＦＥＴＱ４のゲートを駆動し、ゲートの入力容量にホールドされた電圧を、微分したときの立ち下がり微分波形を基に放電回路４で引き抜いて放電させる構成とした。 （もっと読む）

【課題】 環流ダイオードの逆回復時に逆電圧印加回路の補助電源に流れる主回路電流を抑制し、しかも環流ダイオードの逆回復を適正に行うことである。
【解決手段】 直流電圧源に直列接続され負荷に電力を供給する二個一組の主回路スイッチング素子４ｕ、４ｘと、これら各主回路スイッチング素子に逆並列接続された環流ダイオード５ｕ、５ｘと、これら各環流ダイオードが遮断するにあたって、直流電圧源より小さな逆電圧を各環流ダイオードに印加する逆電圧印加回路８とを備え、逆電圧印加回路は、環流ダイオードの逆回復時に低電圧直流電圧電源に流れる主回路電流を抑制する電流抑制回路１０を備えたものである。 （もっと読む）

本発明は、電源と負荷との間に直列に接続するための制御端子及び出力端子を有するスイッチ手段を備えた電力スイッチング装置を提供する。スイッチ手段は、出力端子を経由して電源からの電源電流を負荷に供給するオン状態と、出力端子を経由した負荷への電力供給を遮断するオフ状態との間で切換えるための、制御端子に印加される制御信号（コントロールアウト）に応答するようになっている。本装置は、少なくともスイッチ手段のオン状態の期間に負荷の負荷開放状態を検出するための検出手段を含み、スイッチ手段は、該スイッチ手段がオフ状態に達するのに必要な時間よりも実質的に短い時間経過の期間にスイッチ手段がオフ状態ヘの切換えを開始するように制御信号（コントロールアウト）を変更するための、及び時間経過の終点又はその前にオン状態に対応する値に制御信号を戻すための、スイッチ手段のオン状態で動作可能な検出制御手段と、を備える。
（もっと読む）

高速な実時間波形の形で主スイッチ電流波形を検出し、低インピーダンスで出力する電流検出回路を備えたスイッチング回路を提供する。オン電圧が抵抗特性を示すメインスイッチ（１１）を備え、このメインスイッチのゲートに駆動回路（４）を、ドレイン又はソースの一方に固定電位（３）を、この他方に負荷回路（２）を夫々接続してあり、固定電位に接続したメインスイッチのオン抵抗より高い抵抗値を有する第一の抵抗素子（２１）と、この抵抗素子をソースに接続した補助スイッチ（１２）と、第一の抵抗素子に発生する電圧とメインスイッチのオン電圧とを比較増幅して、補助スイッチのゲートに出力する増幅器（６）と、補助スイッチのドレインに接続してメインスイッチのオン電流を増幅させて電圧を発生させる第二の抵抗素子（２２）とを備えた電流検出回路を設けたことを特徴とするスイッチング回路。
（もっと読む）

【課題】 ＭＯＳＦＥＴの電流が精度良く検知できるようにした電流検知方法及び電流検知装置を低コストで提供すること。
【解決手段】 電流検出の対象となるＭＯＳＦＥＴ１のソース−ドレイン間に第１の抵抗体２と第２の抵抗体３の直列回路を接続し、ＭＯＳＦＥＴ１のオン電圧を第１の抵抗体２と第２の抵抗体３からなる電圧分圧回路により分圧されて検知回路４に取り込み、電流に換算してＭＯＳＦＥＴ１に通流する電流を検知するようにしたものにおいて、第１の抵抗体２と第２の抵抗体３からなる電圧分圧回路の電圧分圧比が温度により変化し、温度が上昇すると電圧分圧比が大きくなるようにしたもの。
（もっと読む）

【課題】 負荷駆動のために設けられた半導体スイッチング素子の熱マージンを、その大型化を伴うことなく確保すること。
【解決手段】 ローサイドＬＤＭＯＳ１６がフルオンされた状態では、そのドレイン電圧がほぼ０Ｖとなって第１ダイオード回路２１が非道通状態に保持されるため、電流Ｉ１が流れることはなく、第２ダイオード回路２２が導通して電流Ｉ２のみが流れる。電流Ｉ２が流れると、ＬＤＭＯＳ１６のゲート電圧が「バイポーラトランジスタ１８のコレクタ・エミッタ間電圧＋Ｖｆ」（Ｖはダイオードの順方向電圧降下）まで低下するため、ＬＤＭＯＳ１６のドレイン電圧が上昇するようになり、これに応じて第１ダイオード回路２１が導通状態となって電流Ｉ１が流れるようになる。このような動作によって、ＬＤＭＯＳ１６のドレイン電圧が、「ＬＤＭＯＳ１６のゲート電圧＋３Ｖｆ」に固定される。 （もっと読む）

【課題】 電力効率が高くかつ発生するスイッチングノイズの少ない小型の直流電源装置を実現するのに好適なスイッチング電源制御用半導体集積回路を提供する。
【解決手段】 スイッチング・レギュレータのパワートランジスタ（Ｍ１）を駆動する制御信号を生成する駆動制御回路（２２）を備えたスイッチング電源制御用ＩＣもしくはそれを用いたスイッチング電源装置において、パワートランジスタを駆動する制御信号のスルーレートすなわち立ち上がり時間と立ち下がり時間を、ノイズの影響を受け易い装置の稼動状態を示す信号に基づいて切替え可能に構成した。 （もっと読む）

【課題】スイッチング素子のオン・オフ動作の際に生じる急激な電位の上昇による回路の誤動作を防止する。
【解決手段】制御用直流電源(10)に直列に接続された第１の抵抗(13)、第３の抵抗(15)及び第１の制御用ＭＯＳＦＥＴ(8)を含む第１の直列回路(11)と、第１の直列回路(11)と並列に且つ制御用直流電源(10)と直列に接続された第２の抵抗(14)、第４の抵抗(16)及び第２の制御用ＭＯＳＦＥＴ(9)を含む第２の直列回路(12)とを有する第１の制御回路(5)が駆動装置に設けられ、電位状態検出回路(29)は、各抵抗(13〜16)の接続点(17〜20)の電位差に応じて第１のＭＯＳＦＥＴ(1)を駆動するため、急峻な電位上昇が生じても損失を増大することなく誤動作を防止できる。 （もっと読む）

【課題】 定電圧電源部の出力電圧のリプル電圧を相殺することができると共に、定電圧電源部の出力端から定電圧電源回路の出力端子との間での電圧降下を小さくすることができ、大電流出力時の電源効率を向上させることができる定電圧電源回路を得る。
【解決手段】 リプル電圧Ｖｒｉが平均出力電圧、すなわち定電圧Ｖ１よりも小さい場合は、電流吸引回路７は動作を停止すると共に電流送出回路６が作動し、電流送出回路６の送出電流値は、リプル電圧Ｖｒｉに応じて変化し、リプル電圧Ｖｒｉの電圧値が小さいほど大きくなるようにし、リプル電圧Ｖｒｉが平均出力電圧Ｖ１よりも大きい場合は、電流送出回路６は動作を停止すると共に電流吸引回路７が作動し、電流吸引回路７の吸引電流値は、リプル電圧Ｖｒｉに応じて変化し、リプル電圧Ｖｒｉの電圧値が大きいほど大きくなるようにした。 （もっと読む）

【課題】各種電気機器に適用されるモータ駆動装置において、ゲートの電荷の放電を早めて電圧波形のオーバーシュート（跳ね上がり電圧）を抑制し、酸化膜絶縁構造を有するゲートスイッチング素子のＯＮ／ＯＦＦ制御の不具合発生の防止を目的とする。
【解決手段】ゲートドライバ手段に、第二の放電手段を備え、前記第二の放電手段の作用によりＯＦＦ時には、酸化膜絶縁構造を有するゲートスイッチング素子のゲート−ソース間を低抵抗で短絡して、ＯＦＦ状態を維持する。 （もっと読む）

【課題】簡単な回路構成で、高電圧のレベルシフトを行う。
【解決手段】アース電圧（アース１）を基準とする入力回路（１０）と、コンデンサ（Ｃ１またはＣ２）を介して入力回路に結合された別のアース電圧（アース２）を基準とする出力回路（１２）とを備える回路構造である。 （もっと読む）

【課題】 スイッチング素子やスイッチング回路を構成する素子のオン抵抗を低減する。
【解決手段】 半導体装置１には、インバータＩＮＶ１、インバータＩＮＶ２、負電圧発生回路４、レベルシフタ１１、及びＰｃｈ ＭＯＳトランジスタＰ１が設けられている。インバータＩＮＶ２は、高電位側電源Ｖｄｄと負電圧発生回路４から出力される低電位側電源としての負電圧−Ｖｎの間に設けられている。Ｐｃｈ ＭＯＳトランジスタＰ１は、ソースが入力端子２に接続され、ドレインが出力端子３に接続され、ゲートに制御信号ＳＧ３が入力され、入力端子２から、高電位側電源Ｖｄｄが供給される。そして、制御信号ＳＧ３の信号レベルが“Ｌｏｗ”レベル（−Ｖｎ）のときに、Ｐｃｈ ＭＯＳトランジスタＰ１はオンして、出力端子３側に設けられた負荷に電力を供給する。 （もっと読む）

中央処理装置（CPU）にパワーを供給する方法およびシステムであって、CPUの電流消費が大電流から小電流に変わる間にサージに対する保護を強化することができる。一実施形態において、出力ノードを有するパワー出力段としての回路と前記パワー出力段に結合したコントローラ回路を有する。コントローラ回路は出力ノードにおける電圧サージの検出に基づき、パワー出力段を電流ランプダウンモードに選択的にスイッチする。パワー出力段は関連した電流ランプダウンレートを有する。CPUは出力ノードとパワー出力段のサージ通知入力に結合される。パワー出力段はCPU電流消費が大電流消費から小電流消費に変わるのに比例する期間に、CPUからの通知信号に基づき電流ランプダウンを加速する。
（もっと読む）

【課題】小型、軽量、高速かつ低損失のパワー半導体素子回路を構成するのに適した光結合パワー半導体素子を提供すること。
【解決手段】本発明の光結合パワー半導体素子は、実質的に同じバンドギャップを有するワイドギャップ半導体材料からなるｐ型層３４とｎ型層３３，３５とが少なくとも三層交互に、複数層積層されたバイポーラ型のパワー半導体素子と、受光素子とを含む。パワー半導体素子は、複数層３３，３４，３５のうち中間に挟まれた層３４に通電電流を制御する制御端子１６Ａを備える。複数層３３，３４，３５のうち少なくとも一層、例えば層３４に、通電電流に応じて光を発生する再結合センターが含まれ、この再結合センターで発生した光が外部へ放射されるようになっている。受光素子は、その光を受けて、パワー半導体素子の通電電流に応じた出力を発生する。 （もっと読む）

【課題】 外部電源を必要としないスイッチング手段駆動回路を提供することと、外部電源を必要とせずにスイッチング手段を確実かつ高速にオン／オフ駆動させること。
【解決手段】 回路外から入力される制御パルス１０に基づいて駆動対象のＦＥＴ１のゲートに制御信号を入力するためのゲート駆動回路１において、制御パルス１０によりコンデンサＣ１１を充電し、コンデンサＣ１１に充電されたエネルギーにより、トランジスタＴＲ１１において制御パルス１０を増幅してＦＥＴ１のゲートに入力する。 （もっと読む）

【課題】温度検出素子によってスイッチング素子の温度を検出する際に、複数設けられているフォトカプラがオンすることによる消費電流を抑制する。
【解決手段】ＩＧＢＴ１０１の近傍に、温度検出素子である接合ダイオードＤ１０１を設けるとともに、しきい値温度に対応したフォトカプラＩ１０８，Ｉ１０９を設ける。ＩＧＢＴ１０１の温度Ｔが第１のしきい値温度Ｔ１を越えると、フォトカプラＩ１０８のみをオンさせ、ＩＧＢＴ１０１の温度Ｔが第２のしきい値温度Ｔ２を越えると、フォトカプラ１０９のみをオンさせる。これにより、しきい値温度に応じて、複数のフォトカプラが設けられている場合でも、フォトカプラがオンすることによる消費電流を抑制しつつ、ＩＧＢＴ１０１の温度を検出することができる。
（もっと読む）

駆動回路は、ハイおよびローサイドスイッチ（６，８）の状態を監視するための監視回路（３２，３４，３６）を含む。駆動回路は、トランジスタ（６，８）をターンオンするための、調節可能な遅延を有する。一方のトランジスタに対応する電圧が所定電圧Ｖ１を通過するのが、他方のトランジスタに対応する電圧が別の所定点Ｖ２を通過するより前であることを、監視回路が検出すると、遅延は減少され、逆もまた同様である。
（もっと読む）

【課題】 高周波化に伴いゲート駆動損失を低減すると共に、ゲート電流を所望の値に変化することができ、また誤動作を防止することが可能な電力用ＭＯＳＦＥＴのゲート駆動回路及び駆動方法を提供する。
【解決手段】 スイッチＳＷ１〜ＳＷ４、ダイオードＳＢＤ１〜ＳＢＤ４でブリッジを構成し、スイッチＳＷ１とＳＷ２の接続点とスイッチＳＷ３とＳＷ４の接続点の間にエネルギ蓄積用インダクタンス素子Ｌ１を接続する。ＭＯＳＦＥＴ Ｍ１を駆動するためスイッチング制御回路ＳＷＣによりスイッチＳＷ１〜ＳＷ４を制御する。ＭＯＳＦＥＴ Ｍ１をオンさせる際、スイッチＳＷ４をオンしたままスイッチＳＷ１をオンしてインダクタンス素子Ｌ１に電流を流しエネルギを蓄積し、電流が所定値に到達するとスイッチＳＷ４をオフして蓄積したエネルギでＭＯＳＦＥＴ Ｍ１のゲート電圧を上昇させ、スイッチＳＷ３をオンした後スイッチＳＷ１をオフして蓄積したエネルギを回生することで、駆動損失を低減する。 （もっと読む）

【課題】半導体スイッチ用の駆動電源を不要とし、信頼性が高く、応答速度が速く、スイッチング特性にあわせた適切な駆動制御が可能といった半導体スイッチ回路半導体スイッチ回路およびその応用商品を提供することを目的とする。
【解決手段】半導体スイッチ１００と、電源供給手段１０２と、電圧昇圧手段１０３とを備え、前記電源供給手段１０２の出力電圧は、前記半導体スイッチ１００の動作電圧以下であることを特徴とするもので、電源供給手段１０２における２次側回路が簡素化され部品点数が削減できる。また、常に半導体スイッチ１００における最適なスイッチング速度を具現化するゲート駆動を電圧昇圧手段１０３における昇圧動作で実現できる。 （もっと読む）

【課題】 超低損失で、小型で、しかも高温環境でも動作可能な炭化珪素半導体インバータ装置を提供する。
【解決手段】 電力用パワーデバイスの第１横型ＭＯＳＦＥＴ１と第２横型ＭＯＳＦＥＴ２とが共通の炭化珪素基板１００上に素子分離領域１８によって電気的に絶縁されて形成され、第１横型ＭＯＳＦＥＴ１のドレイン電極１６と第２横型ＭＯＳＦＥＴ２のソース電極１５とが炭化珪素基板１００上で電気的に接続されており、横型ＭＯＳＦＥＴ１、２の制御回路２１を構成する素子も同一炭化珪素基板１００上に素子分離領域２２によって横型ＭＯＳＦＥＴ１、２とは電気的に絶縁されて形成されている。 （もっと読む）