【課題】 電力伝送効率がよく、より小型のスイッチング素子駆動回路を提供する。
【解決手段】 実施形態に係るスイッチング素子駆動回路は、電力変換装置を構成するスイッチング素子と、前記スイッチング素子のオン／オフを切り替えるためのゲート信号を発生する制御演算手段と、前記ゲート信号を変調する為の所定周波数の交流信号を発生する発振手段と、前記発生されたゲート信号の立ち上がり及び立下りの各所定時間内において、前記交流信号の振幅を変化させ、前記ゲート信号を変調する変調手段と、前記変調手段にて変調されたゲート信号を復調し、前記スイッチング素子のゲートに供給する復調手段と、
前記制御演算手段と前記スイッチング素子間の絶縁を確保した上で、前記変調手段にて変調されたゲート信号を前記復調手段に伝送し、プリント基板上に実装されたトランスとを具備する。 （もっと読む）

【課題】電流制御用トランジスタ、電流検出用抵抗及びオフ駆動用スイッチング素子の少なくともいずれかの異常を検出できる電子装置を提供する。
【解決手段】制御回路は、正常時のミラー期間Ｔｍの終了時ｔ４におけるＩＧＢＴ１１０ｄのゲート電圧がミラー電圧Ｖｍより高い場合、電流制御用ＦＥＴ１２１ａのショート故障、又は、電流検出用抵抗１２１ｂのショート故障が発生していると判断する。具体的には、ＩＧＢＴ１１０ｄのゲート電圧の立ち上がり時ｔ２を基準として、所定時間Ｔ１経過後のｔ４におけるＩＧＢＴ１１０ｄのゲート電圧に基づいて異常を検出する。これにより、電流制御用ＦＥＴ１２１ａ又は電流検出用抵抗１２１ｂの異常を検出するころができる。 （もっと読む）

【課題】電子回路の誤動作を防止でき、かつ、電力変換装置の小型化に寄与する複合半導体装置を提供する。
【解決手段】複合半導体装置１０は、第１の端子Ｇ１から入力される信号に応じて第２の端子Ｃ１から第３の端子Ｅ１へ電流を流す第１のパワー半導体素子１３と、第１の端子Ｇ２から入力される信号に応じて第２の端子Ｃ２から第３の端子Ｅ２へ電流を流す第２のパワー半導体素子１６が同一基板（チップ）２０内に形成された半導体装置であって、第２のパワー半導体素子１６の第３の端子Ｅ２は、第１のパワー半導体素子１３の第１の端子Ｇ１に電気的に接続されており、第１のパワー半導体素子１３の第２の端子Ｃ１の電位が時間経過とともに増加したとき、第２のパワー半導体素子１６の第３の端子Ｅ２を介して第１のパワー半導体素子１３の第１の端子Ｇ１に電荷をチャージする電流路を備えた。 （もっと読む）

【課題】複数の電源電圧条件に対して電流制限特性が追従し、負荷特性に適した電流制限を行なう負荷駆動回路を提供する。
【解決手段】図１に示す負荷駆動回路は、電源及び負荷に接続された出力ＭＯＳトランジスタと、出力ＭＯＳトランジスタの出力電圧に応じて、出力ＭＯＳトランジスタに流れる出力電流を複数段階の制限電流に制限すると共に、制限電流が切り替わる際の出力電圧を電源電圧の変化に基づいて切り替える電流制限値切り替え回路と、を備える。その結果、段階的に電流制限を行い、過剰な電流制限となることを妨げ、負荷条件の拡大を図る。さらに、電流制限値の切り替えを電源電圧に対応させて行なうため、当初の電源電圧条件とはことなる電源電圧で使用したとしても、電流制限特性が電源電圧の変動に追従し、全体として負荷特性に適した電流制限を行なうことができる。 （もっと読む）

【課題】過大電流による素子の破壊を防止することができる、半導体回路、半導体装置、及び電池監視システムを提供する。
【解決手段】短絡保護回路３０のＰＭＯＳトランジスタＭＰ３により短絡状態の場合は、電源電圧ＶＤＤからＦＥＴゲート電圧出力端子ＦＥＴ＿ＰＡＤ（外部ＦＥＴ０）に電流が流れる経路をＰＭＯＳトランジスタＭＰ０及び短絡電流検出用抵抗素子Ｒ０を経由する経路から、ＰＭＯＳトランジスタＭＰ１及び抵抗素子Ｒｐｕを経由する抵抗値が大きい経路に切り替えるため、短絡電流を制限することができ、従って、短絡により、電池監視ＩＣ１４が破壊されるのを防止することができる。 （もっと読む）

【課題】チャンネル毎に独立した駆動指令信号で誘導性負荷を駆動し、チャンネル数や駆動周波数にかかわらず各チャンネルのオフタイミングを自律的に調整する。
【解決手段】マスク信号生成回路３は、何れかのチャンネルの出力トランジスタＴｋがオフしたことを検出すると、当該オフした時点から、当該オフしたチャンネルの出力端子Ｐｋの電圧Ｖｋが所定のしきい値電圧Ｖｔｋ以下に低下する時点まで、他のオンしているチャンネルのマスク信号ＭａｎをＨレベルにし、当該オフ移行チャンネルおよび他のオフしているチャンネルのマスク信号ＭａｎをＬレベルのまま保持する。その結果、他のオンしているチャンネルの駆動指令信号ＳｎがＬレベルに変化しても、駆動信号ＤｎはＨレベルのまま保持され、出力トランジスタＴｎのオフ移行動作が禁止される。 （もっと読む）

【課題】電子スイッチの開放されたスイッチを通したリーク電流は、信号クロストークを引き起こす。
【解決手段】スイッチング用の電子回路は少なくとも４個の電子スイッチ２００のセット１００を備える。第１サブセット１１０の少なくとも２個の電子スイッチ２１０，２３０は直列接続され、第２サブセット１２０の少なくとも２個の電子スイッチ２２０，２４０は直列接続される。前記第１サブセット１１０の第１電子スイッチ２１０に接続される第１バッファ３１０、及び前記第２サブセット１２０の第２電子スイッチ２２０に接続される第２バッファ３２０を備え、前記第１バッファ３１０は開状態における前記第１電子スイッチ２１０を通した電圧降下を最小化し、前記第２バッファ３２０は開状態における前記第２電子スイッチ２２０を通した電圧降下を最小化する。また２個のサブセット１１０，１２０の間に配され、グランドに接続されたスイッチ４１０を備える。 （もっと読む）

【課題】回路規模及び消費電流の増大を抑制しながら識別対象電圧の大きさを精度良く識別することができる電圧識別装置及び時計用制御装置を提供する。
【解決手段】基準電圧生成回路１２と、被印加線１８並びに電圧線ＶＳＨ及び接地線ＧＮＤが導通可能となるように電圧線ＶＳＨと接地線ＧＮＤとの間に挿入されると共に、被印加線１８に印加された識別対象電圧の大きさに応じてスイッチングを行うスイッチング回路２０を備え、被印加線１８に印加された識別対象電圧の大きさと閾値とを比較することにより識別対象電圧の大きさを識別する識別回路１４と、識別回路１４に対して識別対象電圧の大きさを識別させる間、電圧線ＶＳＨと接地線ＧＮＤとの間に流れる電流の大きさが所定の大きさに保たれるようにスイッチング回路２０と接地線ＧＮＤとの間の抵抗２２を制御可能とする制御部１６と、を含む。 （もっと読む）

【課題】制御回路ＩＣと駆動回路ＩＣとの間を接続する信号線に印加されるノイズの対策をより適切に行うことができる負荷駆動システムを提供する。
【解決手段】ＥＣＵ１１側に、複数の駆動回路に対してそれぞれ駆動制御信号を出力するタイミングに同期して、それぞれ異なるレベルの電圧を許可判別信号として出力する許可判別信号出力回路１３を備える。また、ＥＤＵ１４側に、複数の駆動回路に対して、対応する駆動制御信号がアクティブになると共に、許可判別信号の電圧が対応する駆動回路について定められているレベルになると、駆動制御信号を対応する駆動回路に出力する駆動制御信号出力回路１７を備える。 （もっと読む）

【課題】回路構成素子数の少ないドライバ回路を提供する。
【解決手段】Ｌ１とＬ２は伝送線路、ＴＲはトランス、ＴＲ１とＴＲ２は該トランスの一次側端子、ＴＰは上記トランスの一次側中点タップ、Ｓ１とＳ２は送信回路である。また、Ｒｏは伝送線路の終端抵抗である。各々の送信回路は、ＮＰＮトランジスタＱ１またはＱ２、第一の抵抗Ｒ１またはＲ４、第二の抵抗Ｒ２またはＲ５、第三の抵抗Ｒ３またはＲ６からなる。また、Ｔ１とＴ２は、それぞれ、第一と第二の制御入力端子である。さらに、ＶＣＣは正電圧源である。そして、上記トランスの一次側中点タップＴＰは、上記正電源ＶＣＣに接続される。 （もっと読む）

【課題】駆動時に発生する熱を低減できるソレノイド駆動装置を提供する。
【解決手段】ソレノイド駆動装置１００において、第１リレー２０は、第１電源部３０とソレノイド４０との接続をオンまたはオフする。第２リレー２２は、第２電源部３２とソレノイド４０との接続をオンまたはオフする。統合ＩＣ１０は、第１リレー２０および第２リレー２２からのソレノイド４０への通電を切り替え、ソレノイド４０への通電を切り替える間、第１リレー２０および第２リレー２２のそれぞれの通電をともに所定時間オン状態にするよう制御する。第１トランジスタ６０は、第２電源部３２と第１リレー２０との接続をオンまたはオフする。第１リレー２０または第２リレー２２に不具合が生じた場合、統合ＩＣ１０は、第１トランジスタ６０または第２トランジスタ６２の一方をオンする。 （もっと読む）

【課題】単電源駆動で、歪が小さく、大振幅の信号出力電圧が得られるドライバ回路を提供する。
【解決手段】１は入力端子、２、３は出力端子、４は第１の反転型オペアンプ、５は第２の反転型オペアンプ、６は非反転型オペアンプ、７はトランス、８は正電源電圧ＶＣＣ、９はアナロググランドＡＧＮＤ（ＶＣＣ／２）、１０はグランドＧＮＤ（０Ｖ）を示す。第１の反転型のドライバ用オペアンプの出力を第２の反転型のドライバ用オペアンプと非反転型のドライバ用オペアンプで受け、それらの出力を差動構成とすることで、低電圧での単電源駆動でも大振幅で、歪の小さい出力信号電圧が得られる構成とした。 （もっと読む）

【課題】ＩＧＢＴ素子の短絡耐量を向上させ得る過電流保護装置を提供する。
【解決手段】過電流保護装置２０では、各ＩＧＢＴ１１ａ〜１１ｆにゲート電圧Ｖｇを印可するゲート駆動回路１５に対してオフ信号を出力することで当該ゲート電圧Ｖｇの印可を停止可能な保護回路２２と、直流電源Ｅの電源電圧を制御可能な電源電圧制限回路２３と、電源電圧を平滑化する平滑コンデンサＣに蓄積された電荷を放電可能な放電回路２４と、が設けられている。そして、電流検出部２１により過電流が検出されると、保護回路２２によりゲート電圧Ｖｇの印可が停止され、電源電圧制限回路２３により電源電圧が低減され、放電回路２４により平滑コンデンサＣに蓄積された電荷が放電される。 （もっと読む）

【課題】マルチチャネル・パルス幅変調信号生成装置及び方法、並びにこれを具備するＬＥＤシステムを提供する。
【解決手段】複数の負荷を駆動する技術に係り、具体的にはＬＥＤのようなパルス幅変調方式で駆動される複数の負荷のターンオン・タイミングを分散させることにより、安定動作を実現可能な複数のパルス幅変調信号を生成するマルチチャネル・パルス幅変調信号生成装置及び方法、並びにこれを具備するＬＥＤシステムに関したものであり、該生成方法は、周期及びパルス幅のうち少なくとも一つを設定する段階、及び周期及びパルス幅を有する複数のパルス幅変調信号を出力する段階を含み、該出力する段階は、周期とパルス幅との差に対応する位相差を有する少なくとも１対のパルス幅変調信号を出力する段階を含むことを特徴とし、該方法及び装置は、複数の負荷のターンオン・タイミングを分散させ、安定動作を実現可能な複数のパルス幅変調信号を提供する。 （もっと読む）

【課題】ターンオン時のゲート電流を所望の電流値に高精度に設定でき、スイッチング損失の低減が可能な電圧駆動型スイッチングデバイスの駆動回路を得る。
【解決手段】ＩＧＢＴ１のゲート端子に接続され、駆動用パルス信号２のオン／オフゲート制御信号に基づき、ＩＧＢＴ１をターンオン／ターンオフさせるゲート信号を前記ゲート端子に出力するゲート駆動定電流回路が示されている。このゲート駆動定電流回路は、正電源３とＧＮＤ電位４間に直列に接続された第１の抵抗５と第１のトランジスタ１５と第２の抵抗６と制御信号伝達トランジスタ７、および正電源３とＩＧＢＴ１のゲート端子間に直列に接続されたゲートオン抵抗８と定電流出力トランジスタ９を備え、第１のトランジスタ１５のベース端子は第１のトランジスタ１５のコレクタ端子と短絡接続されている。 （もっと読む）

【課題】差動出力電流のグリッチを打ち消しつつ、電源およびグランドに発生したノイズを打ち消す。
【解決手段】スイッチトランジスタＭ_１、Ｍ_２は、差動入力電圧Ｄ_ｉｐ、Ｄ_ｉｍに基づいてスイッチング動作することで入力電流Ｉ_ｉｎを電流Ｉ_ｉ１、Ｉ_ｉ２に変換し、雑音電流発生回路１は、入力電流源２を介して流れる雑音電流を模擬したダミー電流Ｉ_ｂを生成し、スイッチトランジスタＭ_３、Ｍ_４は、差動入力電圧Ｄ_ｉｐ、Ｄ_ｉｍに基づいてスイッチング動作することでダミー電流Ｉ_ｂを電流Ｉ_ｉ３、Ｉ_ｉ４に変換し、電流Ｉ_ｉ１、Ｉ_ｉ２に逆相的に重畳する。 （もっと読む）

【課題】スイッチング素子Ｓ＊＃のオン状態への切り替えによってこれを流れる電流が急激に大きくなると、ツェナーダイオード４０およびクランプ用スイッチング素子４２を備えて構成されるクランプ回路による対処が間に合わなくなるおそれがあること。
【解決手段】スイッチング素子Ｓ＊＃のオン操作指令に伴い、まず制限用電圧ＶＬを端子電圧とする直流電圧源２５を電源とし、定電流用スイッチング素子２７を用いてスイッチング素子Ｓ＊＃のゲート充電処理を行う。そして、所定時間が経過することで、定常用電圧ＶＨ（＞ＶＬ）を端子電圧とする直流電圧源２２を電源とし、定電圧用スイッチング素子２３を用いてスイッチング素子Ｓ＊＃のゲート充電処理を行う。 （もっと読む）

【課題】回路規模が小さく、出力トランジスタのしきい値電圧がばらついてもノイズを抑えつつターンオフ時間を短縮する。
【解決手段】駆動信号ＳｄがＬの時、トランジスタＴ１がオン、Ｔ２がオフしてＶGS(T3)がほぼ電源電圧Ｖccに等しくなりトランジスタＴ３がオンする。駆動信号ＳｄがＨになるとトランジスタＴ１がオフ、Ｔ２がオンする。トランジスタＴ４がオンするので抵抗Ｒ２がバイパスされ、トランジスタＴ３のゲート電荷はトランジスタＴ４、Ｔ２を通して急速に放電する。ＶGS(T3)がＶth(T4)＋ＶDS(T2)よりも低下すると、トランジスタＴ４はオフとなり、以後はトランジスタＴ３のゲート電荷が抵抗Ｒ２とトランジスタＴ２を通して緩やかに放電する。トランジスタＴ３、Ｔ４のしきい値電圧は一致する傾向があるので、ＶGS(T3)がＶTH(T3)に低下した時点でトランジスタＴ４をオフできる。 （もっと読む）

【課題】電圧駆動型素子のスイッチング特性におけるトレードオフ関係を改善する駆動回路を提供すること。
【解決手段】駆動回路１は、ゲート抵抗Ｒ１とそのゲート抵抗Ｒ１に対して並列に接続されている分岐回路部２３を備えている。分岐回路部２３は、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１を有するとともに、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１が直列に接続されている。ツェナーダイオードＺＤ１のカソードが駆動電源Ｖ１の正極端子１４側に接続されており、ツェナーダイオードＺＤ１のアノードがトランジスタＴｒ１の制御端子１２側に接続されている。 （もっと読む）

【課題】スイッチング素子駆動回路において、スイッチング素子のスイッチング損失を抑制する。
【解決手段】 ゲート電圧検出回路２０１は、スイッチング素子１１のゲート電圧Ｖｇｓを検出し、このゲート電圧がスイッチング素子１１の閾値電圧未満に設定された所定電圧未満のとき、Ｈレベルの昇圧指示信号を出力する。電圧制御回路１０３は、前記昇圧指示信号がＬレベルの間は、制御電源１０２の所定電圧Ｖ１をそのまま出力し、前記昇圧指示信号がＨレベルの間は、前記所定電圧Ｖ１を昇圧した電圧Ｖ２を出力する。駆動信号出力回路１０４は、ＰＷＭパルス出力回路１１１から出力されるＰＷＭパルスの電圧を電圧制御回路１０３から出力される電圧に増幅する。従って、駆動信号出力回路１０４からスイッチング素子１１への駆動信号は、前記ＰＷＭパルスがＨレベルになった時に、先ず昇圧された電圧Ｖ２となり、スイッチング素子１１のゲート電圧Ｖｇｓが所定電圧にまで上昇すると、所定電圧Ｖ１となる。 （もっと読む）