【課題】高音の音声信号が所定のレベル以上で所定時間以上入力されたときに、利得を低減させて高音過電流が発生することを防止する。
【解決手段】出力ドライバのパワートランジスタに流れる電流が所定時間以上にわたって所定値を超えた場合に高音過電流検出信号を発生する高音過電流検出手段と、前記高音過電流検出信号が発生されると前記プリアンプの通過周波数帯域を低くさせる通過周波数帯域切替手段とを設けた。 （もっと読む）

【課題】良好な逆回復特性と良好なＥＭＣとを同時に実現することが出来て、かつ、従来の半導体装置よりも安価である半導体装置及び電子機器を提供する。
【解決手段】半導体装置１は、ＦＥＴ３のソースとＭＯＳＦＥＴ４のドレインとが接続されるとともに、一端が、ＦＥＴ３のゲートに接続され、他端が、ＭＯＳＦＥＴ４のソースに接続される抵抗Ｒｇｓと、アノードが、ＦＥＴ３のゲートに接続され、カソードが、ＭＯＳＦＥＴ４ソースに接続されるダイオードＤ１とを備える。 （もっと読む）

【課題】直流電源１７からスイッチ用のＦＥＴ１８を経て負荷１６へ電力を供給する電源装置においては、２種類の保護回路が設けられていた。第１は、該ＦＥＴの温度を検出し、所定温度に達したら該ＦＥＴをオフする回路である。第２は、デッドショート時のような大過電流が流れた場合には、電流を所定電流に制限する電流制限回路である。保護回路を２種類設けると、部品コストが大になっていた。
【解決手段】比較基準電圧生成回路４０を電流供給部４１と比較基準電圧発生抵抗部４６とで構成し、比較基準電圧Ｖ_X を生成する。過電流検出電圧生成回路５０を電流供給部５１と過電流検出抵抗部５４とで構成し、ＦＥＴ１８の電圧Ｖ_DSが増大すると減少する電流検出電圧Ｖ_Y を生成する。電圧Ｖ_DSの増大を検出してＦＥＴ１８をオフすれば、過電流保護も過熱保護も可能となる。 （もっと読む）

【課題】出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路、駆動信号出力回路及びインクジェットヘッドを実現することである。
【解決手段】駆動回路３０は、負荷を駆動するプッシュ側のＭＯＳＦＥＴ３２及びプル側のＭＯＳＦＥＴ３３と、アノード、カソードがＭＯＳＦＥＴ３２のゲート、ソースに接続されたツェナーダイオード３８と、アノード、カソードがＭＯＳＦＥＴ３３のソース、ゲートに接続されたツェナーダイオード３９と、昇圧回路３１の出力端とＭＯＳＦＥＴ３２のゲートとに接続された抵抗３６と、昇圧回路３１の出力端とＭＯＳＦＥＴ３３のゲートとに接続された抵抗３７と、抵抗３６、抵抗３７に並列に接続されたスピードアップコンデンサ４２，４３と、を備える。ＭＯＳＦＥＴ３２，３３のソースが高圧側、グランドに接続され、ＭＯＳＦＥＴ３２，３３のドレインが互いに接続される。 （もっと読む）

【課題】 高コスト化、サイズ大型化を抑制し、短絡保護回路が制限する電流値がばらついても、過電流保護回路を確実に作動させる半導体スイッチング素子駆動回路を提供する。
【解決手段】半導体スイッチング素子駆動回路は、ゲート端子への電圧の印加により第1端子および第２端子間に主電流を流す半導体スイッチング素子Q1と、主電流の大きさに比例する電流値または電圧値が閾値を超えたとき、主電流が所定時間の間、所定の電流値を超える過電流となったと判断して主電流を低下させる過電流保護回路OPと、主電流が所定時間より短時間で過電流よりさらに大きい過電流となる場合に、ゲート端子に印加するゲート電圧を過電流保護回路による主電流の低下よりも早く低下させる短絡保護回路SPと、短絡保護回路の主電流の低下作動時に閾値を小さくする閾値変更回路TCと、を有する。 （もっと読む）

【課題】表示装置の走査信号線の駆動回路において、走査信号線の出力波形なまりを改善し、表示品質を高めた表示装置を提供する。
【解決手段】表示装置は、複数の信号線Ｇ_ｎに対して、順に画素トランジスタを導通させる電位であるアクティブ電位を印加する駆動回路２１０を備え、前記駆動回路２１０は、前記複数の信号線のうちの一の信号線である出力信号線の一端に、より上位の前記出力信号線において出力されるアクティブ電位が入力されることに起因して、クロック信号を印加してアクティブ電位を出力させる主駆動回路２４０と、前記出力信号線の他端、及び前記クロック信号の信号線が、ソース／ドレインを介して接続されたトランジスタである補助トランジスタを含む補助駆動回路２５０と、を有する。 （もっと読む）

【課題】ターンオン時間のばらつきが小さな半導体装置を提供する。
【解決手段】この半導体装置は、ノードＮ１，Ｎ２間に直列接続された高耐圧、高ＧｍのトランジスタＱ１および低耐圧、低ＧｍのトランジスタＱ２と、トランジスタＱ２に並列接続された低耐圧、高ＧｍのトランジスタＱ３とを含む。トランジスタＱ２をオンさせるとトランジスタＱ１がオンし、さらにトランジスタＱ３をオンさせるとノードＮ１，Ｎ２間が導通状態になる。したがって、低耐圧のトランジスタＱ２をオンさせて高耐圧のトランジスタＱ１をオンさせるので、ターンオン時間のばらつきが小さくなる。 （もっと読む）

【課題】急激なアンダーシュート波形が生成されることにより発振状態になって不安定な動作を引き起こすことを防止する。
【解決手段】パワー素子４をオンさせる際に、パワー素子４の制御端子４１に比較的大きな電流を供給することで制御端子４１の電圧を比較的大きな勾配で上昇させつつ、制御端子４１の電圧がクランプ電圧に至ってから電圧状態が安定化するまでは、制御端子４１への比較的大きな電流の供給を保持する。そして、制御端子４１の電圧状態が安定化した後に、制御端子４１への電流供給が定電流回路３１のみから為されるようにし、比較的小さな電流が制御端子４１に供給されるようにする。 （もっと読む）

【課題】よりゲート電圧の傾きのバラツキを小さくすることで、スイッチング損失や電圧サージおよびピーク電流のバラツキを小さくする。
【解決手段】オフ保持デバイス５に対してオフ許可信号が禁止状態から許可状態に切り替わったことが伝わることを制御遅延演算回路６によって遅延時間だけ遅らせるようにする。これにより、遅延時間経過後に、既に定電流の狙い値まで達して安定した値になっている定電流駆動回路３０の出力電流をスイッチング素子１のゲート１ａに供給されるようにできる。したがって、ゲート電圧の立ち上がり傾きのバラツキを小さくすることができ、スイッチング損失や電圧サージおよびピーク電流のバラツキを小さくすることが可能となる。 （もっと読む）

【課題】充電対象素子へ充電電流を効率的に供給することが可能な半導体装置を提供する。
【解決手段】充電対象素子Ｃに充電電流を供給する半導体装置１は、第１導電型の半導体層１と、充電対象素子Ｃの第１電極に結合される第１ノードＮ１を有し、半導体層１の主表面上に形成される第２導電型の第１の半導体領域２と、電源電圧が供給される電源電位ノードＮＬ１に結合される第２ノードＮ３および第３ノードＮ４を有し、第１の半導体領域２の表面において半導体層１と間隔をあけて形成される第１導電型の第２の半導体領域３と、第２ノードＮ３および第３ノードＮ４から半導体層１への電荷キャリアの移動を制限する電荷キャリア移動制限部とを備える。 （もっと読む）

【課題】ターンオン時間のばらつきが小さな半導体装置を提供する。
【解決手段】この半導体装置は、ノードＮ１，Ｎ２間に直列接続された高耐圧、高ＧｍのトランジスタＱ１および低耐圧、低ＧｍのトランジスタＱ２と、トランジスタＱ２に並列接続された低耐圧、高ＧｍのトランジスタＱ３とを含む。トランジスタＱ２をオンさせるとトランジスタＱ１がオンし、さらにトランジスタＱ３をオンさせるとノードＮ１，Ｎ２間が導通状態になる。したがって、低耐圧のトランジスタＱ２をオンさせて高耐圧のトランジスタＱ１をオンさせるので、ターンオン時間のばらつきが小さくなる。 （もっと読む）

【課題】直流電源１１からスイッチ用のＦＥＴ１２を経て負荷１４へ電力を供給する電源装置においては、２種類の保護回路が設けられていた。第１は、該ＦＥＴの温度を検出し、所定温度に達したら該ＦＥＴをオフする回路である。第２は、デッドショート時のような大過電流が流れた場合には、電流を所定電流に制限する電流制限回路である。保護回路を２種類設けると、部品コストが大になっていた。
【解決手段】ＦＥＴのドレイン・ソース間電圧に比例した電流Ｉを生成する電流変換回路４と、容量素子を含む一次遅れ回路として構成された過電流検出用電圧発生回路６とを直列接続し、その接続点Ｓの電圧を過電流検出用電圧Ｖ_S とする。過電流検出回路５から制御回路３へ過電流検出信号が入力されて来たとき、制御回路３はＦＥＴ１２をオフする。過電流検出用電圧発生回路６の回路定数の設定を工夫することにより、Ｖ_S を速やかに大になるようにすることが出来、１種類の保護回路で大過電流時にも保護が出来る。 （もっと読む）

【課題】スイッチング時の電流の急激な変化を抑制しオン状態でのオン抵抗を抑制する。
【解決手段】電源回路内の第１のノードと第２のノードとの間に設けられるスイッチング回路装置であって，前記第１または第２のノードにインダクタが接続され，第１のノードと第２のノードとの間に設けられ第１のゲート幅を有する第１のトランジスタと，第１のノードと第２のノードとの間に第１のトランジスタに並列に設けられ第１のゲート幅より大きい第２のゲート幅を有する第２のトランジスタと，電源回路の出力電圧に応じて生成される制御信号に応答して，第１のトランジスタをオン，オフに駆動する第１の駆動信号と，第２のトランジスタをオン，オフに駆動する第２の駆動信号とを，時間的にずらして出力する駆動信号生成回路とを有する。 （もっと読む）

【課題】電流検出用の抵抗を使用せず、簡易回路で負荷ショートの保護が可能な電子制御装置を得る。
【解決手段】パルス発生源３と第２のスイッチング素子２１との間に接続されたコンデンサ２３を有するトリガ回路と、負荷４と第１のスイッチング素子１１との交点と第２のスイッチング素子２１のベース端子との間にダイオード２５を介して接続されるラッチ回路を有する制御回路を備え、パルス発生源が駆動信号を出力時は、トリガ回路を介し所定時間第２のスイッチング素子２１をオンし、第１のスイッチング素子１１もオンさせ、前記交点の電圧で、ラッチ回路を介し第２のスイッチング素子２１のオン状態を継続させる。駆動信号の停止時は、第１、第２のスイッチング素子は共にオフとし、負荷ショートが発生した時は、パルス発生源３の駆動信号が出力されている場合でも、交点の電圧で、ラッチ回路を介して第２のスイッチング素子２１をオフし、第１のスイッチング素子１１もオフする。 （もっと読む）

【課題】耐高電圧スイッチ回路を通常のＭＯＳトランジスタを用いて構成するとともに、論理回路を停止する時間を大幅に削減して低電力性能を向上させるために、初期化を高速に行うことができるＤＣ−ＤＣコンバータを提供する
【解決手段】チャージポンプ回路１と、その電源のオン・オフを行う第１のスイッチ用ＭＯＳトランジスタ３から構成されるＤＣ−ＤＣコンバータにおいて、チャージポンプ回路１の電源オフ時に、チャージポンプ回路の出力端子の寄生容量に充電された電荷を直列接続された第２および第３のスイッチ用ＭＯＳトランジスタ４，５を介して放電する構成である。 （もっと読む）

【課題】ゲート電流を抑制し且つ高速動作が可能なスイッチング回路を提供する。
【解決手段】窒化物半導体層の主面上に、第１の主電極Ｄｓｗと第２の主電極Ｓｓｗの間に配置された制御電極Ｇｓｗを有するスイッチング素子Ｔｓｗと、スイッチング素子Ｔｓｗの第１の主電極Ｄｓｗにアノード端子が接続された第１の整流素子Ｄ１、第１の整流素子Ｄ１のカソード端子に第１の主電極ＤＤ１が接続され、スイッチング素子Ｔｓｗの制御電極Ｇｓｗに第２の主電極ＳＤ１が接続された第１の駆動素子ＴＤ１、スイッチング素子Ｔｓｗの制御電極Ｇｓｗに第１の主電極ＤＤ２が接続され、スイッチング素子の第２の主電極Ｓｓｗに第２の主電極ＳＤ２が接続された第２の駆動素子ＴＤ２、及び、第１の駆動素子ＴＤ１の制御電極ＧＤ１と第２の駆動素子ＴＤ２の制御電極ＧＤ２にそれぞれ入力される制御信号を受信する入力端子ＩＮ＿Ｈ，ＩＮ＿Ｌを有する駆動回路１０とを備える。 （もっと読む）

【課題】本発明は、サージ電圧の低減及び発生ノイズの低減を可能とするスイッチング装置、スイッチングモジュールを提供することを目的とする。
【解決手段】本発明にかかるスイッチング装置は、スイッチング素子１と、エミッタ電極１００と、エミッタ電極１００を外部の主配線に接続するための主配線用エミッタ端子４と、エミッタ電極１００と主配線用エミッタ端子４との間の主電流経路に介在する、複数の制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７と、隣接する制御用エミッタ端子間の主電流経路に介挿されたインダクタンス８、インダクタンス９とを備えることを特徴とする。 （もっと読む）

【課題】クランプ回路が未使用状態なのか断線状態なのかを判別する。
【解決手段】温度センサ１ｈの出力が入力される温度検出端子１４ａ〜１４ｃを利用し、クランプ回路５ａ〜５ｃや温度検出回路７ａ〜７ｃの一部がパワーモジュール１に接続されないときには温度検出端子１４ａ〜１４ｃの電位に基づいて温度センサ１ｈが接続されていない断線無効状態を検出する。例えば、温度検出端子１４ａ〜１４ｃのうち温度センサ１ｈに接続されない端子に断線検出無効化閾値Ｖｔｈ３以上の電圧を印加することで、温度検出端子１４ａ〜１４ｃが温度センサ１ｈに接続されていないことを検出する。これにより、クランプ回路５ａ〜５ｃに接続されるクランプ端子１１ａ〜１１ｃの電位に基づいて断線検出を行う際に、断線状態なのか断線無効状態なのかを温度検出端子１４ａ〜１４ｃの電位に応じて判定できる。 （もっと読む）

【課題】半導体スイッチング素子の温度変化によるサージ電圧の発生および変動を抑制すると共にスイッチング損失を低下させることができる半導体スイッチング素子駆動装置を提供する。
【解決手段】各切替スイッチ４２ａ、４２ｂが駆動信号に従ってオン／オフすることにより、駆動手段４０が半導体スイッチング素子１０の制御端子１１に駆動電流を供給する。一方、温度検出手段２０によって半導体スイッチング素子１０の素子温度または半導体スイッチング素子１０の動作環境温度を検出する。そして、駆動手段４０は、温度検出手段２０によって検出された素子温度または動作環境温度に従って制御端子１１に印加する駆動電流の大きさを変更する。これにより、半導体スイッチング素子１０の温度変化によるサージ電圧の発生および変動が抑制され、スイッチング損失が低下する。 （もっと読む）

【課題】サージの発生を抑制すると共に半導体スイッチング素子のスイッチング速度を向上しつつ、回路規模を小さくすることができる半導体スイッチング素子駆動装置を提供する。
【解決手段】時間設定手段４０から短絡検出区間が終了したことを示す時間設定信号を入力すると、この時間設定信号の入力をトリガとして駆動手段６０に対して半導体スイッチング素子１０の制御端子１１に印加する駆動電流を増加するための電流制御信号を出力する。これにより、サージの発生が予想されるミラー区間後に行われる短絡状態の検出が終了した後は制御端子１１に印加される駆動電流ｉが増加するため、サージの発生を抑制しつつ、スイッチング速度が向上する。また、時間設定信号を利用して制御端子１１に流す駆動電流ｉの電流量を制御しているため、制御端子１１の電圧を検出するための構成が不要となり、回路規模が小さくなる。 （もっと読む）