負荷駆動装置

【課題】よりゲート電圧の傾きのバラツキを小さくすることで、スイッチング損失や電圧サージおよびピーク電流のバラツキを小さくする。
【解決手段】オフ保持デバイス５に対してオフ許可信号が禁止状態から許可状態に切り替わったことが伝わることを制御遅延演算回路６によって遅延時間だけ遅らせるようにする。これにより、遅延時間経過後に、既に定電流の狙い値まで達して安定した値になっている定電流駆動回路３０の出力電流をスイッチング素子１のゲート１ａに供給されるようにできる。したがって、ゲート電圧の立ち上がり傾きのバラツキを小さくすることができ、スイッチング損失や電圧サージおよびピーク電流のバラツキを小さくすることが可能となる。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子をオンオフ制御することにより負荷への電源供給のオンオフを行う負荷駆動装置に関するものである。
【背景技術】
【０００２】
従来、定電流駆動方式によってＩＧＢＴなどのスイッチング素子の駆動を行う回路構成として、例えば、特許文献１、２に示されるものがある。
【０００３】
特許文献１に示される定電流駆動方式の回路では、ＩＧＢＴをオンさせるオン側回路とオフさせるオフ側回路が備えられ、それぞれ、定電流形成用の抵抗とＭＯＳＦＥＴとを直列接続した構成とされている。ＩＧＢＴをオンさせる際にはオン側回路のＭＯＳＦＥＴをオン、オフ側回路のＭＯＳＦＥＴをオフにしてＩＧＢＴのゲートに定電流を供給し、ＩＧＢＴをオフさせる際にはオン側回路のＭＯＳＦＥＴをオフ、オフ側回路のＭＯＳＦＥＴをオンにしてＩＧＢＴのゲートから電荷を引き抜く。各ＭＯＳＦＥＴのオンオフは、オペアンプの出力によって行われており、オペアンプの出力が過電流検出回路部での過電流検出結果に応じて調整されることで、ＩＧＢＴが過電流によって破壊されることが防止できるようになっている。
【０００４】
また、特許文献２に示される定電流駆動方式の回路では、ＰＮＰトランジスタを用いてＩＧＢＴをオンさせるオン側定電流回路を構成していると共に、ＮＰＮトランジスタを用いてＩＧＢＴをオフさせるオフ側定電流回路を構成している。また、オフ側定電流回路では、駆動高速化のために、ＮＰＮトランジスタをダーリントン接続する構成も提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３６８０７２２号公報
【特許文献２】特開２００９−１１０４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に示される定電流駆動方式の回路では、ＩＧＢＴのゲートに供給される電流をフィードバックしているため定電流の精度を確保することができ、またオン側回路とオフ側回路をＭＯＳＦＥＴにて構成しているためバイポーラトランジスタと比べて高速化が期待できる。しかしながら、特許文献１には、高速駆動を実現するための構成やその課題および解決方法については何も考慮されていない。
【０００７】
特許文献２に示される定電流駆動方式の回路では、バイポーラトランジスタによってオン側定電流回路とオフ側定電流回路を構成しているため、応答速度が遅く、高速化が期待できない。
【０００８】
このため、本発明者らは、高速化を期待できる定電流駆動方式の回路構成を有する負荷駆動装置について鋭意検討を行った。例えば、高速化を期待できる定電流駆動方式の回路として、図１５に示す回路構成が考えられる。
【０００９】
この回路には、図示しない負荷に接続されてゲートＪ１ａへ電流供給に基づいてオンオフ駆動されるスイッチング素子Ｊ１と、電源Ｊ２からの電源供給に基づいてスイッチング素子Ｊ１をオンさせるオン側回路Ｊ３と、オフ時にスイッチング素子Ｊ１のゲートに蓄積された電荷の引抜きを行うオフ側回路Ｊ４が備えられている。オン側回路Ｊ３は、電源Ｊ２からの電源供給に基づいて作動する定電流駆動回路Ｊ３ａが備えられ、定電流駆動回路Ｊ３ａが図示しないマイコンなどからの定電流駆動回路制御信号に基づいて駆動されると、スイッチング素子Ｊ１のゲートＪ１ａに定電流を供給することで、スイッチング素子Ｊ１をオンさせる。オフ側回路Ｊ４は、例えばＭＯＳＦＥＴによって構成されており、オフ回路制御信号に基づいてオンオフが制御され、オフ側回路Ｊ４がオンされるとスイッチング素子Ｊ１のゲートＪ１ａに蓄積されていた電荷が基準点２側に引抜かれることでスイッチング素子Ｊ１がオフされる。
【００１０】
さらに、この回路には、スイッチング素子Ｊ１が誤ってオンされてしまう誤オンを防止するオフ保持デバイスＪ５が備えられている。オフ保持デバイスＪ５は、電源Ｊ２側からスイッチング素子Ｊ１のゲートＪ１ａにノイズが印加されたときにスイッチング素子Ｊ１が誤オンすることを防止すべく、スイッチング素子Ｊ１のゲートＪ１ａと所定電位とされる基準点１とを接続するＭＯＳＦＥＴなどによって構成される。このオフ保持デバイスＪ５は、オフ許可信号によって制御され、定電流駆動回路制御信号がオン側回路Ｊ３をオフからオンに切り替える際に、前以てオフ許可信号が禁止状態から許可状態に切り替わることでオフ保持を解除する。すなわち、定電流駆動回路制御信号が禁止状態のときにはオフ保持デバイスＪ５によるスイッチング素子Ｊ１のオフ保持が為されることでスイッチング素子Ｊ１が駆動禁止とされ、定電流駆動回路制御信号が許可状態のときにはオフ保持デバイスＪ５によるスイッチング素子Ｊ１のオフ保持が解除され、スイッチング素子Ｊ１の駆動が許可される。これにより、オフ保持デバイスＪ５によるオフ保持中にはゲートＪ１ａにノイズが印加されてもスイッチング素子Ｊ１がオンしないようにでき、オフ保持が解除されるとオン側回路Ｊ３の駆動に基づいてスイッチング素子Ｊ１をオンすることが可能となる。
【００１１】
しかしながら、上記のような構成の回路では、定電流駆動回路Ｊ３ａの出力電流が狙い値で安定化するまでに時間が掛かる。このため、スイッチング素子Ｊ１のゲート電圧が閾値電圧Ｖｔｈを超えてスイッチング素子Ｊ１がオンしても一定電流で駆動できず、ゲート電圧傾きバラツキが大きくなり、スイッチング素子Ｊ１のスイッチング損失・電圧サージ・ピーク電流のバラツキが大きくなるという問題が発生する。この問題について、図１６に、図１５に示した回路構成の作動を示したタイミングチャートを参照して説明する。
【００１２】
この図に示されるように、スイッチング素子Ｊ１をオンする前には、定電流駆動回路制御信号がオフ（ローレベル）とされ、オンする際に定電流駆動回路制御信号がオン（ハイレベル）に切り替えられる。また、オフ回路制御信号については、スイッチング素子Ｊ１をオンする前にはオン（ハイレベル）とされ、スイッチング素子Ｊ１をオンする少し前にオフ（ローレベル）に切り替えられる。オフ許可信号については、オフ回路制御信号と信号レベルが逆転した信号とされ、スイッチング素子Ｊ１をオンする前には禁止状態（ローレベル）、スイッチング素子Ｊ１をオンする少し前に許可状態（ハイレベル）に切り替えられる。
【００１３】
スイッチング素子Ｊ１がオンに切り替えられると、定電流駆動回路Ｊ３ａの出力電流波形は図示のように変化し、定電流は狙い値まで所定の傾きで増加していく。このときの傾きは、定電流駆動回路Ｊ３ａの製品間バラツキなど素子の応答性や、定電流をフィードバック制御によって発生させる場合のフィードバックの応答性やフィードバック制御回路を構成する素子の応答性などによってばらつく。このため、定電流駆動回路Ｊ３ａの出力電流は傾きが大きくて狙い値に至った後、狙い値をオーバーシュートしてから狙い値に落ち着く場合や、傾きが小さくてスイッチング素子Ｊ１の起動が遅くなる場合など、バラツキが生じる。このため、スイッチング素子Ｊ１のゲート注入電流についても定電流駆動回路Ｊ３ａの出力電流と同様に傾きにバラツキが生じ、スイッチング素子Ｊ１のゲート電圧がミラー電圧に達するまでの時間が早くなったり遅くなったりする。
【００１４】
ゲート電圧の傾きは、スイッチング損失や電圧サージおよびピーク電流を決めるものである。スイッチング損失は、ゲート電圧の傾きが急峻であるほど小さくなるが、電圧サージおよびピーク電流が大きくなる背反の関係にある。損失が大きいと高放熱構造をとる必要があり、コストアップとなる。また、電圧サージやピーク電流が大きいと、スイッチング素子の耐圧や許容電流を超えないように耐量の高い素子を採用する必要があり、コストアップとなる。スイッチング素子駆動回路としては、スイッチング損失と電圧サージ・ピーク電流の関係が成立する条件で最もコストを抑えられるよう設計する必要がある。一般的に、回路の応答性は、温度特性や製品間でのバラツキが大きく、上記回路構成ではゲート電圧の傾きバラツキが大きくなってしまうため、十分にマージンを見てスイッチング素子Ｊ１を設計する必要があることから、ゲート電圧の傾きのバラツキが小さくすることが重要である。
【００１５】
本発明は上記点に鑑みて、よりゲート電圧の傾きのバラツキを小さくすることで、スイッチング損失や電圧サージおよびピーク電流のバラツキを小さくできる負荷駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、請求項１に記載の発明では、スイッチング素子（１）をオンするときには、定電流駆動回路制御信号がオフからオンに切り替わることを示すことで定電流駆動回路（３０）で定電流を生成し、オン側回路（３）をオンさせると共に、オフ回路制御信号がオフを示すことでオフ側回路（４）をオフさせてスイッチング素子（１）のゲート（１ａ）への電流供給を行い、スイッチング素子（１）をオフするときには、定電流駆動回路制御信号がオンからオフに切り替わることを示すことで定電流駆動回路（３０）での定電流の生成を止め、オン側回路（３）をオフさせると共に、オフ回路制御信号がオフからオンに切り替わることを示すことでオフ側回路（４）をオンさせてスイッチング素子（１）のゲート（１ａ）からの電荷の引抜きを行う負荷駆動装置であって、スイッチング素子（１）をオンするときに、オフ許可信号がオフの禁止から許可に切り替わることがオフ保持デバイス（５）に伝えられることを遅延させる第１制御遅延演算回路（６）を有し、該第１制御遅延演算回路（６）は、定電流駆動回路制御信号がオフからオンに切り替わるときから所定の遅延時間経過すると、オフ許可信号がオフの禁止から許可に切り替わることをオフ保持デバイス（５）に伝えることを特徴としている。
【００１７】
このように、オフ保持デバイス（５）に対してオフ許可信号が禁止状態から許可状態に切り替わったことが伝わることを第１制御遅延演算回路（６）によって遅延時間だけ遅らせるようにしている。このため、遅延時間経過後に、既に定電流の狙い値まで達して安定した値になっている定電流駆動回路（３０）の出力電流をスイッチング素子（１）のゲート（１ａ）に供給されるようにできる。したがって、ゲート電圧の傾きのバラツキを小さくすることができ、スイッチング損失や電圧サージおよびピーク電流のバラツキを小さくすることが可能となる。
【００１８】
請求項２に記載の発明では、オフ保持デバイス（５）は、スイッチング素子（１）のゲート（１ａ）と所定電位とされる基準点との間のオンオフを制御するＭＯＳＦＥＴ（５０）であることを特徴としている。
【００１９】
ゲート注入電流の立ち上がりは、オフ保持デバイス（５）の単体の応答速度のみによって決まる。このため、オフ保持デバイス（５）を高速動作が可能なＭＯＳＦＥＴ（５０）によって構成することで、非常に高速なものにできる。したがって、ゲート電圧の傾きのバラツキを小さくする事ができ、スイッチング損失や電圧サージおよびピーク電流のバラツキを小さくすることが可能となる。
【００２０】
請求項３に記載の発明では、定電流駆動回路（３０）の温度を監視すると共に該定電流駆動回路（３０）の温度に対応する出力を発生させる駆動回路温度監視部（７）を有し、第１制御遅延演算回路（６）は、駆動回路温度監視部（７）の出力に基づいて、定電流駆動回路（３０）の温度が高くなるほど遅延時間を長く設定することを特徴としている。
【００２１】
このような構成によれば、遅延時間を定電流駆動回路（３０）の温度に応じた最適な長さに設定でき、遅延時間が不必要に長くされる場合と比較し、オフ保持デバイス（５）を通じて流される捨て電流を低減することが可能となり、定電流駆動回路（３０）の損失および消費電流を低減することが可能となる。
【００２２】
請求項４に記載の発明では、スイッチング素子（１）の温度を監視すると共に該スイッチング素子（１）の温度に対応する出力を発生させるスイッチング素子温度監視部（８）を有し、第１制御遅延演算回路（６）は、スイッチング素子温度監視部（８）の出力に基づいて、スイッチング素子（１）の温度が低くなるほど遅延時間を短時間に設定することを特徴としている。
【００２３】
このような構成によれば、スイッチング素子（１）のゲート注入電流を高温時には早く立ち上げ、低温時には緩やかに立ち上げるようにできる。このため、スイッチング素子（１）のゲート電圧の傾きについても、高温時には急峻になり、低温時には緩やかになる。このように、スイッチング素子（１）が低温になるほどゲート電圧の傾きが緩やかになるように調整することで、サージ破壊の耐量を向上させることが可能となる。
【００２４】
請求項５に記載の発明では、オン側回路（３）は、定電流駆動回路（３０）と基準抵抗（３１）とを有し、定電流駆動回路（３０）は、電源（２）とスイッチング素子（１）のゲート（１ａ）との間において基準抵抗（３１）と直列接続され、電源（２）とゲート（１ａ）との間のオンオフを制御するＭＯＳＦＥＴ（３０ａ）と、参照電圧（Ｖｒｅｆ）を発生させる参照電圧回路（３０ｂ）と、基準抵抗（３１）とＭＯＳＦＥＴ（３０ａ）との間の電位が参照電圧（Ｖｒｅｆ）に近けるように出力を発生させるオペアンプ（３０ｃ）と、を有して構成され、定電流として基準抵抗（３１）の抵抗値と参照電圧（Ｖｒｅｆ）とによって決まる電流を流すように構成されていることを特徴としている。
【００２５】
このような構成では、定電流駆動回路制御信号としてスイッチング素子（１）をオンさせることを示す信号が入力されると、オペアンプ（３０ｃ）が駆動されてＭＯＳＦＥＴ（３０ａ）にゲート電圧が印加され、スイッチング素子（１）のゲート（１ａ）に定電流が注入される。このときの定電流は、基準抵抗（３１）とＭＯＳＦＥＴ（３０ａ）との間の電位が基準電圧（Ｖｒｅｆ）に近づくようにオペアンプ（３０ｃ）の出力が調整されることにより、一定電流となるようにフィードバック制御することができる。
【００２６】
請求項６に記載の発明では、基準抵抗（３１）とＭＯＳＦＥＴ（３０ａ）との間の電位に基づいて定電流を監視すると共に定電流に対応する出力を発生させる定電流監視部（９）を有し、第１制御遅延演算回路（６）は、定電流監視部（９）の出力に基づいて、定電流が所定の狙い値に至ったときを遅延時間終了のタイミングとすることを特徴としている。
【００２７】
このようにすれば、定電流が狙い値まで達しているにも拘らず、定電流がオフ保持デバイス（５）を通じて捨て電流とされることを防止することができ、捨て電流を削減することができる。
【００２８】
請求項７に記載の発明では、スイッチング素子（１）をオフするときに、定電流駆動回路制御信号がオンからオフに切り替わることをオン側回路（３）における定電流駆動回路（３０）に伝えられることを遅延させる第２制御遅延演算回路（１０）を有し、該第２制御遅延演算回路（１０）は、オフ回路制御信号がオフからオンに切り替わるときから所定の遅延時間経過すると、定電流駆動回路制御信号がオンからオフに切り替わることをオン側回路（３）における定電流駆動回路（３０）に伝えることを特徴としている。
【００２９】
このように、電荷の引抜き時にも、第２制御遅延演算回路（１０）により、オフ回路制御信号がオフからオンに切り替わってから遅延時間経過するまでは、定電流駆動回路制御信号がオンからオフに切り替わったことをオン側回路（３）に伝えないようにしている。そして、遅延時間経過後にそれをオン側回路（３）に伝えるようにしている。これにより、オフ側定電流駆動回路（４３）が狙い値まで安定した状態でゲートを駆動するため、ゲート電圧の立ち下がり傾きのバラツキを小さくできることから、スイッチング損失や電圧サージおよび電流サージのバラツキ低減を図ることが可能となる。
【００３０】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。
【図２】図１に示す負荷駆動装置に備えられる各部の詳細構成を示した回路図である。
【図３】図１に示す負荷駆動装置の作動を示したタイミングチャートである。
【図４】本発明の第１実施形態の変形例を示した負荷駆動装置の回路構成を示した回路図である。
【図５】本発明の第２実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。
【図６】図５に示す負荷駆動装置に備えられる定電流駆動回路３０の構成例を示した回路図である。
【図７】定電流駆動回路３０が温度変化した場合の出力電流波形やオフ保持デバイス５に流れる電流およびスイッチング素子１のゲート注入電流の変化を示した図である。
【図８】本発明の第３実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。
【図９】図８に示す負荷駆動装置に備えられるスイッチング素子１の構成例を示した回路図である。
【図１０】スイッチング素子１が温度変化した場合の出力電流波形、オフ保持デバイス５に流れる電流、スイッチング素子１のゲート注入電流およびスイッチング素子１のゲート電圧の変化を示した図である。
【図１１】本発明の第４実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。
【図１２】本発明の第５実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。
【図１３】図１２に示す負荷駆動装置の作動を示したタイミングチャートである。
【図１４】オン側回路３を構成する定電流駆動回路３０の他の回路構成例を示した図である。
【図１５】高速化を期待できる定電流駆動方式の回路例を示した図である。
【図１６】図１５に示した回路構成の作動を示したタイミングチャートである。
【発明を実施するための形態】
【００３２】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００３３】
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。また、図２は、図１に示す負荷駆動装置に備えられる各部の詳細構成を示した回路図である。以下、これらの図を参照して、本実施形態にかかる負荷駆動装置について説明する。
【００３４】
図１に示すように、本実施形態の負荷駆動装置では、スイッチング素子１のゲート１ａへの注入電流を制御することにより、スイッチング素子１をオンオフ制御し、負荷への電力供給を制御している。図２に示すように、スイッチング素子１としては、ＩＧＢＴ１ｂを用いており、ＩＧＢＴ１ｂのゲート１ａへの注入電流を制御することにより、ＩＧＢＴ１ｂをオンオフ制御し、負荷への電力供給を制御している。例えば、ＩＧＢＴ１ｂは、図示しない電力変換装置において、電池への充電を制御するために用いられる。電力変換装置は、例えば、電源に対して平滑用コンデンサが接続されている共に平滑用コンデンサに対して並列的にダイオードおよび電池を有する直列回路が接続された構成とされる。そして、ＩＧＢＴ１ｂのコレクタが平滑用コンデンサとダイオードのアノードとの間に接続され、ＩＧＢＴ１ｂがオフされている間は、平滑用コンデンサにて一定の充電電圧に保ちながら電池への充電を行い、ＩＧＢＴ１ｂをオフすると、平滑用コンデンサに蓄積された電荷を引き抜くことで電池への充電を停止させる。このような電力変換装置における負荷となる電池への充電制御のスイッチング素子等として、本実施形態のＩＧＢＴ１ｂを用いることができる。
【００３５】
なお、ここでは電力変換装置における電池への充電制御のスイッチング素子としてＩＧＢＴ１ｂを適用する場合について説明したが、勿論、負荷への接続ラインのオンオフ制御を行う他の形態に適用されても良い。また、ここではＩＧＢＴ１ｂのコレクタが電源側に接続され、エミッタが基準点１としてＧＮＤに接続される形態を例に挙げているが、エミッタが基準点１として所定の電位とされる部位に接続されても良い。すなわち、ＩＧＢＴ１ｂのコレクタ側もしくはエミッタ側のいずれかに負荷が接続されるが、負荷がコレクタ側とエミッタ側のいずれに接続されるかで基準点１の電位が変化する。例えば、ＩＧＢＴ１ｂを複数個備えることでインバータを構成すれば、三相モータなどが負荷となり、三相それぞれの上アームもしくは下アームとして図１に示す負荷駆動装置を適用することができる。図１に示す負荷駆動装置が上アームとして適用されるものであれば、ＩＧＢＴ１ｂのコレクタが電源に接続され、エミッタが三相モータに接続される。また、図１に示す負荷駆動装置が下アームとして適用されるものであれば、ＩＧＢＴ１ｂのコレクタが三相モータに接続され、エミッタがＧＮＤに接続される。このため、エミッタの接続先に応じて基準点１の電位が変化することになる。
【００３６】
図１に示すように、負荷駆動装置には、電源２からの電源供給に基づいてスイッチング素子１をオンさせるオン側回路３と、オフ時にスイッチング素子１のゲート１ａに蓄積された電荷の引抜きを行うオフ側回路４が備えられている。
【００３７】
オン側回路３は、電源２からの電源供給に基づいて作動する定電流駆動回路３０が備えられ、定電流駆動回路３０が図示しないマイコンなどからの定電流駆動回路制御信号に基づいて駆動されると、スイッチング素子１のゲート１ａに定電流を供給することで、スイッチング素子１をオンさせる。オフ側回路４は、オフ回路制御信号に基づいてオンオフが制御され、オフ側回路４がオンされるとスイッチング素子１のゲート１ａに蓄積されていた電荷が基準点２側に引抜かれることでスイッチング素子１がオフされる。
【００３８】
図２に示すように、オン側回路３は、定電流駆動回路３０に加えて基準抵抗３１を備えた構成とされている。図２中において、定電流駆動回路３０を破線で囲んであるが、定電流駆動回路３０を構成する各素子を１チップ化した構造によって定電流駆動回路３０を構成していることを表している。
【００３９】
定電流駆動回路３０は、ＭＯＳＦＥＴ３０ａ、フィードバック基準（参照電圧回路）３０ｂおよびオペアンプ３０ｃによって構成されている。ＭＯＳＦＥＴ３０ａは、定電流駆動回路３０の出力素子を構成するものであり、ＰｃｈＭＯＳＦＥＴで構成され、オペアンプ３０ｃの出力に基づいてオンオフ制御される。フィードバック基準３０ｂは、基準抵抗３１とＭＯＳＦＥＴ３０ａとの間の電位との比較対象となる基準電圧Ｖｒｅｆを生成する。オペアンプ３０ｃは、図示しないマイコンなどから入力される定電流駆動回路制御信号に基づいて駆動され、定電流駆動回路制御信号としてＩＧＢＴ１ｂをオンさせることを示す信号が入力されると、ＭＯＳＦＥＴ３０ａにゲート電圧を印加することでＩＧＢＴ１ｂのゲート１ａに定電流が注入されるようにする。
【００４０】
基準抵抗３１は、ゲート抵抗を構成すると共にＩＧＢＴ１のゲート１ａに供給される定電流の電流値を決めるためのものである。すなわち、ＩＧＢＴ１ｂのゲート１ａに注入される定電流Ｉｇは、Ｖｒｅｆを基準抵抗３１の抵抗値Ｒｓによって割った値となることから、基準抵抗３１の抵抗値Ｒｓに基づいて定電流の電流値が決まる。
【００４１】
このような構成では、定電流駆動回路制御信号としてＩＧＢＴ１ｂをオンさせることを示す信号が入力されると、オペアンプ３０ｃが駆動されてＭＯＳＦＥＴ３０ａにゲート電圧が印加され、ＩＧＢＴ１ｂのゲート１ａに定電流が注入される。このときの定電流は、基準抵抗３１とＭＯＳＦＥＴ３０ａとの間の電位が基準電圧Ｖｒｅｆに近づくようにオペアンプ３０ｃの出力が調整されることにより、一定電流となるようにフィードバック制御される。
【００４２】
また、オフ側回路４は、ゲート抵抗４１とＭＯＳＦＥＴ４２とを有した構成とされている。ＭＯＳＦＥＴ４２としては、ＮｃｈＭＯＳＦＥＴが用いられている。このオフ側回路４は、オフ回路制御信号に基づいてオンオフ制御される。具体的には、ＭＯＳＦＥＴ４２のゲートにオフ回路制御信号が入力され、オフ回路制御信号がオン（ハイレベル）になるとＭＯＳＦＥＴ４２がオンしてＩＧＢＴ１ｂのゲート１ａに蓄積されていた電荷の引抜きを行い、オフ回路制御信号がオフ（ローレベル）になるとＩＧＢＴ１ｂのゲート１ａと所定電圧とされる基準点１との間をオフする。
【００４３】
また、負荷駆動装置には、ＩＧＢＴ１ｂが誤ってオンされてしまう誤オンを防止するオフ保持デバイス５が備えられている。オフ保持デバイス５は、電源２側からＩＧＢＴ１ｂのゲート１ａにノイズが印加されたときにＩＧＢＴ１ｂが誤オンすることを防止すべく、ＩＧＢＴ１ｂのゲート１ａと所定電位とされる基準点１とを接続するスイッチによって構成される。このスイッチは、オフ許可信号に基づいてオンオフ制御される。
【００４４】
例えば、図２に示されるように、オフ保持デバイス５はＭＯＳＦＥＴ５０によって構成される。本実施形態の場合、ＭＯＳＦＥＴ５０をＮｃｈＭＯＳＦＥＴにて構成している。ＭＯＳＦＥＴ５０は、オフ許可信号がＩＧＢＴ１ｂがオンすることを禁止する禁止状態（ハイレベル）になるとオンしてＩＧＢＴ１ｂのゲート１ａと基準点１とを接続し、許可する許可状態（ローレベル）になるとオフされてＩＧＢＴ１ｂのゲート１ａへの電流供給が行えるようにする。
【００４５】
さらに、本実施形態の負荷駆動装置には、制御遅延演算回路６が備えられている。制御遅延演算回路６は、オフ保持デバイス５によるオフ許可を行う際の遅延時間を設定する。具体的には、制御遅延演算回路６は、図示しないマイコンから出力されるオフ許可信号が禁止状態から許可状態（オンからオフ）に切り替わってＩＧＢＴ１ｂのゲート１ａへの電流供給を許可することが示されても、それがオフ保持デバイス５に所定の遅延時間入力されないようにする。そして、所定の遅延時間が経過すると、制御遅延演算回路６からオフ許可信号が禁止状態から許可状態に切り替わったことをオフ保持デバイス５に伝え、オフ保持デバイス５をオフすることでＩＧＢＴ１ｂのゲート１ａと基準点１とをオフし、ＩＧＢＴ１ｂのゲート１ａへの電流供給が行えるようにする。
【００４６】
制御遅延演算回路６で設定される遅延時間は、オン側回路３に備えられる定電流駆動回路３０が駆動開始されてから出力電流が定電流の狙い値に達するまでに掛かる時間より長い時間に設定される。定電流駆動回路３０の駆動開始については、定電流駆動回路制御信号を入力することで検出できるようにしてあり、定電流駆動回路制御信号がオフからオンに切り替わったタイミングを定電流駆動回路３０の駆動開始タイミングとして検出している。遅延時間の長さについては定電流駆動回路３０の製品間バラツキなど素子の応答性や、定電流のフィードバック制御の応答性やフィードバック制御回路を構成するオペアンプ３０ｃの応答性などによってばらつくため、これらの最大バラツキを考慮して、定電流が狙い値までに掛かる最も長い時間に設定されると好ましい。
【００４７】
以上のような回路構成により、本実施形態にかかる負荷駆動装置が構成されている。図３は、本実施形態にかかる負荷駆動装置の作動を示したタイミングチャートである。
【００４８】
この図に示されるように、スイッチング素子１をオンする前には、定電流駆動回路制御信号がオフ（ローレベル）とされ、オンする際に定電流駆動回路制御信号がオン（ハイレベル）に切り替えられる。また、オフ回路制御信号については、スイッチング素子１をオンする前にはオン（ハイレベル）とされ、スイッチング素子１をオンする少し前にオフ（ローレベル）に切り替えられる。オフ許可信号については、オフ回路制御信号と信号レベルが逆転した信号とされ、スイッチング素子１をオンする前には禁止状態（ローレベル）、スイッチング素子１をオンする少し前に許可状態（ハイレベル）に切り替えられる。さらに、制御遅延演算回路６では、オフ許可信号が保持されており、定電流駆動回路制御信号がオフからオンに切り替わったことを検出すると、遅延時間経過後にオフ許可信号が禁止状態から許可状態に切り替わったことをオフ保持デバイス５に伝える。
【００４９】
スイッチング素子１がオンに切り替えられると、定電流駆動回路３０の出力電流波形は図示のように変化し、定電流は狙い値まで所定の傾きで増加していく。このときの傾きは、定電流駆動回路３０の製品間バラツキなど素子の応答性や、定電流をフィードバック制御によって発生させる場合のフィードバックの応答性やフィードバック制御回路を構成する素子の応答性などによってばらつく。このため、定電流駆動回路３０の出力電流は傾きが大きくて狙い値に至った後、狙い値をオーバーシュートしてから狙い値に落ち着く場合や、傾きが小さくてスイッチング素子１の起動が遅くなる場合など、バラツキが生じる。このため、この電流がそのままスイッチング素子１のゲート注入電流として用いられると、定電流駆動回路３０の出力電流と同様に傾きにバラツキが生じ、スイッチング素子１のゲート電圧がミラー電圧に達するまでの時間が早くなったり遅くなったりすることになる。
【００５０】
しかしながら、本実施形態の場合、制御遅延演算回路６により、マイコンなどから入力されるオフ許可信号が禁止状態から許可状態に切り替わったことがオフ保持デバイス５に伝わることを遅延時間だけ遅らせ、遅延時間中はオフ保持デバイス５をオンさせるようにしている。このため、遅延時間中には、オフ保持デバイス５に定電流駆動回路３０の出力電流を引き込み、スイッチング素子１のゲート１ａに電流供給が行われないようにすることができる。
【００５１】
そして、遅延時間経過後には、定電流駆動回路３０の出力電流が定電流の狙い値まで達して安定した値になっており、オフ保持デバイス５がオフされたと同時に、狙い値の定電流がスイッチング素子１のゲート１ａに供給されるようにできる。このときのゲート注入電流の立ち上がり傾きは、オフ保持デバイス５の単体の応答速度のみによって決まり、オフ保持デバイス５を高速動作が可能なＭＯＳＦＥＴ５０によって構成していることから、非常に高速なものにできる。したがって、ゲート電圧の傾きのバラツキが小さくなり、スイッチング損失や電圧サージおよびピーク電流のバラツキを小さくすることが可能となる。
【００５２】
以上説明したように、本実施形態の負荷駆動装置では、オフ保持デバイス５に対してオフ許可信号が禁止状態から許可状態に切り替わったことが伝わることを制御遅延演算回路６によって遅延時間だけ遅らせるようにしている。このため、遅延時間経過後に、既に定電流の狙い値まで達して安定した値になっている定電流駆動回路３０の出力電流をスイッチング素子１のゲート１ａに供給されるようにできる。したがって、ゲート電圧の傾きのバラツキを小さくする事ができ、スイッチング損失や電圧サージおよびピーク電流のバラツキを小さくすることが可能となる。
【００５３】
（第１実施形態の変形例）
上記第１実施形態では、図２中において破線で示したように、定電流駆動回路３０を構成する各素子、すなわちＭＯＳＦＥＴ３０ａと参照電圧回路３０ｂおよびオペアンプ３０ｃをすべて１チップ化した構成とした。しかしながら、出力素子となるＭＯＳＦＥＴ３０ａについては電流が流れることによる発熱が大きくなることが懸念される。すなわち、定電流駆動回路３０とオフ保持デバイス５が両方ともオン状態となる期間中には、ＭＯＳＦＥＴ３０ａに定電流×電源電圧の損失分の電力が発生することになる。このため、定電流駆動回路３０とオフ保持デバイス５が両方ともオン状態となる期間長およびスイッチング周波数によっては、定電流駆動回路３０を半導体装置で構成した場合における半導体装置の許容損失を超えてしまう可能性がある。
【００５４】
したがって、定電流駆動回路３０を半導体装置で構成する場合には、図４に示したように、参照電圧回路３０ｂやオペアンプ３０ｃとは別構成とし、外付けのディスクリート部品とすれば、発熱対策を行うことができる。これにより、発熱に伴う素子破壊などを抑制することが可能となる。
【００５５】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して定電流駆動回路３０の温度情報を考慮した制御が行われるようにしたものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００５６】
図５は、本実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。また、図６は、図５に示す負荷駆動装置に備えられる定電流駆動回路３０の構成例を示した回路図である。
【００５７】
図５に示すように、本実施形態では、制御遅延演算回路６に駆動回路温度監視部７からの温度情報が伝えられるようにし、制御遅延演算回路６で温度情報に対応する遅延時間を設定するようにしている。例えば、図６に示すように定電流駆動回路３０を構成するチップに温度センサ３０ｄを備え、この温度センサ３０ｄの出力が駆動回路温度監視部７に入力されるようにし、駆動回路温度監視部７から定電流駆動回路３０の温度に対応する出力を発生させることで、制御遅延演算回路６で定電流駆動回路３０の温度に対応する遅延時間を演算している。温度センサ３０ｄとしては、例えば複数のダイオードを直列接続したときの順方向電圧Ｖｆの温度特性を用いることができ、複数のダイオードの両端電圧の変化をセンサ出力とすることで定電流駆動回路３０の温度に対応する出力を発生させることができる。そして、オフ保持デバイス５に対してオフ許可信号が禁止状態から許可状態に切り替わったことを伝える際に、定電流駆動回路３０の温度を加味して設定された遅延時間だけ遅らせるようにしている。
【００５８】
一般的に、半導体装置は高温で応答が遅く、低温で応答が速いという傾向がある。図７は、定電流駆動回路３０が温度変化した場合の出力電流波形やオフ保持デバイス５に流れる電流およびスイッチング素子１のゲート注入電流の変化を示している。この図に示されるように、定電流駆動回路３０の出力電流波形は定電流駆動回路３０の温度によって変化しており、定電流駆動回路３０が通常温度（例えば２７℃程度）のときと比較して低温であれば増加勾配が大きくなり狙い値に早く至り、高温であれば増加勾配が小さくなり狙い値に至るのが遅くなる。これに対応して、オフ保持デバイス５に流れる電流も変化することになる。したがって、図中に示したように、定電流駆動回路３０の温度に応じて遅延時間を変化させ、温度が高くなるほど遅延時間が長くなるように設定する。
【００５９】
このようにすれば、遅延時間を定電流駆動回路３０の温度に応じた最適な長さに設定でき、遅延時間が不必要に長くされる場合と比較し、オフ保持デバイス５を通じて流される捨て電流を低減することが可能となり、定電流駆動回路３０の損失および消費電流を低減することが可能となる。
【００６０】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対してスイッチング素子１の温度情報を考慮した制御が行われるようにしたものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００６１】
図８は、本実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。また、図９は、図８に示す負荷駆動装置に備えられるスイッチング素子１の構成例を示した回路図である。
【００６２】
図８に示すように、本実施形態では、制御遅延演算回路６にスイッチング素子温度監視部８からの温度情報が伝えられるようにし、制御遅延演算回路６で温度情報に対応する遅延時間を設定するようにしている。例えば、図９に示すようにスイッチング素子１を構成するチップに温度センサ１ｃを備え、この温度センサ１ｃの出力がスイッチング素子温度監視部８に入力されるようにし、スイッチング素子温度監視部８からスイッチング素子１の温度に対応する出力を発生させることで、制御遅延演算回路６でスイッチング素子１の温度に対応する遅延時間を演算している。温度センサ１ｃとしては、例えば複数のダイオードを直列接続したときの順方向電圧Ｖｆの温度特性を用いることができ、複数のダイオードの両端電圧の変化をセンサ出力とすることでスイッチング素子１の温度に対応する出力を発生させることができる。そして、オフ保持デバイス５に対してオフ許可信号が禁止状態から許可状態に切り替わったことを伝える際に、スイッチング素子１の温度を加味して設定された遅延時間だけ遅らせるようにしている。
【００６３】
一般的に、ＩＧＢＴ１ｂ等のスイッチング素子１では、低温ほどサージが大きく発生する傾向があり、サージ破壊に対して十分マージンを持った設計を行う必要がある。図１０は、スイッチング素子１が温度変化した場合の出力電流波形、オフ保持デバイス５に流れる電流、スイッチング素子１のゲート注入電流およびスイッチング素子１のゲート電圧の変化を示している。この図に示されるように、高温では制御遅延演算回路６が設定する遅延時間を定電流駆動回路３０の出力電流が狙い値に達する時間よりも遅くに設定するが、低温なるほど遅延時間を短時間にし、定電流駆動回路３０の出力電流が狙い値に達していなくてもオフ保持デバイス５をオフにする。図１０の例では、低温時には殆ど遅延時間を設けていない状態としており、オフ保持デバイス５には電流が流れないようにしてある。
【００６４】
このようにすれば、図１０に示されるようにスイッチング素子１のゲート注入電流を高温時には早く立ち上げ、低温時には緩やかに立ち上げるようにできる。このため、スイッチング素子１のゲート電圧の立ち上がりについても、高温時には急峻になり、低温時には緩やかになる。このように、スイッチング素子１が低温になるほどゲート電圧の傾きが緩やかになるように調整することで、サージ破壊の耐量を向上させることが可能となる。この場合、ゲート電圧の立ち上りが遅くなることでスイッチング損失が悪化する傾向になるが、スイッチング素子１の温度が低温なので、問題にはならない。
【００６５】
なお、定電流駆動回路３０の出力電流が狙い値からオーバーシュートするような特性の回路の場合には、遅延時間を短くすると、逆に、スイッチング素子１のゲート電圧の傾きが速くなることもあり得る。このため、回路の特性に応じて、遅延時間を設定するのが好ましい。
【００６６】
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第１実施形態に対して定電流情報をフィードバックするようにしたものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００６７】
図１１は、本実施形態にかかる負荷駆動装置の回路構成を示した図である。この図に示すように、本実施形態では、定電流駆動回路３０におけるＭＯＳＦＥＴ３０ａと基準抵抗３１との間の電位、つまり定電流駆動回路３０が生成する定電流の電流値に対応する値を定電流監視部９に伝えるようにし、制御遅延演算回路６で定電流情報に対応する遅延時間を設定するようにしている。そして、オフ保持デバイス５に対してオフ許可信号が禁止状態から許可状態に切り替わったことを伝える際に、定電流の大きさを加味して設定された遅延時間だけ遅らせるようにしている。
【００６８】
定電流が狙い値まで達していれば、より早くオフ保持デバイス５をオフさせることで、定電流駆動回路３０から供給される定電流がオフ保持デバイス５を通じて基準点１に流されないようにできる。このため、定電流駆動回路３０で生成される定電流をフィードバックして定電流監視部９にて監視し、定電流が狙い値になったタイミングを遅延時間終了のタイミングとする。このようにすれば、定電流が狙い値まで達しているにも拘らず、定電流がオフ保持デバイス５を通じて基準点１に流されて捨て電流とされることを防止することができ、捨て電流を削減することができる。
【００６９】
なお、この場合にも、定電流駆動回路３０の出力電流が狙い値からオーバーシュートするような特性の回路の場合には、遅延時間を短くすると、逆に、スイッチング素子１のゲート電圧の傾きが速くなることもあり得る。このため、回路の特性に応じて、遅延時間を設定するのが好ましい。
【００７０】
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態は、第１実施形態に対してスイッチング素子１をオフする際にも同様の構成を備えるようにしたものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００７１】
図１２は、本実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。
【００７２】
図１２に示すように、本実施形態では、オフ側回路４を定電流駆動回路４３によって構成し、オフ回路制御信号がオフ側回路４をオンしてスイッチング素子１をオフすることを指示する信号になったときに、定電流駆動回路４３にてスイッチング素子１のゲートから定電流で電荷の引き抜きを行う。この電荷の引抜き時にも、定電流にバラツキが生じる。この定電流のバラツキにより、スイッチング素子１をオンする際と同様、スイッチング損失や電圧サージなどの問題が発生するため、よりゲート電圧の立ち下がり傾きのバラツキを小さくして、スイッチング損失や電圧サージなどバラツキの低減を図ることが好ましい。
【００７３】
このため、本実施形態では、図１２に示すように、オン側回路３をオンからオフに切り替えるタイミングを遅延させるべく、オン側の制御遅延演算回路１０を備えるようにしている。制御遅延演算回路１０は、オン側回路３をオフする際の遅延時間を設定する。具体的には、制御遅延演算回路１０は、図示しないマイコンから出力される定電流駆動回路制御信号がオンからオフに切り替わってオン側回路３からスイッチング素子１のゲート１ａへの電流供給をオフすることが示されても、それがオン側回路３に所定の遅延時間入力されないようにし、遅延時間中にも定電流が流されるようにする。そして、所定の遅延時間が経過すると、制御遅延演算回路１０から定電流駆動回路制御信号がオンからオフに切り替わったことをオン側回路３に伝え、オン側回路３をオフすることで定電流の供給を停止する。
【００７４】
制御遅延演算回路１０で設定される遅延時間は、オフ側回路４を駆動開始（オン）してからオフ側回路４の定電流が安定するまでに掛かる時間より長い時間に設定される。オフ側回路４の駆動開始については、オフ回路制御信号を入力することで検出できるようにしてあり、オフ回路制御信号がオフからオンに切り替わったタイミングをオフ側回路４の駆動開始タイミングとして検出している。遅延時間の長さについてはオフ側回路４に備えられる定電流駆動回路４３の製品間バラツキなど素子の応答性や、定電流のフィードバック制御の応答性やフィードバック制御回路を構成する素子の応答性などによってばらつくため、これらの最大バラツキを考慮して、オフ側回路４の定電流が安定するまでに掛かる最も長い時間に設定されると好ましい。
【００７５】
以上のような回路構成により、本実施形態にかかる負荷駆動装置が構成されている。図１３は、本実施形態にかかる負荷駆動装置の作動を示したタイミングチャートである。
【００７６】
この図に示されるように、スイッチング素子１をオンからオフに切り替える際には、定電流駆動回路制御信号がオン（ハイレベル）からオフ（ローレベル）に切り替えられる。また、これに対応して、オフ回路制御信号については、定電流駆動回路制御信号と信号レベルが逆転した信号とされ、オフ（ハイレベル）から（ローレベル）に切り替えられる。さらに、制御遅延演算回路１０では、定電流駆動回路制御信号が保持されており、定電流駆動回路制御信号がオンからオフに切り替わっても、オフ回路制御信号がオフからオンに切り替わってから遅延時間経過するまでは定電流駆動回路制御信号がオンからオフに切り替わったことをオン側回路３に伝えず、遅延時間経過後にそれをオン側回路３に伝える。
【００７７】
オフ側回路４をオンすると、オフ側回路４における定電流駆動回路４３の出力電流波形は図示のように変化し、定電流は狙い値まで所定の傾きで減少していく。このときの傾きは、定電流駆動回路４３の製品間バラツキなど素子の応答性や、定電流をフィードバック制御によって発生させる場合のフィードバックの応答性やフィードバック制御回路を構成する素子の応答性などによってばらつく。このため、定電流駆動回路４３の出力電流は傾きが大きくて狙い値に至った後、狙い値をオーバーシュートしてから狙い値に落ち着く場合や、傾きが小さくてスイッチング素子１のオフが遅くなる場合など、バラツキが生じる。このため、スイッチング素子１のゲート１ａからの電荷の引抜きについても、定電流駆動回路４３の出力電流と同様に傾きにバラツキが生じ、スイッチング素子１のゲート電圧がミラー電圧に達するまでの時間が早くなったり遅くなったりすることになる。
【００７８】
しかしながら、本実施形態の場合、上記したように、制御遅延演算回路１０により、オフ回路制御信号がオフからオンに切り替わってから遅延時間経過するまでは、定電流駆動回路制御信号がオンからオフに切り替わったことをオン側回路３に伝えず、遅延時間経過後にそれをオン側回路３に伝えるようにしている。このため、遅延時間中には、オフ側回路４がオンしてもオン側回路３もオンしてゲート注入電流を発生させることになるため、スイッチング素子１のゲート１ａから電荷が引抜かれようとしても、それが補われてゲート１ａには電荷が蓄えられたままとなる。
【００７９】
そして、遅延時間経過後には、オフ側回路４の定電流駆動回路４３の出力電流が定電流の狙い値まで達して安定した値になっており、オン側回路３がオフされたと同時に、狙い値の定電流に基づいてスイッチング素子１のゲート１ａから電荷の引抜きを行うことができる。このとき、オフ側回路４の定電流は既に狙い値に達した状態になっているため、ゲート電圧の立ち下がり傾きのバラツキを小さくする事ができる。これにより、スイッチング損失や電圧サージなどのバラツキの低減を図ることが可能となる。
【００８０】
以上説明したように、本実施形態では、オフ側回路４を定電流駆動回路４３によって構成し、電荷の引抜き時にも、制御遅延演算回路１０により、オフ回路制御信号がオフからオンに切り替わってから遅延時間経過するまでは、定電流駆動回路制御信号がオンからオフに切り替わったことをオン側回路３に伝えないようにしている。そして、遅延時間経過後にそれをオン側回路３に伝えるようにしている。これにより、オフ側定電流駆動回路４３が狙い値まで安定した状態でゲートを駆動するため、ゲート電圧の立ち下がり傾きのバラツキを小さくする事ができることから、スイッチング損失や電圧サージなどのバラツキの低減を図ることが可能となる。
【００８１】
なお、本実施形態のように、オフ側回路４をオンしてゲート１ａからの電荷の引き抜きを行う際に、オン側回路３の定電流によってその分を補う場合、オン側回路３の定電流Ｉｇｏｎとオフ側回路４の定電流ＩｇｏｆｆがＩｇｏｎ＞Ｉｇｏｆｆとなる必要がある。この関係を満たせば、スイッチング素子１のゲート電圧が低下しないようにできる。
【００８２】
（他の実施形態）
上記第１実施形態の変形例として、ＭＯＳＦＥＴ３０ａを外付けのディスクリート部品で構成する場合について説明したが、第２〜第５実施形態についても、ＭＯＳＦＥＴ３０ａを外付けのディスクリート部品とすることで発熱対策を行うことができる。
【００８３】
また、上記第５実施形態では、第１実施形態に対してスイッチング素子１をオフする際のゲート電圧の立ち下がり早くできる構成を備えるようにしたものについて説明したが、第２〜第４実施形態についても同様の構成を適用することができる。
【００８４】
また、上記各実施形態相互間において、適宜組み合わせを行うことができる。すなわち、第２実施形態で説明した駆動回路温度監視部７を備える構成と、第３実施形態で説明したスイッチング素子温度監視部８を備える構成を組み合わせても良い。また、第２実施形態や第３実施形態の構成もしくはこれらを組み合わせた構成に対して、第４実施形態で説明した定電流監視部９を備えた構成に組み合わせることも可能である。勿論、これら各実施形態相互間を組み合わせた構成について、第５実施形態で説明したスイッチング素子１をオフする際のゲート電圧の立ち下がり早くできる構成を備えるようにしても良い。
【００８５】
さらに、上記各実施形態では、オン側の定電流駆動回路３０の回路構成として、ＭＯＳＦＥＴ３０ａ、参照電圧回路３０ｂおよびオペアンプ３０ｃを備えた構成を例に挙げて説明したが、この他の回路構成によって定電流駆動回路３０を構成しても良い。
【００８６】
図１４は、オン側回路３を構成する定電流駆動回路３０の他の回路構成例を示した図である。この図に示されるように、電源２と基準点２との間に分圧抵抗３０ｅ、３０ｆとスイッチ３０ｇとを直列接続すると共に、電源２とスイッチング素子１のゲート１ａとの間に基準抵抗３１とＰＮＰトランジスタ３０ｈを接続し、ＰＮＰトランジスタ３０ｈのベースが分圧抵抗３０ｅ、３０ｆの間に接続されるようにする。このような構成では、定電流駆動回路制御信号に基づいてスイッチ３０ｇがオンオフ制御され、スイッチ３０ｇがオンされると、分圧抵抗３０ｅ、３０ｆで分圧された電位に基づいてＰＮＰトランジスタ３０ｈが作動して定電流を生成する。これにより、スイッチング素子１のゲート１ａに定電流によるゲート注入電流を供給することができる。このような構成によって定電流駆動回路３０を構成得ることもできる。
【符号の説明】
【００８７】
１スイッチング素子
１ａゲート
１ｂＩＧＢＴ
１ｃ温度センサ
２電源
３オン側回路
４オフ側回路
５オフ保持デバイス
６制御遅延演算回路
７駆動回路温度監視部
８スイッチング素子温度監視部
９定電流監視部
１０制御遅延演算回路
３０定電流駆動回路
３０ａＭＯＳＦＥＴ
３０ｂフィードバック基準
３０ｃオペアンプ
３０ｄ温度センサ
３１基準抵抗
４３定電流駆動回路
５０ＭＯＳＦＥＴ

【特許請求の範囲】
【請求項１】
ゲート（１ａ）への電流供給に基づいて、負荷に接続される接続ラインのオンオフ制御を行うスイッチング素子（１）と、
定電流駆動回路制御信号に基づいてオンオフされ、前記定電流駆動回路制御信号に基づいて定電流を生成する定電流駆動回路（３０）を有し、該定電流駆動回路（３０）で生成される定電流を前記スイッチング素子（１）のゲート（１ａ）に供給することで前記スイッチング素子（１）をオンさせるオン側回路（３）と、
オフ回路制御信号に基づいてオンオフされ、前記定電流駆動回路（３０）による定電流の供給に基づいて前記スイッチング素子（１）のゲート（１ａ）に蓄積された電荷を引抜くことで前記スイッチング素子（１）をオフさせるオフ側回路（４）と、
オフ許可信号がオフを許可することを示しているとオフされると共にオフを禁止することを示しているとオンされ、前記オン側回路（３）がオンされても、前記オフ許可信号がオフを禁止することを示しているとオンされることで、前記スイッチング素子（１）のオフを保持するオフ保持デバイス（５）と、を有し、
前記スイッチング素子（１）をオンするときには、前記定電流駆動回路制御信号がオフからオンに切り替わることを示すことで前記定電流駆動回路（３０）で定電流を生成し、前記オン側回路（３）をオンさせると共に、前記オフ回路制御信号がオフを示すことで前記オフ側回路（４）をオフさせて前記スイッチング素子（１）のゲート（１ａ）への電流供給を行い、
前記スイッチング素子（１）をオフするときには、前記定電流駆動回路制御信号がオンからオフに切り替わることを示すことで前記定電流駆動回路（３０）での定電流の生成を止め、前記オン側回路（３）をオフさせると共に、前記オフ回路制御信号がオフからオンに切り替わることを示すことで前記オフ側回路（４）をオンさせて前記スイッチング素子（１）のゲート（１ａ）からの電荷の引抜きを行う負荷駆動装置であって、
前記スイッチング素子（１）をオンするときに、前記オフ許可信号がオフの禁止から許可に切り替わることが前記オフ保持デバイス（５）に伝えられることを遅延させる第１制御遅延演算回路（６）を有し、該第１制御遅延演算回路（６）は、前記定電流駆動回路制御信号がオフからオンに切り替わるときから所定の遅延時間経過すると、前記オフ許可信号がオフの禁止から許可に切り替わることを前記オフ保持デバイス（５）に伝えることを特徴とする負荷駆動装置。
【請求項２】
前記オフ保持デバイス（５）は、前記スイッチング素子（１）のゲート（１ａ）と所定電位とされる基準点との間のオンオフを制御するＭＯＳＦＥＴ（５０）であることを特徴とする請求項１に記載の負荷駆動装置。
【請求項３】
前記定電流駆動回路（３０）の温度を監視すると共に該定電流駆動回路（３０）の温度に対応する出力を発生させる駆動回路温度監視部（７）を有し、
前記第１制御遅延演算回路（６）は、前記駆動回路温度監視部（７）の出力に基づいて、前記定電流駆動回路（３０）の温度が高くなるほど前記遅延時間を長く設定することを特徴とする請求項１または２に記載の負荷駆動装置。
【請求項４】
前記スイッチング素子（１）の温度を監視すると共に該スイッチング素子（１）の温度に対応する出力を発生させるスイッチング素子温度監視部（８）を有し、
前記第１制御遅延演算回路（６）は、前記スイッチング素子温度監視部（８）の出力に基づいて、前記スイッチング素子（１）の温度が低くなるほど前記遅延時間を短時間に設定することを特徴とする請求項１ないし３のいずれか１つに記載の負荷駆動装置。
【請求項５】
前記オン側回路（３）は、前記定電流駆動回路（３０）と基準抵抗（３１）とを有し、
前記定電流駆動回路（３０）は、前記電源（２）と前記スイッチング素子（１）のゲート（１ａ）との間において前記基準抵抗（３１）と直列接続され、前記電源（２）と前記ゲート（１ａ）との間のオンオフを制御するＭＯＳＦＥＴ（３０ａ）と、参照電圧（Ｖｒｅｆ）を発生させる参照電圧回路（３０ｂ）と、前記基準抵抗（３１）と前記ＭＯＳＦＥＴ（３０ａ）との間の電位が前記参照電圧（Ｖｒｅｆ）に近けるように出力を発生させるオペアンプ（３０ｃ）と、を有して構成され、前記定電流として前記基準抵抗（３１）の抵抗値と前記参照電圧（Ｖｒｅｆ）とによって決まる電流を流すように構成されていることを特徴とする請求項１ないし４のいずれか１つに記載の負荷駆動装置。
【請求項６】
前記基準抵抗（３１）と前記ＭＯＳＦＥＴ（３０ａ）との間の電位に基づいて前記定電流を監視すると共に前記定電流に対応する出力を発生させる定電流監視部（９）を有し、
前記第１制御遅延演算回路（６）は、前記定電流監視部（９）の出力に基づいて、前記定電流が所定の狙い値に至ったときを前記遅延時間終了のタイミングとすることを特徴とする請求項５に記載の負荷駆動装置。
【請求項７】
前記スイッチング素子（１）をオフするときに、前記定電流駆動回路制御信号がオンからオフに切り替わることを前記オン側回路（３）における前記定電流駆動回路（３０）に伝えられることを遅延させる第２制御遅延演算回路（１０）を有し、該第２制御遅延演算回路（１０）は、前記オフ回路制御信号がオフからオンに切り替わるときから所定の遅延時間経過すると、前記定電流駆動回路制御信号がオンからオフに切り替わることを前記オン側回路（３）における前記定電流駆動回路（３０）に伝えることを特徴とする請求項１ないし６のいずれか１つに記載の負荷駆動装置。

【図１】