容量性スピーカ駆動回路
【課題】高音の音声信号が所定のレベル以上で所定時間以上入力されたときに、利得を低減させて高音過電流が発生することを防止する。
【解決手段】出力ドライバのパワートランジスタに流れる電流が所定時間以上にわたって所定値を超えた場合に高音過電流検出信号を発生する高音過電流検出手段と、前記高音過電流検出信号が発生されると前記プリアンプの通過周波数帯域を低くさせる通過周波数帯域切替手段とを設けた。
【解決手段】出力ドライバのパワートランジスタに流れる電流が所定時間以上にわたって所定値を超えた場合に高音過電流検出信号を発生する高音過電流検出手段と、前記高音過電流検出信号が発生されると前記プリアンプの通過周波数帯域を低くさせる通過周波数帯域切替手段とを設けた。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、容量性スピーカを駆動するD級増幅回路構成の容量性スピーカ駆動回路に関する。
【背景技術】
【0002】
図6に容量性スピーカSPを駆動するD級増幅回路を示す。10Aはプリアンプであり、オペアンプOP11,OP12、抵抗R11〜R14、キャパシタC11からなり、アナログの音声入力信号VINを一定の利得で増幅し、バランス(差動)信号V1N,V1Pに変換して出力する。20はPWM変調回路であり、プリアンプ10Aから出力するバランス信号V1N,V1PをそれぞれPWM信号V2N,V2Pに変換して出力する。30N,30Pはゲート駆動ロジックであり、PWM信号V2N,V2Pを入力して、過電流検出時の制御信号VS1が発生していないときPWM信号V2N,V2Pを後段に伝送し、発生したとき遮断する。
【0003】
40N,40Pはレベルシフタであり、ゲート駆動ロジック30N,30Pからの出力信号のレベルをVDD(例えば、3.7V)からVDD0(例えば、12V)に変換した信号V4NP,V4NN,V4PP,V4PNを出力する。50N,50Pはプリドライバであり、入力する信号V4NP,V4NN,V4PP,V4PNをバッファリングしてゲート駆動波形の信号V5NP,V5NN,V5PP,V5PNを生成する。
【0004】
60N,60Pはフルブリッジ型の出力ドライバであり、容量性スピーカSPを駆動するPWM駆動波形の信号VON,VOPを低出力インピーダンスで出力する他、負荷電流検出信号V6NP,V6NN,V6PP,V6PNを出力する。出力ドライバ60N,60Pは同じ構成であるので、一方の出力ドライバ60Pを代表してその構成を説明すると、ゲートが共通接続されたPMOSトランジスタMP61,MP62,ゲートが共通接続されたNMOSトランジスタMN61,MN62からなり、トランジスタMP62,MN62のソースには電流検出信号V6PP,V6PNを生成する電流検出抵抗R61,R62が挿入されている。なお、トランジスタMP61,MN61はパワートランジスタ、MP62,MN62は電流監視トランジスタである。
【0005】
70NA,70PAは過電流補償回路である。過電流補償回路70NA,70PAは同一構成であるので、一方の過電流補償回路70PAを代表して説明する。この過電流補償回路70PAは、電流検出信号V6PPを入力してそれが所定値以下になったとき過電流信号V71PPを発生する過電流検出回路71PPと、過電流信号71PPが所定時間以上継続したときに初めて過電流検出信号V72PPを発生するブランキング回路72PPと、電流検出信号V6PNを入力してそれが所定値以上になったとき過電流信号V71PNを発生する過電流検出回路71PNと、過電流信号71PNが所定時間以上継続したときに初めて過電流検出信号72PNを発生するブランキング回路72PNとからなる。これらのブランキング回路72PP,72PNは、出力電圧VOPのリンギングやグリッジ等のノイズによって瞬間的に発生した過電流信号V71PP,V71PNをマスクして誤動作を防止するためのものである。
【0006】
過電流補償回路70N,70Pの過電流検出信号V72NP,V72NN,V72PP,V72PNは、ノアゲートNOR1に入力し、そのノアゲートNOR1から制御信号VS1がゲート駆動ロジック30N,30Pに入力している。
【0007】
80は出力フィルタおよび容量性スピーカである。出力フィルタは抵抗R81,R82、インダクタL81,L82からなり、出力ドライバ60N,60Pから出力するPWM波形の出力駆動信号VON,VOPをアナログ信号に復調する。容量性スピーカSPはこのアナログ信号により駆動される。
【0008】
次に、図6のD級増幅回路の通常動作について説明する。アナログの音声入力信号VINがプリアンプ10Aに入力すると、プリアンプ10Aからそこで増幅された信号V1Pと位相が反転した信号V1Nが出力され、PWM変調回路20によって、2値のPWM信号V2N,V2Pに変調される。このPWM信号V2N,V2Pは、ゲート駆動ロジック30N,30P、および後段のレベルシフタ40N,40Pによって、2値のゲート信号V4NP,V4NN,V4PP,V4PNに変換される。これらのゲート信号は、プリドライバ50N,50Pにおいて、パワートランジスタのゲートを高速で駆動できるゲート駆動信号V5NP,V5NN,V5PP,V5PNにバッファリングされて、出力ドライバ60N,60Pに供給される。出力ドライバ60N,60Pは前記ゲート駆動信号を受けてPWM信号VON,VOPを生成し、出力フィルタおよび容量性スピーカ80に供給する。PWM信号VON,VOPは出力フィルタによってアナログ信号に復調され、容量性スピーカSPに供給される。容量性スピーガSPは供給されたアナログ信号を音声信号に変換し、音声を再生する。このD級増幅回路の動作波形の一例を図7に示した。
【0009】
次に、図6のD級増幅回路の過電流検出時の動作について、一方の出力ドライバ60Pと一方の過電流補償回路70PAを代表して説明する。出力信号VON,VOPが出力する出力端子が電源端子や接地端子とショートした場合等に、パワートランジスタMP61,MN61等から容量性スピーカSPに流れる電流ISPが基準値IR3を超えた過電流となると、パワートランジスタの保護のために、この過電流を検出してパワートランジスタをオフ状態にする必要がある。過電流として検出する電流値ISPは駆動回路によってさまざまであるが、数アンペア程度に設定することが一般的である。
【0010】
ここで、パワートランジスタMN61に過電流が流れた場合を考える。このパワートランジスタMN61に過電流が流れると、この電流は電流監視トランジスタMN62に一定の電流比でコピーされる。このコピーされた電流は抵抗R62に流れて電圧V6PNを発生させる。この電圧V6PNは過電流検出回路71PNに入力される。この電圧V6PNは、過電流検出回路71PN内に設定された後記する基準電圧E71と比較され、この基準電圧E71を超えると、過電流信号V71PN(=“H”)を発生する。この過電流信号V71PNは後段のブランキング回路72PNに入力される。ブランキング回路72PNでは、過電流信号V71PNのパルス幅をモニタし、それが一定時間以上継続した場合に、過電流検出信号V72PN(=“H”)を発生する。この一定時間はブランキング時間と呼ばれ、一般的には、数100ns〜数μsに設定される。
【0011】
この過電流検出信号V72PNはノアゲートNOR1を通過し、制御信号VS1(=“L”)としてゲート駆動ロジック30N,30Pに入力される。ゲート駆動ロジック30N,30Pは制御信号VS1を受けて、出力ドライバ60N,60Pのパワートランジスタや電流監視トランジスタをオフにするためのゲート信号を出力する。なお、このオフ状態は、回路のリセット動作や一定時間経過後の自動復帰動作等により解除される。
【0012】
以上の動作の状態を図8に示した。容量性スピーカSPに流れる電流ISPの値が基準電流IR3を超えると、電圧V6PNが基準電流IR3に相当する後記する基準電圧E71を超え、過電流信号V71PNが発生する。なお、過電流検出回路71PPでは電圧V6PPが所定値以下になると同様に動作する。
【0013】
図9に過電流検出回路71PNの具体的な回路構成を示す。この回路は、定電流源I71、保護用のツェナーダイオードD71、抵抗R71、コンパレータCP71、インバータINV711,INV712から構成される。定電流源I71は抵抗R71に接続され基準電圧E71を発生させている。
【0014】
この過電流検出回路71PNでは、前段に接続されたパワートランジスタMN61に過電流が流れ、抵抗R62に発生する電圧V6PNが上昇して基準電圧E71より大きくなると、コンパレータCP71が“H”の信号を出力する。この“H”の信号はインバータINV711,INV712でバッファリングされ、過電流信号V71PN(=“H”)となる。
【0015】
図10にブランキング回路72PNの具体的な回路構成を示す。この回路は、インバータINV721〜INV723、定電流源I721,I722、PMOSトランジスタMP72、NMOSトランジスタMN72、キャパシタC72、基準電圧E72の電圧源、コンパレータCP72で構成される。
【0016】
このブランキング回路72PNでは、前段に接続された過電流検出回路71PNから過電流信号V71PN(=“H”)が出力されたとき、インバータINV721に入力されて“L”となり、トランジスタMP72をオン状態にする。これにより、定電流源I721の電流がキャパシタC72に流入し、ノードVNの電位を上昇させる。この電位が基準電圧E72を超えると、コンパレータCP72は“H”の信号を出力し、これがインバータINV722,INV723によってバッファリングざれ、過電流検出信号V72PN(=“H”)となる。なお、過電流信号V71PNが“L”に復帰すれば、トランジスタMN72がオン状態となり、キャパシタC72の電荷を放電させる。以上のような動作を行うものとして特許文献1に記載のものがある。
【先行技術文献】
【特許文献】
【0017】
【特許文献1】特開2009−296390号公報
【発明の概要】
【発明が解決しようとする課題】
【0018】
上記のような構成のD級増幅回路で容量性の容量性スピーカSPを駆動すると、以下のような問題が生じる。従来、音声信号の再生に使用されている一般的なスピーカは、ダイナミックスピーカと呼ばれている。このダイナミックスピーカは抵抗性の負荷であるため、音声信号の周波数に関わらず信号の電圧振幅が同一であれば、そのスピーカに流れる電流値はほぼ一定である。
【0019】
一方、ダイナミックスピーカに代わる容量性スピーカとして近年研究が盛んなピエゾスピーカは、容量性である。この容量性スピーカは、音声信号の周波数が高くなるにつれてインピーダンスが低下するため、信号の電圧振幅が一定であっても、音声信号が高音になるにつれてそのスピーカに流れる電流が増加する。
【0020】
したがって、容量性スピーカを上記のようなD級増幅回路で駆動すると、高音で大振幅の音声信号が入力された場合に、その容量性スピーカに大電流が流入する。その結果、出力ドライバ60N,60Pのパワートランジスタで消費される電力がICの許容損失を超え、ICの熱的破壊や、過電流検出によるICの動作停止をもたらしてしまう。
【0021】
ここで、図11に、音声信号の再生帯域を一般的である20kHz以下に設定した場合のD級増幅回路の利得の周波数特性を示す。D級増幅回路は、回路全体で一定の利得を持つことが一般的であるが、ここでは説明を容易にするために、通過帯域の利得を1としている。次に、図12に、このD級増幅回路に、信号VON,VOPとして20Vppの信号を入力した場合に容量性スピーカSPに流れる電流特性を示す。この図12に示すように、信号の周波数が20kHzに到達すると、容量性スピーカSPに流れる電流値は、最大で1.3アンペアにもなる。
【0022】
高音信号が入力されたときや負荷に大電流が流れないようにするための従来の方策としては、以下の2つの方法がある。第1の方法は、図6の回路構成において、プリアンプ10Aの抵抗R12およびキャパシタC11の定数値の調整によって、入力された信号に含まれる高音の成分を予め減衰させる方法である。第2の方法は、図6の回路構成において、出力フィルタおよび容量性スピーカ80の抵抗R81,R82、インダクタL81,L82、および容量性スピーカSPの容量値の調整によって、容量性スピーカSPに到達する高音の成分を予め減衰させる方法である。
【0023】
しかし、どちらの方法をとっても、高音の成分を信号レベルに関わらず減衰させてしまうため、音声信号の再生品質を低下させてしまうという問題点があった。
【0024】
一般的な音声信号として、オーケストラやポップスなどの音楽信号がある。ここで使われる楽器やボーカルの音声信号の基音は、シンバルなどの一部の楽器を除き、およそ4kHz以下である。およそ4kHzを超える音声信号は、これら基音と共に発生する倍音成分であり、主に音色を左右する信号である。これら倍音成分は基音よりも信号レベルが低いことが一般的であり、4kHz以上の音声信号が大信号で入力されることは殆んどない。
【0025】
本発明は以上の点に鑑みたもので、その目的は、音声の再生品質を劣化させることなく、高音の音声信号が所定のレベル以上で入力されたときに、その利得を低減させて高音過電流を防止した容量性スピーカ駆動回路を提供することである。
【課題を解決するための手段】
【0026】
上記目的を達成するために、請求項1にかかる発明の容量性スピーカ駆動回路は、入力信号を増幅するプリアンプと、該プリアンプで増幅されたアナログ信号をPWM信号に変換するPWM変調回路と、該PWM変調回路の出力PWM信号からPWM駆動信号を生成する出力ドライバと、該出力ドライバから出力するPWM駆動信号をアナログ信号に変換する出力フィルタと、を備えた容量性スピーカ駆動回路において、前記出力ドライバのパワートランジスタに流れる電流が所定時間以上にわたって所定値を超えた場合に高音過電流検出信号を発生する高音過電流検出手段と、前記高音過電流検出信号が発生すると前記プリアンプの通過周波数帯域を低下させる通過周波数帯域切替手段と、を設けたことを特徴とする。
請求項2にかかる発明は、請求項1に記載の容量性スピーカ駆動回路において、前記高音過電流検出手段が、前記容量性スピーカを流れる負荷電流の特定の周波数を超える周波数領域での電流値が第1の閾値を超えると前記高音過電流検出信号を検出することを特徴とする。
請求項3にかかる発明は、請求項2に記載の容量性スピーカ駆動回路において、前記高音過電流検出手段が、前記高音過電流検出信号が発生した後は、前記特定の周波数を超える周波数領域での電流値が前記第1の閾値より低い第2の閾値を下回ると、前記高音過電流検出信号を解除することを特徴とする。
請求項4にかかる発明は、請求項1、2、3のいずれか1つに記載の容量性スピーカ駆動回路において、前記高音過電流検出手段における前記高音過電流検出信号の発生と解除の変化を緩慢な変化に変更して前記通過周波数帯域切替手段に伝達するソフトオン/ソフトオフ回路を設けたことを特徴とする。
【発明の効果】
【0027】
請求項1〜3にかかる発明によれば、一般的な音声信号の場合には、高音を含む信号成分を全て通過させることができるため、音声の再生品質に影響なく容量性スピーカを駆動できる。例えば、一時的に高音成分の大信号が入った場合でも、その継続時間が所定時間を超えなければその信号は通過するため、この場合でも音声の再生品質に影響なく容量性スピーカを駆動できる。
また、高音成分の大信号が所定時間を超えて継続して入力した場合でも、プリアンプの再生周波数帯域が制限されて、高音域の再生が減衰するだけであり、多くの楽器が発生する音声信号の基音成分は通過する。そのため、音楽の豊かさが多少損なわれるものの、音声信号再生の連続性は維持される。なお、高音成分の大信号が連続するケ−スは、極めて稀である。
請求項4にかかる発明によれば、高音過電流検出手段における高音過電流検出信号の発生と解除の変化を緩慢な変化に変更して通過周波数帯域切替手段に伝達するソフトオン/ソフトオフ回路を設けたので、通過周波数帯域切替手段のスイッチのチャージインジェクションによって発生する切り替えノイズが可聴域に入らなくなる。また、高音の減衰も緩やかに行われるため、音声信号再生の連続性も高く維持される。
【図面の簡単な説明】
【0028】
【図1】本発明におけるD級増幅回路の第1の実施例の回路図である。
【図2】本発明におけるD級増幅回路の第2の実施例の回路図である。
【図3】図1、図2のD級増幅回路の高音過電流検出回路の回路図である。
【図4】図2のD級増幅回路のソフトオン/ソフトオフ回路の回路図である。
【図5】ソフトオン/ソフトオフ回路の動作波形図である。
【図6】従来のD級増幅回路の回路図である。
【図7】従来のD級増幅回路の動作波形図である。
【図8】過電流検出回路の動作波形図である。
【図9】図1、図2、図6のD級増幅回路の過電流検出回路の回路図である。
【図10】図1、図2、図6のD級増幅回路のブランキング回路の回路図である。
【図11】D級増幅回路の利得の周波数特性図である。
【図12】D級増幅回路に接続した容量性スピーカの電流の周波数特性図である。
【図13】本発明と従来のD級増幅回路の利得の周波数特性の比較図である。
【図14】本発明と従来のD級増幅回路に接続した容量性スピーカの電流の周波数特性の比較図である。
【発明を実施するための形態】
【0029】
<第1の実施例>
図1に本発明の第1の実施例の容量性スピーカ駆動回路としてのD級増幅回路の回路を示す。10はプリアンプであり、オペアンプOP11,OP12、抵抗R11〜R14、キャパシタC11,C12、トランスミッションゲートSW11からなり、アナログの音声入力信号VINを一定の利得で増幅し、バランス(差動)信号V1N,V1Pに変換して出力する。20はPWM変調回路であり、プリアンプ10から出力するバランス信号V1N,V1PをそれぞれPWM信号V2N,V2Pに変換して出力する。30N,30Pはゲート駆動ロジックであり、PWM信号V2N,V2Pを入力して過電流検出の制御信号VS1が発生していないときPWM信号V2N,V2Pを後段に伝送し、発生したとき遮断する。
【0030】
40N,40Pはレベルシフタであり、ゲート駆動ロジック30N,30Pからの出力信号のレベルをVDD(例えば、3.7V)からVDD0(例えば、12V)に変換した信号V4NP,V4NN,V4PP,V4PNを出力する。50N,50Pはプリドライバであり、入力する信号V4NP,V4NN,V4PP,V4PNをバッファリングしてゲート駆動波形の信号V5NP,V5NN,V5PP,V5PNを生成する。
【0031】
60N,60Pはフルブリッジ型の出力ドライバであり、容量性スピーカSPを駆動するPWM駆動波形の信号VON,VOPを低出力インピーダンスで出力する他、負荷電流検出信号V6NP,V6NN,V6PP,V6PNを出力する。出力ドライバ60N,60Pは同じ構成であるので、一方の出力ドライバ60Pを代表してその構成を説明すると、ゲートが共通接続されたPMOSトランジスタMP61,MP62,ゲートが共通接続されたNMOSトランジスタMN61,MN62からなり、トランジスタMP62,MN62のソースには電流検出信号V6PP,V6PNを生成する電流検出抵抗R61,R62が挿入されている。なお、トランジスタMP61,MN61はパワートランジスタ、MP62,MN62は電流監視トランジスタである。
【0032】
70N,70Pは過電流補償回路である。過電流補償回路70N,70Pは同一構成であるので、一方の過電流補償回路70Pを代表して説明する。この過電流補償回路70Pは、電流検出信号V6PPを入力してそれが所定値以下になったとき過電流信号V71PPを発生する過電流検出回路71PPと、過電流信号V71PPの発生が所定時間以上継続したときに初めて過電流検出信号V72PPを発生するブランキング回路72PPと、容量性スピーカSPに高音信号成分が大信号で出力されて過電流が流れ電流検出信号V6PPが所定値以下になったとき高音過電流信号V73PPを発生する高音過電流検出回路73PPと、高音過電流信号V73PPの発生が所定時間以上継続したときに初めて高音過電流検出信号V74PPを発生するブランキング回路74PPとを備える。さらに、電流検出信号V6PNを入力してそれが所定値以上になったとき過電流信号V71PNを発生する過電流検出回路71PNと、過電流信号V71PNの発生が所定時間以上継続したときに初めて過電流検出信号V72PNを発生するブランキング回路72PNと、容量性スピーカSPに高音信号成分が大信号で出力されて過電流が流れ電流検出信号V6PNが所定値以上になったとき高音過電流信号V73PNを発生する高音過電流検出回路73PNと、高音過電流信号V73PNの発生が所定時間以上継続したときに初めて高音過電流検出信号V74PNを発生するブランキング回路74PNとを備える。ブランキング回路72PP,72PN,74PP,74PNは、出力電圧VOPのリンギングやグリッジ等のノイズによって瞬間的に発生した過電流信号V71PP,V73PP,V71PN,V73PNをマスクして誤動作を防止するためのものである。
【0033】
過電流検出信号V72NP,V72NN,V72PP,V72PNは、ノアゲートNOR1に入力し、そのノアゲートNOR1から制御信号VS1がゲート駆動ロジック30N,30Pに入力している。また、高音過電流検出信号V74NP,V74NN,V74PP,V74PNは、オアゲートOR1に入力し、そのオアゲートOR1から制御信号VS2がバッファB1とインバータINV1を経由して、プリアンプ10のトランスミッションゲートSW11に入力している。
【0034】
80は出力フィルタおよび容量性スピーカである。出力フィルタは抵抗R81,R82、インダクタL81,L82からなり、出力ドライバ60N,60Pから出力するPWM波形の出力信号VON,VOPをアナログ信号に復調する。容量性スピーカSPはこのアナログ信号により駆動される。
【0035】
このように、図1のD級増幅回路は、図6で説明した従来のD級増幅回路とは、PWM変調回路20、ゲートロジック30N,30P、レベルシフタ40N,40P、プリドライバ50N,50P、出力ドライバ60N,60P、出力フィルタおよび容量性スピーカ80は、同じである。また、過電流検出回路71PP,71PNの具体的回路は図9にしたものと同じであり、ブランキング回路72PP,74PP,72PN,74PNの具体的回路は図10に示したものと同じである。また、請求項に記載した高音過電流検出手段は、抵抗R61,R62、高音過電流検出回路73PP,73PN、ブランキング回路74PP,74PN等により実現している。また、請求項に記載した通過周波数帯域切替手段は、オアゲートOR1、バッファB1、インバータINV1、トランスミッションゲートSW11、キャパシタC12により実現している。
【0036】
本回路の通常動作時および短絡等による過電流検出時の動作は、図6の回路と同じである。ただし、出力ドライバ60N,60Pのパワートランジスタに高音過電流検出電流値以上の電流が流れたとき、本回路は高音過電流検出動作に移行する。その後、そのパワートランジスタに高音過電流解除電流値以下の電流が流れたとき、高音過電流検出状態は解除され、通常動作に移行する。
【0037】
高音過電流検出電流値は、次のように設定する。まず、図6のD級増幅回路において、出力可能な最大振幅における、容量性スピーカSPに流れる負荷電流ISPの周波数特性を調べ、その結果、図12に示すような周波数特性が得られたとする。ここで、4kHz以上の大信号が継続して入力された場合に高音過電流が流れたとしてそれを検出したいときは、高音過電流検出電流値としての第1の電流閾値IR1を例えば0.35アンペアに設定する。これにより、4kHz未満の音声信号は第1の電流閾値IR1に到達しないため、最大振幅まで再生可能である。4kHz以上の信号は一定振幅以上であった場合に、第1の電流閾値IR1に到達し、高音過電流検出動作に移行する。
【0038】
一方、高音過電流解除電流値の設定は厳密である必要はない。検出と解除を頻繁に繰り返さないように、図12において、検出電流値に対してヒステリシスを十分に確保して、高音過電流解除電流値としての第2の電流閾値IR2を例えば0.05アンペアに設定する。
【0039】
次に、本実施例のD級増幅回路の動作を説明する。なお、出力端子が電源端子や接地端子とショートして過電流が流れた場合については、図6の従来例で説明したのと同じであるので、ここでの説明は省略する。
【0040】
まず、入力信号VINとして高音かつ大振幅の信号が入力され、パワートランジスタMN61に大電流が流れた場合を考える。大電流が流れると、電圧V6PNが上昇し、高音過電流検出回路73PNに入力する。高音過電流検出回路73PNでは、この電圧V6PNと、前記した第1の電流閾値IR1に相当する第1の基準電圧E731が比較される。比較の結果、V6PN>E731であれば、高音過電流検出回路73PNは高音過電流信号V73PNを出力(=“H”)する。この信号V73PNは後段のブランキング回路74PNに入力される。ブランキング回路74PNでは高音過電流信号V73PNが一定時間以上出力された場合に、高音過電流検出信号V74PNを出力(=“H”)する。この一定時間をブランキング時間と呼ぶが、瞬間的な高音成分が通過できるように、IC内部の温度変化速度が許す範囲で長く設定するのが好ましい(例えば、数ms)。これは、図6の従来例で説明したブランキング回路72PNのブランキング時間(数100ns〜数μs)よりも長い。
【0041】
高音過電流検出信号V74PNが出力(=“H”)されると、本実施例のD級増幅回路は高音過電流検出状態に移行する。高音過電流検出信号V74PNはオアゲートOR1で制御信号VS2となって、バッファB1、インバータINV1を経由して、プリアンプ10のトランスミッションゲートSW11の制御端子に入力する。これにより、トランスミッションゲートSW11は信号通過状態となり、オペアンプOP11の反転入力端子と出力端子の間にキャパシタC12が追加接続される。この結果、プリアンプ10のカットオフ周波数fcは式(1)で表される
fc=1/[2π・R12・C11] (1)
から、式(2)で表される
fc=1/[2π・R12・(C11+C12)] (2)
に切り替わる。よって、高音過電流検出状態に移行すると、プリアンプ10のカットオフ周波数fcが低域に移行する。そのため、高音信号に由来する電流が低減することになる。
【0042】
次に、高音過電流検出状態の間に、パワートランジスタMN61に流れる電流値が低減した場合を考える。電流値が低減すると、電圧V6PNが下降し、後段の高音過電流検出回路73PNに入力する。高音過電流検出回路73PNでは、この電圧V6PNと、前記第2の電流閾値IR2に相当する第2の基準電圧E732が比較される。なお、E731<E732である。比較の結果、V6PN<E732であれば、高音過電流検出回路73PNは高音過電流信号V73PNを解除(=“L”)する。この高音過電流信号V73PNは後段のブランキング回路74PNに入力する。ブランキング回路74PNは、高音過電流信号V73PNが解除(=“L”)された場合には、ブランキング時間を設けず、瞬時に高音過電流検出信号V74PNを解除(=“L”)する。これにより、本実施例のD級増幅回路は通常動作状態に移行する。解除された高音過電流検出信号V74PN(=“L”)はオアゲートOR1で制御信号VS2となって、バッファB1、インバータINV1を経由してプリアンプ10の内部のトランスミッションゲートSW11の制御端子に入力し、トランスミッションゲートSW11は信号遮断状態となり、オペアンプOP11の反転入力端子と出力端子の間のキャパシタC12が切断される。
【0043】
図13にR12=220kΩ、C11=33pF、C12=220pFに設定した場合の通常動作状態と高音過電流検出状態における本実施例のD級増幅回路全体の利得の周波数特性を示す。また、図14に図13の設定における通常動作状態と高音過電流検出状態における、容量性スピーカSPの電流の周波数特性を示す。図14に示すように、高音過電流検出によって、全周波数で、容量性スピーカSPに流れる電流が、通常動作(従来)の1.3アンペアから0.5アンペアにまで低減し、最大負荷電流の値が大きく低減していることが判る。また、ここでは説明しないが、パワートランジスタMP61や他方の出力ドライバ60Nのパワートランジスタに過電流が流れた場合の保護動作についても同様である。
【0044】
ここで、図3に、高音過電流検出回路73PNの具体的な回路図を示す。高音過電流検出回路73PNは、定電流源I73、保護用のツェナーダイオードD73、抵抗R731,R732、NMOSトランジスタMN73、コンパレータCP73、インバータINV731,INV732で構成される。定電流源I73は、抵抗R731,R732の直列回路に接続され、高音過電流検出電流値としての第1の電流閾値IR1に相当する第1の基準電圧E731を発生させている。この基準電圧E731がコンパレータCP73の反転入力端子に印加している。電流検出信号V6PNはコンパレータCP73の非反転入力端子に入力する。トランジスタMN73は、そのドレインとソースが抵抗R732の両端に接続され、ゲートがコンパレータCP73の出力端子に接続されている。
【0045】
まず、前段に接続されたパワートランジスタMN61に過電流が流れ、電圧V6PNが上昇した場合を考える。電圧V6PNが上昇して、第1の基準電圧E731より大きくなると、コンパレータCP73は出力信号を“H”にする。また、トランジスタMN73がオン状態となり、コンパレータCP73の反転入力端子の電圧は、高音過電流解除電流値としての第2の電流閾値IR2に相当する第2の基準電圧E732に切り替わる。コンパレータCP73の出力信号は、インバータINV731,INV732でバッファリングされて、高音過電流信号V73PN(=“H”)を出力する。
【0046】
次に、前段に接続されたパワートランジスタMN61の電流値が減少し、電圧V6PNが低下した場合を考える。電圧V6PNが低下し、第2の基準電圧E732より小さくなると、コンパレータCP73は出力を“L”にする。また、トランジスタMN73がオフ状態となり、コンパレータCP73の反転入力端子の電圧は、第1の基準電圧E731に復帰する。コンパレータCP73の出力信号は、インバータINV731,INV732でバッフアリングされて、高音過電流信号V73PN(=“L”)を出力する。
【0047】
<第2の実施例>
図2に本発明の第2の実施例のD級増幅回路の回路を示す。本実施例のD級増幅回路は、図1に示した第1の実施例のD級増幅回路とほぼ同一であるが、オアゲートOR1の出力信号VS2を、バッファB1、インバータINV1を経由してプリアンプ10のトランスミッションゲートSW11の制御端子に入力する代わりに、ソフトオン/ソフトオフ回路90を経由してプリアンプ10ののトランスミッションゲートSW11の制御端子に入力している点が異なる。
【0048】
その相違の理由は以下の通りである。すなわち、第1の実施例では、信号VS2が出力(=“H”)したときの信号の立ち上がりが急峻であった場合、可聴域の周波数のノイズが発生する場合がある。この原因は、トランスミッションゲートSW11が信号遮断状態から信号通過状態に切り替わる際に、そのトランスミッションゲートSW11に存在する寄生容量の電荷移動(チャージインジェクション)に伴い、音声信号にノイズが混入することによる。同じように、信号VS2が解除(=“L”)される際の立ち下がりが急峻であった場合も、可聴域の周波数のノイズが発生する場合がある。この原因も同様に、トランスミッションゲートSW11が信号通過状態から信号遮断状態に切り替わる際の寄生容量の電荷移動に伴い、音声信号にノイズが混入するととによる。
【0049】
そこで、第2の実施例では、ソフトオン/ソフトオフ回路90によって、信号VS2の立ち上がり/立ち下がり波形の時間変化を緩やかにした制御信号V9P,V9Nを生成し、トランスミッションゲートSW11の制御端子に入力させることで、チャージインジェクションに伴うノイズの発生を防止している。
【0050】
以下、図4を用いて、ソフトオン/ソフトオフ回路90を詳しく説明する。ソフトオン/ソフトオフ回路90は、定電流源I91〜I94、PMOSトランジスタMP91〜MP93、NMOSトランジスタMN91〜MN93、キャパシタC91,C92で構成される。
【0051】
ここで、制御信号VS2が“L”→“H”に遷移した場合を考える。このときは、トランジスタMN91がオン状態、トランジスタMP93がオン状態になる。その結果、キャパシタC91が定電流源I92の電流によっで充電され、制御信号V9Nが緩やかに“L”に遷移する。同様に、キャパシタC92が定電流源I93の電流によって充電され、制御信号V9Pが緩やかに“H”に遷移する。
【0052】
制御信号VS2が“L”→“H”に遷移した場合を考える。このときは、トランジスタMP91がオン状態、トランジスタMN93がオン状態になる。その結果、キャパシタC91が定電流源I91の電流によって放電され、制御信号V9Nが緩やかに“H”に遷移する。同様に、キャパシタC92が定電流源I94の電流によって放電され、制御信号V9Pが緩やかに“L”に遷移する。
【0053】
各場合の遷移時間を長く取ることによって(例えば、10ms)、高音過電流検出状態と通常動作の切り替わり時に、音声信号に混入するノイズの周波数成分をできるだけ低周波にする。ノイズ周波数成分が容量性スピーカSPの再生可能な周波数よりも低くなるか、可聴域低周波よりも低くなれば、ノイズは聴こえなくなる。図5にソフトオン/ソフトオフ回路90の動作波形図を示した。
【符号の説明】
【0054】
10,10A:プリアンプ
20:PWM変調回路
30N,30P:ゲート駆動ロジック
40N,40P:レベルシフタ
50N,50P:プリドライバ
60N,60P:出力ドライバ
70N,70P,70NA,70PA:過電流補償回路
80:出力フィルタおよび容量性スピーカ
90:ソフトオン/ソフトオフ回路
【技術分野】
【0001】
本発明は、容量性スピーカを駆動するD級増幅回路構成の容量性スピーカ駆動回路に関する。
【背景技術】
【0002】
図6に容量性スピーカSPを駆動するD級増幅回路を示す。10Aはプリアンプであり、オペアンプOP11,OP12、抵抗R11〜R14、キャパシタC11からなり、アナログの音声入力信号VINを一定の利得で増幅し、バランス(差動)信号V1N,V1Pに変換して出力する。20はPWM変調回路であり、プリアンプ10Aから出力するバランス信号V1N,V1PをそれぞれPWM信号V2N,V2Pに変換して出力する。30N,30Pはゲート駆動ロジックであり、PWM信号V2N,V2Pを入力して、過電流検出時の制御信号VS1が発生していないときPWM信号V2N,V2Pを後段に伝送し、発生したとき遮断する。
【0003】
40N,40Pはレベルシフタであり、ゲート駆動ロジック30N,30Pからの出力信号のレベルをVDD(例えば、3.7V)からVDD0(例えば、12V)に変換した信号V4NP,V4NN,V4PP,V4PNを出力する。50N,50Pはプリドライバであり、入力する信号V4NP,V4NN,V4PP,V4PNをバッファリングしてゲート駆動波形の信号V5NP,V5NN,V5PP,V5PNを生成する。
【0004】
60N,60Pはフルブリッジ型の出力ドライバであり、容量性スピーカSPを駆動するPWM駆動波形の信号VON,VOPを低出力インピーダンスで出力する他、負荷電流検出信号V6NP,V6NN,V6PP,V6PNを出力する。出力ドライバ60N,60Pは同じ構成であるので、一方の出力ドライバ60Pを代表してその構成を説明すると、ゲートが共通接続されたPMOSトランジスタMP61,MP62,ゲートが共通接続されたNMOSトランジスタMN61,MN62からなり、トランジスタMP62,MN62のソースには電流検出信号V6PP,V6PNを生成する電流検出抵抗R61,R62が挿入されている。なお、トランジスタMP61,MN61はパワートランジスタ、MP62,MN62は電流監視トランジスタである。
【0005】
70NA,70PAは過電流補償回路である。過電流補償回路70NA,70PAは同一構成であるので、一方の過電流補償回路70PAを代表して説明する。この過電流補償回路70PAは、電流検出信号V6PPを入力してそれが所定値以下になったとき過電流信号V71PPを発生する過電流検出回路71PPと、過電流信号71PPが所定時間以上継続したときに初めて過電流検出信号V72PPを発生するブランキング回路72PPと、電流検出信号V6PNを入力してそれが所定値以上になったとき過電流信号V71PNを発生する過電流検出回路71PNと、過電流信号71PNが所定時間以上継続したときに初めて過電流検出信号72PNを発生するブランキング回路72PNとからなる。これらのブランキング回路72PP,72PNは、出力電圧VOPのリンギングやグリッジ等のノイズによって瞬間的に発生した過電流信号V71PP,V71PNをマスクして誤動作を防止するためのものである。
【0006】
過電流補償回路70N,70Pの過電流検出信号V72NP,V72NN,V72PP,V72PNは、ノアゲートNOR1に入力し、そのノアゲートNOR1から制御信号VS1がゲート駆動ロジック30N,30Pに入力している。
【0007】
80は出力フィルタおよび容量性スピーカである。出力フィルタは抵抗R81,R82、インダクタL81,L82からなり、出力ドライバ60N,60Pから出力するPWM波形の出力駆動信号VON,VOPをアナログ信号に復調する。容量性スピーカSPはこのアナログ信号により駆動される。
【0008】
次に、図6のD級増幅回路の通常動作について説明する。アナログの音声入力信号VINがプリアンプ10Aに入力すると、プリアンプ10Aからそこで増幅された信号V1Pと位相が反転した信号V1Nが出力され、PWM変調回路20によって、2値のPWM信号V2N,V2Pに変調される。このPWM信号V2N,V2Pは、ゲート駆動ロジック30N,30P、および後段のレベルシフタ40N,40Pによって、2値のゲート信号V4NP,V4NN,V4PP,V4PNに変換される。これらのゲート信号は、プリドライバ50N,50Pにおいて、パワートランジスタのゲートを高速で駆動できるゲート駆動信号V5NP,V5NN,V5PP,V5PNにバッファリングされて、出力ドライバ60N,60Pに供給される。出力ドライバ60N,60Pは前記ゲート駆動信号を受けてPWM信号VON,VOPを生成し、出力フィルタおよび容量性スピーカ80に供給する。PWM信号VON,VOPは出力フィルタによってアナログ信号に復調され、容量性スピーカSPに供給される。容量性スピーガSPは供給されたアナログ信号を音声信号に変換し、音声を再生する。このD級増幅回路の動作波形の一例を図7に示した。
【0009】
次に、図6のD級増幅回路の過電流検出時の動作について、一方の出力ドライバ60Pと一方の過電流補償回路70PAを代表して説明する。出力信号VON,VOPが出力する出力端子が電源端子や接地端子とショートした場合等に、パワートランジスタMP61,MN61等から容量性スピーカSPに流れる電流ISPが基準値IR3を超えた過電流となると、パワートランジスタの保護のために、この過電流を検出してパワートランジスタをオフ状態にする必要がある。過電流として検出する電流値ISPは駆動回路によってさまざまであるが、数アンペア程度に設定することが一般的である。
【0010】
ここで、パワートランジスタMN61に過電流が流れた場合を考える。このパワートランジスタMN61に過電流が流れると、この電流は電流監視トランジスタMN62に一定の電流比でコピーされる。このコピーされた電流は抵抗R62に流れて電圧V6PNを発生させる。この電圧V6PNは過電流検出回路71PNに入力される。この電圧V6PNは、過電流検出回路71PN内に設定された後記する基準電圧E71と比較され、この基準電圧E71を超えると、過電流信号V71PN(=“H”)を発生する。この過電流信号V71PNは後段のブランキング回路72PNに入力される。ブランキング回路72PNでは、過電流信号V71PNのパルス幅をモニタし、それが一定時間以上継続した場合に、過電流検出信号V72PN(=“H”)を発生する。この一定時間はブランキング時間と呼ばれ、一般的には、数100ns〜数μsに設定される。
【0011】
この過電流検出信号V72PNはノアゲートNOR1を通過し、制御信号VS1(=“L”)としてゲート駆動ロジック30N,30Pに入力される。ゲート駆動ロジック30N,30Pは制御信号VS1を受けて、出力ドライバ60N,60Pのパワートランジスタや電流監視トランジスタをオフにするためのゲート信号を出力する。なお、このオフ状態は、回路のリセット動作や一定時間経過後の自動復帰動作等により解除される。
【0012】
以上の動作の状態を図8に示した。容量性スピーカSPに流れる電流ISPの値が基準電流IR3を超えると、電圧V6PNが基準電流IR3に相当する後記する基準電圧E71を超え、過電流信号V71PNが発生する。なお、過電流検出回路71PPでは電圧V6PPが所定値以下になると同様に動作する。
【0013】
図9に過電流検出回路71PNの具体的な回路構成を示す。この回路は、定電流源I71、保護用のツェナーダイオードD71、抵抗R71、コンパレータCP71、インバータINV711,INV712から構成される。定電流源I71は抵抗R71に接続され基準電圧E71を発生させている。
【0014】
この過電流検出回路71PNでは、前段に接続されたパワートランジスタMN61に過電流が流れ、抵抗R62に発生する電圧V6PNが上昇して基準電圧E71より大きくなると、コンパレータCP71が“H”の信号を出力する。この“H”の信号はインバータINV711,INV712でバッファリングされ、過電流信号V71PN(=“H”)となる。
【0015】
図10にブランキング回路72PNの具体的な回路構成を示す。この回路は、インバータINV721〜INV723、定電流源I721,I722、PMOSトランジスタMP72、NMOSトランジスタMN72、キャパシタC72、基準電圧E72の電圧源、コンパレータCP72で構成される。
【0016】
このブランキング回路72PNでは、前段に接続された過電流検出回路71PNから過電流信号V71PN(=“H”)が出力されたとき、インバータINV721に入力されて“L”となり、トランジスタMP72をオン状態にする。これにより、定電流源I721の電流がキャパシタC72に流入し、ノードVNの電位を上昇させる。この電位が基準電圧E72を超えると、コンパレータCP72は“H”の信号を出力し、これがインバータINV722,INV723によってバッファリングざれ、過電流検出信号V72PN(=“H”)となる。なお、過電流信号V71PNが“L”に復帰すれば、トランジスタMN72がオン状態となり、キャパシタC72の電荷を放電させる。以上のような動作を行うものとして特許文献1に記載のものがある。
【先行技術文献】
【特許文献】
【0017】
【特許文献1】特開2009−296390号公報
【発明の概要】
【発明が解決しようとする課題】
【0018】
上記のような構成のD級増幅回路で容量性の容量性スピーカSPを駆動すると、以下のような問題が生じる。従来、音声信号の再生に使用されている一般的なスピーカは、ダイナミックスピーカと呼ばれている。このダイナミックスピーカは抵抗性の負荷であるため、音声信号の周波数に関わらず信号の電圧振幅が同一であれば、そのスピーカに流れる電流値はほぼ一定である。
【0019】
一方、ダイナミックスピーカに代わる容量性スピーカとして近年研究が盛んなピエゾスピーカは、容量性である。この容量性スピーカは、音声信号の周波数が高くなるにつれてインピーダンスが低下するため、信号の電圧振幅が一定であっても、音声信号が高音になるにつれてそのスピーカに流れる電流が増加する。
【0020】
したがって、容量性スピーカを上記のようなD級増幅回路で駆動すると、高音で大振幅の音声信号が入力された場合に、その容量性スピーカに大電流が流入する。その結果、出力ドライバ60N,60Pのパワートランジスタで消費される電力がICの許容損失を超え、ICの熱的破壊や、過電流検出によるICの動作停止をもたらしてしまう。
【0021】
ここで、図11に、音声信号の再生帯域を一般的である20kHz以下に設定した場合のD級増幅回路の利得の周波数特性を示す。D級増幅回路は、回路全体で一定の利得を持つことが一般的であるが、ここでは説明を容易にするために、通過帯域の利得を1としている。次に、図12に、このD級増幅回路に、信号VON,VOPとして20Vppの信号を入力した場合に容量性スピーカSPに流れる電流特性を示す。この図12に示すように、信号の周波数が20kHzに到達すると、容量性スピーカSPに流れる電流値は、最大で1.3アンペアにもなる。
【0022】
高音信号が入力されたときや負荷に大電流が流れないようにするための従来の方策としては、以下の2つの方法がある。第1の方法は、図6の回路構成において、プリアンプ10Aの抵抗R12およびキャパシタC11の定数値の調整によって、入力された信号に含まれる高音の成分を予め減衰させる方法である。第2の方法は、図6の回路構成において、出力フィルタおよび容量性スピーカ80の抵抗R81,R82、インダクタL81,L82、および容量性スピーカSPの容量値の調整によって、容量性スピーカSPに到達する高音の成分を予め減衰させる方法である。
【0023】
しかし、どちらの方法をとっても、高音の成分を信号レベルに関わらず減衰させてしまうため、音声信号の再生品質を低下させてしまうという問題点があった。
【0024】
一般的な音声信号として、オーケストラやポップスなどの音楽信号がある。ここで使われる楽器やボーカルの音声信号の基音は、シンバルなどの一部の楽器を除き、およそ4kHz以下である。およそ4kHzを超える音声信号は、これら基音と共に発生する倍音成分であり、主に音色を左右する信号である。これら倍音成分は基音よりも信号レベルが低いことが一般的であり、4kHz以上の音声信号が大信号で入力されることは殆んどない。
【0025】
本発明は以上の点に鑑みたもので、その目的は、音声の再生品質を劣化させることなく、高音の音声信号が所定のレベル以上で入力されたときに、その利得を低減させて高音過電流を防止した容量性スピーカ駆動回路を提供することである。
【課題を解決するための手段】
【0026】
上記目的を達成するために、請求項1にかかる発明の容量性スピーカ駆動回路は、入力信号を増幅するプリアンプと、該プリアンプで増幅されたアナログ信号をPWM信号に変換するPWM変調回路と、該PWM変調回路の出力PWM信号からPWM駆動信号を生成する出力ドライバと、該出力ドライバから出力するPWM駆動信号をアナログ信号に変換する出力フィルタと、を備えた容量性スピーカ駆動回路において、前記出力ドライバのパワートランジスタに流れる電流が所定時間以上にわたって所定値を超えた場合に高音過電流検出信号を発生する高音過電流検出手段と、前記高音過電流検出信号が発生すると前記プリアンプの通過周波数帯域を低下させる通過周波数帯域切替手段と、を設けたことを特徴とする。
請求項2にかかる発明は、請求項1に記載の容量性スピーカ駆動回路において、前記高音過電流検出手段が、前記容量性スピーカを流れる負荷電流の特定の周波数を超える周波数領域での電流値が第1の閾値を超えると前記高音過電流検出信号を検出することを特徴とする。
請求項3にかかる発明は、請求項2に記載の容量性スピーカ駆動回路において、前記高音過電流検出手段が、前記高音過電流検出信号が発生した後は、前記特定の周波数を超える周波数領域での電流値が前記第1の閾値より低い第2の閾値を下回ると、前記高音過電流検出信号を解除することを特徴とする。
請求項4にかかる発明は、請求項1、2、3のいずれか1つに記載の容量性スピーカ駆動回路において、前記高音過電流検出手段における前記高音過電流検出信号の発生と解除の変化を緩慢な変化に変更して前記通過周波数帯域切替手段に伝達するソフトオン/ソフトオフ回路を設けたことを特徴とする。
【発明の効果】
【0027】
請求項1〜3にかかる発明によれば、一般的な音声信号の場合には、高音を含む信号成分を全て通過させることができるため、音声の再生品質に影響なく容量性スピーカを駆動できる。例えば、一時的に高音成分の大信号が入った場合でも、その継続時間が所定時間を超えなければその信号は通過するため、この場合でも音声の再生品質に影響なく容量性スピーカを駆動できる。
また、高音成分の大信号が所定時間を超えて継続して入力した場合でも、プリアンプの再生周波数帯域が制限されて、高音域の再生が減衰するだけであり、多くの楽器が発生する音声信号の基音成分は通過する。そのため、音楽の豊かさが多少損なわれるものの、音声信号再生の連続性は維持される。なお、高音成分の大信号が連続するケ−スは、極めて稀である。
請求項4にかかる発明によれば、高音過電流検出手段における高音過電流検出信号の発生と解除の変化を緩慢な変化に変更して通過周波数帯域切替手段に伝達するソフトオン/ソフトオフ回路を設けたので、通過周波数帯域切替手段のスイッチのチャージインジェクションによって発生する切り替えノイズが可聴域に入らなくなる。また、高音の減衰も緩やかに行われるため、音声信号再生の連続性も高く維持される。
【図面の簡単な説明】
【0028】
【図1】本発明におけるD級増幅回路の第1の実施例の回路図である。
【図2】本発明におけるD級増幅回路の第2の実施例の回路図である。
【図3】図1、図2のD級増幅回路の高音過電流検出回路の回路図である。
【図4】図2のD級増幅回路のソフトオン/ソフトオフ回路の回路図である。
【図5】ソフトオン/ソフトオフ回路の動作波形図である。
【図6】従来のD級増幅回路の回路図である。
【図7】従来のD級増幅回路の動作波形図である。
【図8】過電流検出回路の動作波形図である。
【図9】図1、図2、図6のD級増幅回路の過電流検出回路の回路図である。
【図10】図1、図2、図6のD級増幅回路のブランキング回路の回路図である。
【図11】D級増幅回路の利得の周波数特性図である。
【図12】D級増幅回路に接続した容量性スピーカの電流の周波数特性図である。
【図13】本発明と従来のD級増幅回路の利得の周波数特性の比較図である。
【図14】本発明と従来のD級増幅回路に接続した容量性スピーカの電流の周波数特性の比較図である。
【発明を実施するための形態】
【0029】
<第1の実施例>
図1に本発明の第1の実施例の容量性スピーカ駆動回路としてのD級増幅回路の回路を示す。10はプリアンプであり、オペアンプOP11,OP12、抵抗R11〜R14、キャパシタC11,C12、トランスミッションゲートSW11からなり、アナログの音声入力信号VINを一定の利得で増幅し、バランス(差動)信号V1N,V1Pに変換して出力する。20はPWM変調回路であり、プリアンプ10から出力するバランス信号V1N,V1PをそれぞれPWM信号V2N,V2Pに変換して出力する。30N,30Pはゲート駆動ロジックであり、PWM信号V2N,V2Pを入力して過電流検出の制御信号VS1が発生していないときPWM信号V2N,V2Pを後段に伝送し、発生したとき遮断する。
【0030】
40N,40Pはレベルシフタであり、ゲート駆動ロジック30N,30Pからの出力信号のレベルをVDD(例えば、3.7V)からVDD0(例えば、12V)に変換した信号V4NP,V4NN,V4PP,V4PNを出力する。50N,50Pはプリドライバであり、入力する信号V4NP,V4NN,V4PP,V4PNをバッファリングしてゲート駆動波形の信号V5NP,V5NN,V5PP,V5PNを生成する。
【0031】
60N,60Pはフルブリッジ型の出力ドライバであり、容量性スピーカSPを駆動するPWM駆動波形の信号VON,VOPを低出力インピーダンスで出力する他、負荷電流検出信号V6NP,V6NN,V6PP,V6PNを出力する。出力ドライバ60N,60Pは同じ構成であるので、一方の出力ドライバ60Pを代表してその構成を説明すると、ゲートが共通接続されたPMOSトランジスタMP61,MP62,ゲートが共通接続されたNMOSトランジスタMN61,MN62からなり、トランジスタMP62,MN62のソースには電流検出信号V6PP,V6PNを生成する電流検出抵抗R61,R62が挿入されている。なお、トランジスタMP61,MN61はパワートランジスタ、MP62,MN62は電流監視トランジスタである。
【0032】
70N,70Pは過電流補償回路である。過電流補償回路70N,70Pは同一構成であるので、一方の過電流補償回路70Pを代表して説明する。この過電流補償回路70Pは、電流検出信号V6PPを入力してそれが所定値以下になったとき過電流信号V71PPを発生する過電流検出回路71PPと、過電流信号V71PPの発生が所定時間以上継続したときに初めて過電流検出信号V72PPを発生するブランキング回路72PPと、容量性スピーカSPに高音信号成分が大信号で出力されて過電流が流れ電流検出信号V6PPが所定値以下になったとき高音過電流信号V73PPを発生する高音過電流検出回路73PPと、高音過電流信号V73PPの発生が所定時間以上継続したときに初めて高音過電流検出信号V74PPを発生するブランキング回路74PPとを備える。さらに、電流検出信号V6PNを入力してそれが所定値以上になったとき過電流信号V71PNを発生する過電流検出回路71PNと、過電流信号V71PNの発生が所定時間以上継続したときに初めて過電流検出信号V72PNを発生するブランキング回路72PNと、容量性スピーカSPに高音信号成分が大信号で出力されて過電流が流れ電流検出信号V6PNが所定値以上になったとき高音過電流信号V73PNを発生する高音過電流検出回路73PNと、高音過電流信号V73PNの発生が所定時間以上継続したときに初めて高音過電流検出信号V74PNを発生するブランキング回路74PNとを備える。ブランキング回路72PP,72PN,74PP,74PNは、出力電圧VOPのリンギングやグリッジ等のノイズによって瞬間的に発生した過電流信号V71PP,V73PP,V71PN,V73PNをマスクして誤動作を防止するためのものである。
【0033】
過電流検出信号V72NP,V72NN,V72PP,V72PNは、ノアゲートNOR1に入力し、そのノアゲートNOR1から制御信号VS1がゲート駆動ロジック30N,30Pに入力している。また、高音過電流検出信号V74NP,V74NN,V74PP,V74PNは、オアゲートOR1に入力し、そのオアゲートOR1から制御信号VS2がバッファB1とインバータINV1を経由して、プリアンプ10のトランスミッションゲートSW11に入力している。
【0034】
80は出力フィルタおよび容量性スピーカである。出力フィルタは抵抗R81,R82、インダクタL81,L82からなり、出力ドライバ60N,60Pから出力するPWM波形の出力信号VON,VOPをアナログ信号に復調する。容量性スピーカSPはこのアナログ信号により駆動される。
【0035】
このように、図1のD級増幅回路は、図6で説明した従来のD級増幅回路とは、PWM変調回路20、ゲートロジック30N,30P、レベルシフタ40N,40P、プリドライバ50N,50P、出力ドライバ60N,60P、出力フィルタおよび容量性スピーカ80は、同じである。また、過電流検出回路71PP,71PNの具体的回路は図9にしたものと同じであり、ブランキング回路72PP,74PP,72PN,74PNの具体的回路は図10に示したものと同じである。また、請求項に記載した高音過電流検出手段は、抵抗R61,R62、高音過電流検出回路73PP,73PN、ブランキング回路74PP,74PN等により実現している。また、請求項に記載した通過周波数帯域切替手段は、オアゲートOR1、バッファB1、インバータINV1、トランスミッションゲートSW11、キャパシタC12により実現している。
【0036】
本回路の通常動作時および短絡等による過電流検出時の動作は、図6の回路と同じである。ただし、出力ドライバ60N,60Pのパワートランジスタに高音過電流検出電流値以上の電流が流れたとき、本回路は高音過電流検出動作に移行する。その後、そのパワートランジスタに高音過電流解除電流値以下の電流が流れたとき、高音過電流検出状態は解除され、通常動作に移行する。
【0037】
高音過電流検出電流値は、次のように設定する。まず、図6のD級増幅回路において、出力可能な最大振幅における、容量性スピーカSPに流れる負荷電流ISPの周波数特性を調べ、その結果、図12に示すような周波数特性が得られたとする。ここで、4kHz以上の大信号が継続して入力された場合に高音過電流が流れたとしてそれを検出したいときは、高音過電流検出電流値としての第1の電流閾値IR1を例えば0.35アンペアに設定する。これにより、4kHz未満の音声信号は第1の電流閾値IR1に到達しないため、最大振幅まで再生可能である。4kHz以上の信号は一定振幅以上であった場合に、第1の電流閾値IR1に到達し、高音過電流検出動作に移行する。
【0038】
一方、高音過電流解除電流値の設定は厳密である必要はない。検出と解除を頻繁に繰り返さないように、図12において、検出電流値に対してヒステリシスを十分に確保して、高音過電流解除電流値としての第2の電流閾値IR2を例えば0.05アンペアに設定する。
【0039】
次に、本実施例のD級増幅回路の動作を説明する。なお、出力端子が電源端子や接地端子とショートして過電流が流れた場合については、図6の従来例で説明したのと同じであるので、ここでの説明は省略する。
【0040】
まず、入力信号VINとして高音かつ大振幅の信号が入力され、パワートランジスタMN61に大電流が流れた場合を考える。大電流が流れると、電圧V6PNが上昇し、高音過電流検出回路73PNに入力する。高音過電流検出回路73PNでは、この電圧V6PNと、前記した第1の電流閾値IR1に相当する第1の基準電圧E731が比較される。比較の結果、V6PN>E731であれば、高音過電流検出回路73PNは高音過電流信号V73PNを出力(=“H”)する。この信号V73PNは後段のブランキング回路74PNに入力される。ブランキング回路74PNでは高音過電流信号V73PNが一定時間以上出力された場合に、高音過電流検出信号V74PNを出力(=“H”)する。この一定時間をブランキング時間と呼ぶが、瞬間的な高音成分が通過できるように、IC内部の温度変化速度が許す範囲で長く設定するのが好ましい(例えば、数ms)。これは、図6の従来例で説明したブランキング回路72PNのブランキング時間(数100ns〜数μs)よりも長い。
【0041】
高音過電流検出信号V74PNが出力(=“H”)されると、本実施例のD級増幅回路は高音過電流検出状態に移行する。高音過電流検出信号V74PNはオアゲートOR1で制御信号VS2となって、バッファB1、インバータINV1を経由して、プリアンプ10のトランスミッションゲートSW11の制御端子に入力する。これにより、トランスミッションゲートSW11は信号通過状態となり、オペアンプOP11の反転入力端子と出力端子の間にキャパシタC12が追加接続される。この結果、プリアンプ10のカットオフ周波数fcは式(1)で表される
fc=1/[2π・R12・C11] (1)
から、式(2)で表される
fc=1/[2π・R12・(C11+C12)] (2)
に切り替わる。よって、高音過電流検出状態に移行すると、プリアンプ10のカットオフ周波数fcが低域に移行する。そのため、高音信号に由来する電流が低減することになる。
【0042】
次に、高音過電流検出状態の間に、パワートランジスタMN61に流れる電流値が低減した場合を考える。電流値が低減すると、電圧V6PNが下降し、後段の高音過電流検出回路73PNに入力する。高音過電流検出回路73PNでは、この電圧V6PNと、前記第2の電流閾値IR2に相当する第2の基準電圧E732が比較される。なお、E731<E732である。比較の結果、V6PN<E732であれば、高音過電流検出回路73PNは高音過電流信号V73PNを解除(=“L”)する。この高音過電流信号V73PNは後段のブランキング回路74PNに入力する。ブランキング回路74PNは、高音過電流信号V73PNが解除(=“L”)された場合には、ブランキング時間を設けず、瞬時に高音過電流検出信号V74PNを解除(=“L”)する。これにより、本実施例のD級増幅回路は通常動作状態に移行する。解除された高音過電流検出信号V74PN(=“L”)はオアゲートOR1で制御信号VS2となって、バッファB1、インバータINV1を経由してプリアンプ10の内部のトランスミッションゲートSW11の制御端子に入力し、トランスミッションゲートSW11は信号遮断状態となり、オペアンプOP11の反転入力端子と出力端子の間のキャパシタC12が切断される。
【0043】
図13にR12=220kΩ、C11=33pF、C12=220pFに設定した場合の通常動作状態と高音過電流検出状態における本実施例のD級増幅回路全体の利得の周波数特性を示す。また、図14に図13の設定における通常動作状態と高音過電流検出状態における、容量性スピーカSPの電流の周波数特性を示す。図14に示すように、高音過電流検出によって、全周波数で、容量性スピーカSPに流れる電流が、通常動作(従来)の1.3アンペアから0.5アンペアにまで低減し、最大負荷電流の値が大きく低減していることが判る。また、ここでは説明しないが、パワートランジスタMP61や他方の出力ドライバ60Nのパワートランジスタに過電流が流れた場合の保護動作についても同様である。
【0044】
ここで、図3に、高音過電流検出回路73PNの具体的な回路図を示す。高音過電流検出回路73PNは、定電流源I73、保護用のツェナーダイオードD73、抵抗R731,R732、NMOSトランジスタMN73、コンパレータCP73、インバータINV731,INV732で構成される。定電流源I73は、抵抗R731,R732の直列回路に接続され、高音過電流検出電流値としての第1の電流閾値IR1に相当する第1の基準電圧E731を発生させている。この基準電圧E731がコンパレータCP73の反転入力端子に印加している。電流検出信号V6PNはコンパレータCP73の非反転入力端子に入力する。トランジスタMN73は、そのドレインとソースが抵抗R732の両端に接続され、ゲートがコンパレータCP73の出力端子に接続されている。
【0045】
まず、前段に接続されたパワートランジスタMN61に過電流が流れ、電圧V6PNが上昇した場合を考える。電圧V6PNが上昇して、第1の基準電圧E731より大きくなると、コンパレータCP73は出力信号を“H”にする。また、トランジスタMN73がオン状態となり、コンパレータCP73の反転入力端子の電圧は、高音過電流解除電流値としての第2の電流閾値IR2に相当する第2の基準電圧E732に切り替わる。コンパレータCP73の出力信号は、インバータINV731,INV732でバッファリングされて、高音過電流信号V73PN(=“H”)を出力する。
【0046】
次に、前段に接続されたパワートランジスタMN61の電流値が減少し、電圧V6PNが低下した場合を考える。電圧V6PNが低下し、第2の基準電圧E732より小さくなると、コンパレータCP73は出力を“L”にする。また、トランジスタMN73がオフ状態となり、コンパレータCP73の反転入力端子の電圧は、第1の基準電圧E731に復帰する。コンパレータCP73の出力信号は、インバータINV731,INV732でバッフアリングされて、高音過電流信号V73PN(=“L”)を出力する。
【0047】
<第2の実施例>
図2に本発明の第2の実施例のD級増幅回路の回路を示す。本実施例のD級増幅回路は、図1に示した第1の実施例のD級増幅回路とほぼ同一であるが、オアゲートOR1の出力信号VS2を、バッファB1、インバータINV1を経由してプリアンプ10のトランスミッションゲートSW11の制御端子に入力する代わりに、ソフトオン/ソフトオフ回路90を経由してプリアンプ10ののトランスミッションゲートSW11の制御端子に入力している点が異なる。
【0048】
その相違の理由は以下の通りである。すなわち、第1の実施例では、信号VS2が出力(=“H”)したときの信号の立ち上がりが急峻であった場合、可聴域の周波数のノイズが発生する場合がある。この原因は、トランスミッションゲートSW11が信号遮断状態から信号通過状態に切り替わる際に、そのトランスミッションゲートSW11に存在する寄生容量の電荷移動(チャージインジェクション)に伴い、音声信号にノイズが混入することによる。同じように、信号VS2が解除(=“L”)される際の立ち下がりが急峻であった場合も、可聴域の周波数のノイズが発生する場合がある。この原因も同様に、トランスミッションゲートSW11が信号通過状態から信号遮断状態に切り替わる際の寄生容量の電荷移動に伴い、音声信号にノイズが混入するととによる。
【0049】
そこで、第2の実施例では、ソフトオン/ソフトオフ回路90によって、信号VS2の立ち上がり/立ち下がり波形の時間変化を緩やかにした制御信号V9P,V9Nを生成し、トランスミッションゲートSW11の制御端子に入力させることで、チャージインジェクションに伴うノイズの発生を防止している。
【0050】
以下、図4を用いて、ソフトオン/ソフトオフ回路90を詳しく説明する。ソフトオン/ソフトオフ回路90は、定電流源I91〜I94、PMOSトランジスタMP91〜MP93、NMOSトランジスタMN91〜MN93、キャパシタC91,C92で構成される。
【0051】
ここで、制御信号VS2が“L”→“H”に遷移した場合を考える。このときは、トランジスタMN91がオン状態、トランジスタMP93がオン状態になる。その結果、キャパシタC91が定電流源I92の電流によっで充電され、制御信号V9Nが緩やかに“L”に遷移する。同様に、キャパシタC92が定電流源I93の電流によって充電され、制御信号V9Pが緩やかに“H”に遷移する。
【0052】
制御信号VS2が“L”→“H”に遷移した場合を考える。このときは、トランジスタMP91がオン状態、トランジスタMN93がオン状態になる。その結果、キャパシタC91が定電流源I91の電流によって放電され、制御信号V9Nが緩やかに“H”に遷移する。同様に、キャパシタC92が定電流源I94の電流によって放電され、制御信号V9Pが緩やかに“L”に遷移する。
【0053】
各場合の遷移時間を長く取ることによって(例えば、10ms)、高音過電流検出状態と通常動作の切り替わり時に、音声信号に混入するノイズの周波数成分をできるだけ低周波にする。ノイズ周波数成分が容量性スピーカSPの再生可能な周波数よりも低くなるか、可聴域低周波よりも低くなれば、ノイズは聴こえなくなる。図5にソフトオン/ソフトオフ回路90の動作波形図を示した。
【符号の説明】
【0054】
10,10A:プリアンプ
20:PWM変調回路
30N,30P:ゲート駆動ロジック
40N,40P:レベルシフタ
50N,50P:プリドライバ
60N,60P:出力ドライバ
70N,70P,70NA,70PA:過電流補償回路
80:出力フィルタおよび容量性スピーカ
90:ソフトオン/ソフトオフ回路
【特許請求の範囲】
【請求項1】
入力信号を増幅するプリアンプと、該プリアンプで増幅されたアナログ信号をPWM信号に変換するPWM変調回路と、該PWM変調回路の出力PWM信号からPWM駆動信号を生成する出力ドライバと、該出力ドライバから出力するPWM駆動信号をアナログ信号に変換する出力フィルタと、を備えた容量性スピーカ駆動回路において、
前記出力ドライバのパワートランジスタに流れる電流が所定時間以上にわたって所定値を超えた場合に高音過電流検出信号を発生する高音過電流検出手段と、前記高音過電流検出信号が発生すると前記プリアンプの通過周波数帯域を低下させる通過周波数帯域切替手段と、を設けたことを特徴とする容量性スピーカ駆動回路。
【請求項2】
請求項1に記載の容量性スピーカ駆動回路において、
前記高音過電流検出手段は、前記容量性スピーカを流れる負荷電流の特定の周波数を超える周波数領域での電流値が第1の閾値を超えると前記高音過電流検出信号を検出することを特徴とする容量性スピーカ駆動回路。
【請求項3】
請求項2に記載の容量性スピーカ駆動回路において、
前記高音過電流検出手段は、前記高音過電流検出信号が発生した後は、前記特定の周波数を超える周波数領域での電流値が前記第1の閾値より低い第2の閾値を下回ると、前記高音過電流検出信号を解除することを特徴とする容量性スピーカ駆動回路。
【請求項4】
請求項1、2、3のいずれか1つに記載の容量性スピーカ駆動回路において、
前記高音過電流検出手段における前記高音過電流検出信号の発生と解除の変化を緩慢な変化に変更して前記通過周波数帯域切替手段に伝達するソフトオン/ソフトオフ回路を設けたことを特徴とする容量性スピーカ駆動回路。
【請求項1】
入力信号を増幅するプリアンプと、該プリアンプで増幅されたアナログ信号をPWM信号に変換するPWM変調回路と、該PWM変調回路の出力PWM信号からPWM駆動信号を生成する出力ドライバと、該出力ドライバから出力するPWM駆動信号をアナログ信号に変換する出力フィルタと、を備えた容量性スピーカ駆動回路において、
前記出力ドライバのパワートランジスタに流れる電流が所定時間以上にわたって所定値を超えた場合に高音過電流検出信号を発生する高音過電流検出手段と、前記高音過電流検出信号が発生すると前記プリアンプの通過周波数帯域を低下させる通過周波数帯域切替手段と、を設けたことを特徴とする容量性スピーカ駆動回路。
【請求項2】
請求項1に記載の容量性スピーカ駆動回路において、
前記高音過電流検出手段は、前記容量性スピーカを流れる負荷電流の特定の周波数を超える周波数領域での電流値が第1の閾値を超えると前記高音過電流検出信号を検出することを特徴とする容量性スピーカ駆動回路。
【請求項3】
請求項2に記載の容量性スピーカ駆動回路において、
前記高音過電流検出手段は、前記高音過電流検出信号が発生した後は、前記特定の周波数を超える周波数領域での電流値が前記第1の閾値より低い第2の閾値を下回ると、前記高音過電流検出信号を解除することを特徴とする容量性スピーカ駆動回路。
【請求項4】
請求項1、2、3のいずれか1つに記載の容量性スピーカ駆動回路において、
前記高音過電流検出手段における前記高音過電流検出信号の発生と解除の変化を緩慢な変化に変更して前記通過周波数帯域切替手段に伝達するソフトオン/ソフトオフ回路を設けたことを特徴とする容量性スピーカ駆動回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2012−235403(P2012−235403A)
【公開日】平成24年11月29日(2012.11.29)
【国際特許分類】
【出願番号】特願2011−103976(P2011−103976)
【出願日】平成23年5月9日(2011.5.9)
【出願人】(000191238)新日本無線株式会社 (569)
【Fターム(参考)】
【公開日】平成24年11月29日(2012.11.29)
【国際特許分類】
【出願日】平成23年5月9日(2011.5.9)
【出願人】(000191238)新日本無線株式会社 (569)
【Fターム(参考)】
[ Back to top ]