【課題】 レベルシフト回路のオン耐圧について配慮し、オン耐圧を高めて破壊を防止する回路を提供することにある。
【解決手段】 高圧出力ＤＯＵＴがＨｉの状態では、Ｎ型トランジスタＨＶＮ１、Ｐ型トランジスタＨＶＰ２はＯＦＦ状態、Ｎ型トランジスタＨＶＮ２、Ｐ型トランジスタＨＶＰ１はＯＮ状態であり、ＨＶＮ１のドレイン−ソース間には高電圧ＶＨが印加されている。高圧出力ＤＯＵＴをＬｏに遷移させる過程において、Ｎ型トランジスタＨＶＮ１のゲート電位を一旦、ＶＤＤとＧＮＤの中間状態に置き、Ｎ型トランジスタＨＶＮ１のドレイン−ソース電圧を下げた後、ゲート電圧をＶＤＤに上昇させる。これにより、Ｎ型トランジスタＨＶＮ１のドレイン−ソース間電圧が高く、且つ、ドレイン電流が大きい状態を回避し、レベルシフト回路のオン耐圧を高めて破壊を防止する。 （もっと読む）

【課題】電位が互いに異なる複数の電源電位の投入順序や立ち上がり時間に依存することなく、それら複数の電源電位の立ち上がりを安定して検出する。
【解決手段】低電源電位ＶＤＤが立ち上がり、高電源電位ＶＣＣが立ち上がっていない場合、ラッチ回路Ｌ２の入力にコンデンサＣ２を介してグランド電位ＧＮＤを与えることで、出力信号ＶＯＵＴとして論理値‘０’を出力し、高電源電位ＶＣＣが立ち上がり、低電源電位ＶＤＤが立ち上がっていない場合、レベルシフタＬＳにて高電源電位ＶＣＣをグランド電位ＧＮＤに変換させることで、出力信号ＶＯＵＴとして論理値‘０’を出力し、低電源電位ＶＤＤおよび高電源電位ＶＣＣの両方が立ち上がっている場合、レベルシフタＬＳにてグランド電位ＧＮＤを高電源電位ＶＣＣに変換させることで、出力信号ＶＯＵＴとして論理値‘１’を出力する。 （もっと読む）

【課題】ドレイン電極をソース電極に対して負バイアスすることがあっても、半導体集積回路においてラッチアップが発生することを防止できるエネルギー伝達装置、及び該エネルギー伝達装置を実現可能な半導体装置を提供する。
【解決手段】第１の半導体基板に形成された半導体装置２４と、第２の半導体基板の表面に形成された第２導電型の逆電流防止層、及び第２の半導体基板中に形成され逆電流防止層を覆う第１導電型のウェル層を含む逆電流防止ダイオード４１を備えた半導体集積回路４８と、直流電圧源５２と、変圧器６０とを備え、変圧器６０は、半導体装置２４及び直流電圧源５２と直列に接続される一次巻線５３と、負荷と接続される第１二次巻線５４とを含み、変圧器６０の第１二次巻線５４から負荷へ電力が供給されるように構成されている。半導体装置２４の第２ドレイン電極（ＴＡＰ電極）は、半導体集積回路４８の逆電流防止層と電気的に接続している。 （もっと読む）

【課題】オン状態のドレイン電極とソース電極間に流れる電流を低損失で検出できる半導体装置、及び該半導体装置を用いたエネルギー伝達装置を提供する。
【解決手段】高耐圧半導体素子２５を備えた半導体装置であって、センス素子２２をさらに備え、センス素子２２は、半導体基板１の表面に形成された第１導電型の第１のドリフト領域２ａと、半導体基板の表面に形成された第２導電型の第１のベース領域３ａと、第１のベース領域の表面に形成された第１導電型の第１のソース領域４ａと、第１のベース領域上に形成された第１のゲート絶縁膜６ａと、第１のドリフト領域の表面に形成された第１導電型の第１のドレイン領域７ａと、第１のソース領域と電気的に接続するセンス電極１１と、第１のゲート絶縁膜上に形成された第１のゲート電極１３ａと、第１のドレイン領域と電気的に接続する第１のドレイン電極１４ａとを備えている。 （もっと読む）

【課題】データバスの電位の遷移によるバッファ内の貫通電流を低減し、高速にデータバスを駆動することができる出力バッファ回路を提供する。
【解決手段】本発明の一形態の出力バッファ回路は、メモリ装置から読み出されたデータを出力する出力バッファ回路において、前記メモリ装置（１）のビット線をセンスするセンスアンプ（１１）と、前記センスアンプからの出力信号を取り込むラッチ部（１０）と、前記ラッチ部からのデータを出力する主バッファ（１４）及び副バッファ（１３）と、を備え、前記主バッファは、前記センスアンプでセンスするタイミングを規定するパルスに同期して生成される制御信号が有効な期間中に非活性化し、前記副バッファは、常時活性化する。 （もっと読む）

【課題】貫通電流の少ないＣＭＯＳインバータを有する出力バッファ回路を提供する。
【解決手段】ソースがＶｄｄに接続され、ドレインが出力ノードＮｏｕｔに接続され、ゲートが第１ノードＮ１に接続された第１Ｐ−ＭＯＳトランジスタと、ドレインが出力ノードＮｏｕｔに接続され、ソースがＶｄｄより低いＶｓｓに接続され、ゲートが第２ノードＮ２に接続された第２Ｎ−ＭＯＳトランジスタとを有する第１回路と、ソースがＶｄｄに接続され、ドレインが第１ノードＮ１に接続され、ゲートが入力ノードＮｉｎに第３Ｐ−ＭＯＳトランジスタと、ドレインが第２ノードＮ２に接続され、ソースがＶｓｓ接続され、ゲートが入力ノードＮｉｎに接続された第４Ｎ−ＭＯＳトランジスタを有する第２回路と、第１ノードＮ１と第２ノードＮ２との間に接続される抵抗素子１３とを具備する。 （もっと読む）

【課題】 外部電源から内部電源を生成する半導体集積回路装置で、外部電源が印加され、内部電源が立ち上がる際の制御信号の不定状態により不安定動作が生じるおそれがある。
【解決手段】 内部電源生成回路１と、内部電源VDDが供給され第１制御信号D1を供給する制御回路３と、内部電源の立ち上がり時にリセット信号RSTを生成するパワーオンリセット回路２とを備え、内部電源の立ち上がり時において、リセット信号が制御回路から供給される第１制御信号の不定状態をマスクする。 （もっと読む）

【課題】電源状態通知方法及び電源状態通知回路において、実装面積を増大することなく電流回り込み現象を抑制可能とすることを目的とする。
【解決手段】第１の装置が用いる第１の電源とは異なる第２の電源を用いる第２の装置における第２の電源の切断を第１の装置に通知する電源状態通知方法において、１の電源の電源電圧は第２の電源の電源電圧とは異なり、第２の電源の電源電圧が一定電圧以下に下がると第２の電源が切断されたことを示すローレベルの通知信号を第１の装置へ通知し、一定の電圧を、通知信号が供給される第１の装置の回路がローレベルを認識する閾値レベルより高い値に設定するように構成する。 （もっと読む）

【課題】導通時の損失が低減され、２端子のダイオードとの置き換えが容易で、連続して駆動電圧を生成してＭＯＳＦＥＴのオン動作が継続できる整流装置を得る。
【解決手段】各整流回路には、ソース・ドレイン間に寄生ダイオードが内蔵され、ドレイン電極を前記陰極端子に接続しソース電極を前記陽極端子に接続したnチャネル型ＭＯＳＦＥＴと、前記陽極端子と前記陰極端子間が導通時に前記ＭＯＳＦＥＴのソース・ドレイン間の電圧を所定の電圧に昇圧する昇圧回路と、前記昇圧回路の出力を電源として供給する電源供給回路と、前記昇圧回路の出力を前記電源供給回路を介して電源とし、前記陽極端子と前記陰極端子間の電圧に応じて前記ＭＯＳＦＥＴのゲート電極に駆動信号を出力する駆動制御回路とを備え、前記第１整流回路の前記電源供給回路の出力側と前記第２整流回路の前記電源供給回路の出力側とを接続した。 （もっと読む）

【課題】 出力回路の発生する電源ノイズを低減する電源ノイズキャンセル回路において、出力回路に接続される負荷に基づいてキャンセルタイミングを設定する。
【解決手段】 電源ＶＤＤ０と接地ＧＮＤ０との間に接続されその入力端が入力端子にその出力端が出力端子に接続された出力回路と、入力端子と出力端子とに接続され、入力端子と出力端子との電位差に基づいて出力端子に電源ＶＤＤ０から流れ込む電流又は出力端子から接地ＧＮＤ０に流れ出す電流をキャンセルする電流を発生させる電源ノイズキャンセル回路とを備える。 （もっと読む）

【課題】ダイナミックコンパレータのモード切替時に影響されることなく、後段回路用に正確に入力信号電位をサンプリングできる回路を提供する。
【解決手段】入力信号源（６０）と後段回路（９０）との間にサンプリング回路（２０）が接続され、入力信号源（６０）とダイナミックコンパレータ（７０）の入力端子（８）との間に入力信号用スイッチ（３０）が接続され、さらに、コンパレータ用キャパシタ（４０）の一端は入力信号用スイッチ（３０）と入力端子（８）と間に接続され、他端は固定電位に接続されたコンパレータ回路で構成される。タイミング制御回路（５０）は、ダイナミックコンパレータが待機モードから比較モードへの切替の前に、入力信号用スイッチ（３０）を遮断状態にする制御信号を出力し、切替の後に、サンプリング回路（２０）のサンプリングを終了させる制御信号を出力する。 （もっと読む）

【課題】一つの回路でより効率的にノイズ低減を行う。
【解決手段】サンプルホールド時におけるサンプリング用のＭＯＳトランジスタＭＳＨ１、ＭＳＨ２のオン抵抗をサンプリングの速度に応じて２段階以上に切り替え可能とするように構成される。ここで、ＭＯＳトランジスタＭＳＨ１、ＭＳＨ２のオン抵抗を切り替え可能とするように電圧を可変としたサンプルホールドパルス信号φＳＨ１Ｓ、φＳＨ２Ｓを発生してＭＯＳトランジスタＭＳＨ１、ＭＳＨ２のゲートに与えるレベル調整回路２０を備える。 （もっと読む）

【課題】スイッチを閉じた場合に、電源から負荷装置に突入電流が流れ込んで、スイッチに大きな負荷がかかることを防ぐことができるスイッチ制御装置、開閉器及びスイッチ制御方法を提供する。
【解決手段】電源と負荷装置との間に接続されるスイッチ２１を制御するスイッチ制御装置２２であって、スイッチ２１の閉命令を取得する開閉命令取得部２２１と、開閉命令取得部２１が閉命令を取得した場合にスイッチ２１を閉時間だけ閉じる第１の処理と、スイッチ２１を開時間だけ開く第２の処理とを交互に行なう制御部２２５とを備え、閉命令を取得後の通電開始時にスイッチ２１の開閉を繰り返すことによってスイッチ２１に流れる突入電流を抑制する。 （もっと読む）

【課題】従来の電源スイッチ回路では、出力電流検出端子Ｓの短絡状態時に適切な回路保護ができない問題があった。
【解決手段】本発明にかかる電源スイッチ回路は、電源端子ＶＣＣと出力端子ＯＵＴとの間に接続される出力トランジスタＯＴｒと、出力トランジスタＯＴｒの導通状態を入力信号に基づき制御する出力制御部１０と、出力トランジスタとゲートが共通に接続され、出力トランジスタＯＴｒに流れる出力電流を検出するセンストランジスタＳＴｒと、センストランジスタＳＴｒにより検出された出力電流に応じた検出電圧が生成される出力電流検出端子Ｓと、検出電圧に基づき出力電流検出端子の短絡状態を検出し、出力トランジスタＯＴｒを停止する又は前記出力電流を制限する短絡制御信号を出力する短絡検出部１２と、を有する。 （もっと読む）

【課題】電圧コントローラと制御スイッチとを含む高電圧制御スイッチが提供される。
【解決手段】高電圧制御スイッチは、高電圧の制御スイッチングを２つの範囲に分割する。電圧コントローラは、入力信号が存在する範囲に基づいて印加するのに適切なオン及びオフ電圧を決定する。制御スイッチは、入力を検出し、論理入力に応じて電圧コントローラから発生した電圧を出力する。従って、高電圧制御スイッチは、高電圧スイッチング用途において高速で信頼性のある動作を提供する。 （もっと読む）

【課題】ＲＣ回路のコンポーネントを交換することなく、新しい印加のたびに調整が行われるよう、制御の対象となる少なくとも１つのパワーエレクトロニクスコンポーネントを制御するための回路を提案する。
【解決手段】本発明は、パワーエレクトロニクスコンポーネント１２の開閉を制御するための回路２６に関する。上記回路は、第１垂直枝路３３Ａと第２垂直枝路３３Ｂとから成るＨブリッジを具備する。第１垂直枝路３３Ａは、デジタル制御された第１電流生成部４０と第１スイッチ３４とから成る。第１生成部４０は、一方向に向けられた供給電流を供給するために適する。第２垂直枝路３３Ｂは、デジタル制御された第２電流生成部４４と該第２電流生成部４４に直列に接続された第２スイッチ３６とから成る。第２生成部４４は、逆方向に向けられた供給電流を供給するために適する。また、本発明は、制御デバイス、駆動方法、及び点弧子に関する。 （もっと読む）

【課題】２段構成の抵抗分圧回路で発生するノイズを低減させることのできる半導体集積回路を提供する。
【解決手段】分圧部１は、入力端子ＩＮと接地端子ＡＧＮＤとの間に直列接続された抵抗Ｒ１０〜Ｒ１７と、その各接続点と出力端子Ｏ１との間に並列に接続されたアナログスイッチＳ１０〜Ｓ１７とを有し、分圧部２は、分圧部１の出力端子Ｏ１と接地端子ＡＧＮＤとの間に直列接続された抵抗Ｒ２０〜Ｒ２５と、その各接続点と出力端子ＯＵＴとの間に並列に接続されたアナログスイッチＳ２０〜Ｓ２５とを有する。スイッチ制御部３は、アナログスイッチＳ１０〜Ｓ１７およびアナログスイッチＳ２０〜Ｓ２５のそれぞれにおいて接地電位から見て最も低インピーダンスを出力するアナログスイッチの導通時間が他のアナログスイッチの導通時間よりも長くなるようにアナログスイッチＳ１０〜Ｓ１７およびアナログスイッチＳ２０〜Ｓ２５の各スイッチの導通を制御する。 （もっと読む）

【課題】高精度な抵抗分割を小規模な回路面積で実現できるラダー抵抗回路、基準電圧生成回路、ドライバ、電気光学装置及び電子機器を提供すること。
【解決手段】ラダー抵抗回路は、複数の抵抗ユニットＲＡ１〜ＲＡｍｎ（ｍ、ｎは２以上の整数）と複数の選択ユニットＳＬＡ１〜ＳＬＡｍｎを含む。直列に接続された抵抗ユニットＲＡ１〜ＲＡｎは方向Ｄ１に沿って配置され、方向Ｄ１の反対方向を方向Ｄ３とする場合に、直列に接続された抵抗ユニットＲＡｎ＋１〜ＲＡ２ｎは方向Ｄ３に沿って配置される。方向Ｄ１に直交する方向を方向Ｄ２とする場合に、抵抗ユニットＲＡｎ＋１は抵抗ユニットＲＡｎの方向Ｄ２に配置される。選択ユニットＳＬＡｉは、抵抗ユニットＲＡｉの方向Ｄ２に配置され、抵抗ユニットＲＡｉに対応するタップに接続される。 （もっと読む）

【課題】単一導電型のトランジスタにより構成されたレベル変換回路において、小占有面積のリセット回路を提供すると共に、パルス幅の広い入力信号にも対応可能にする。
【解決手段】レベル変換回路は、出力端子ＯＵＴとロー側電源ノードＳ３との間に接続し、ゲートが第１容量素子Ｃ１Ａを介して入力端子ＩＮに接続した第１トランジスタＱ４Ａと、出力端子ＯＵＴとハイ側電源ノードＳ４との間に接続する第１電流駆動素子Ｉ１Ａとを備える。第１トランジスタＱ４Ａのゲートとロー側電源ノードＳ３との間には、ゲートが第２容量素子Ｃ２Ａを介してリセット端子ＲＳＴに接続した第２トランジスタＱ６Ａおよび、当該第２トランジスタＱ６Ａのゲートとロー側電源ノードＳ３との間に接続した第２電流駆動素子（Ｉ２Ａ／Ｂ）からなるリセット回路が設けられる。 （もっと読む）

【課題】自己のアームの半導体スイッチング素子のターンオン時のコレクタ・エミッタ過電圧の抑制のみならず、他方のアームの半導体スイッチング素子の還流ダイオードのリカバリ電圧の過電圧の抑制も可能とすることである。
【解決手段】アクティブゲート回路１２ａのリカバリ過電圧抑制手段１６ａは、電力変換器のレグを形成する一対のアームのうちの一方のアームの半導体スイッチング素子Ｓ１のターンオン時に他方のアームの還流ダイオードＤ２のリカバリ電圧の過電圧を抑制するように一方のアームの半導体スイッチング素子Ｓ１のゲート電流を調整する。 （もっと読む）