【課題】 高周波信号を制御するスイッチング回路の動作試験のコストを低減すること。
【解決手段】 本発明は、複数の入出力端子３４及び３６の間に接続されるＦＥＴ５と、複数の入出力端子３４及び３６のうち少なくとも一つとＦＥＴ５との間に接続されるキャパシタＣ５及びＣ６と、キャパシタＣ５及びＣ６と並列に接続され、ゲート電極が接地端子３８に接続されるＦＥＴ６及びＦＥＴ７と、を有するスイッチング回路の試験方法であって、接地端子３８にＦＥＴ６及びＦＥＴ７を接続状態にする電位を印加するステップと、ＦＥＴ６及びＦＥＴ７を介して、ＦＥＴ５の直流試験を実施するステップと、を備えることを特徴とするスイッチング回路の試験方法である。 （もっと読む）

【課題】レベルシフト回路の電圧変動等に起因するコモンモードノイズ発生時でもクランプすることなく、信号を伝達できるレベルシフト回路、スイッチング素子駆動回路及びインバータ装置を提供する。
【解決手段】セットパルス及びリセットパルスを発生するパルス発生回路と、セットパルスを電流に変換する第１スイッチング素子及びリセットパルスを電流に変換する第２スイッチング素子と、浮動電位側にあり、第１スイッチング素子で電流に変換された信号を電圧に変換するセット用負荷及び第２スイッチング素子で電流に変換された信号を電圧に変換するリセット用負荷と、セット用負荷の信号レベルおよびリセット用負荷の信号レベルから、制御パルス信号を再生するパルス再生回路を備えるレベルシフト回路において、セット用負荷及びリセット用負荷として非線形の負荷特性を有する回路を用いる。 （もっと読む）

【課題】出力段にＦＥＴを備えたオープンドレインのシーケンサＩＣのプルアップ抵抗の抵抗値を大きくしても、電源ユニットを確実に動作させることができる電源シーケンス回路を提供する。
【解決手段】起動信号ＥＮがハイレベルになったとき、タイミング発生回路１２が順次遅延パルスｔｐ１、ｔｐ２、ｔｐ３を発生し、シーケンス制御回路１３がＦＥＴ１４、１５、１６を順次オフにする。これにより、ＤＣ／ＤＣコンバータ２、３が順次駆動される。次に、ＦＥＴ１６がオフし、アンド回路５の出力端子がハイレベルとなった場合、ＤＣ／ＤＣコンバータ４が駆動されるとともに、デジトラ６、出力ＦＥＴ７がオンし、電源電圧の＋１２Ｖがそのまま出力される。 （もっと読む）

【課題】トランジスタの劣化を抑制する。
【解決手段】第１の期間と、第２の期間とを有する。第１の期間において、第１のトランジスタと第２のトランジスタとが交互にオンとオフとを繰り返し、第３のトランジスタと第４のトランジスタとはオフになる。第２の期間において、第１のトランジスタと第２のトランジスタとはオフになり、第３のトランジスタと第４のトランジスタとが交互にオンとオフとを繰り返す。こうして、トランジスタがオンになる時間を短くすることができるので、トランジスタの特性劣化を抑制する。 （もっと読む）

【課題】スイッチング回路や電力変換回路について、単アーム構造の場合でも導通制御端子電源の自給化を可能とする。
【解決手段】スイッチ素子１７と制御端子電源用コンデンサ２１を備え、制御端子電源用コンデンサの放電によりスイッチ素子のゲート端子に電圧を印加するようにされているスイッチング回路について、制御端子電源用コンデンサの負側端子は、主電源５の基準電圧端子１８に接続するとともに、ハーフブリッジ回路２２を介してゲート端子に選択的に接続できるようにし、制御端子電源用コンデンサの正側端子は、ハーフブリッジ回路２４を介して主電源の正側端子１５とスイッチ素子のソース端子に対して選択的に接続できるようにする。そして制御端子電源用コンデンサは、正側端子が主電源に接続することで充電がなされる一方で、負側端子がゲート端子に接続し、正側端子がソース端子に接続することで放電する。 （もっと読む）

【課題】クロスバー回路およびそのようなクロスバー回路の動作方法を提供する。
【解決手段】クロスバー回路は、データ入力経路およびデータ出力経路の配列を有し、データ出力経路は、データ入力経路を横断する。データ入力経路とデータ出力経路との間の各交差点には、ルーティング値を記憶するようにプログラムできる記憶回路と、伝送回路と、を備える、クロスバーセルが提供される。伝送動作モードにおいて、伝送回路は、データ入力経路に沿ってデータ入力を検出して、関連付けた交差点において、そのデータの指示をデータ出力経路上に出力するように、データ入力経路がデータ出力経路に連結されるべきであることを示す、ルーティング値に応答する。 （もっと読む）

【課題】従来の過電流保護回路では、構成素子の特性ばらつき等により高精度の過電流検出ができないという問題があった。
【解決手段】本発明にかかる過電流保護回路は、負荷２に供給する電流に応じた検出用電流を生成するトランジスタＱ２と、バイアス信号１に基づいて電流Ｉｒｅｆ１を生成するトランジスタ９と、バイアス信号１と異なるバイアス信号２に基づいて電流Ｉｒｅｆ２を生成するトランジスタ１０と、Ｉｒｅｆ２とＩｒｅｆ１と検出用電流とに基づいて過電流検出信号を出力するカレントミラー回路と、バイアス信号２とバイアス信号１とを生成する参照電圧生成回路１８と、を備える。さらに参照電圧生成回路１８は、バイアス信号１の出力端子とバイアス信号２の出力端子との間に設けられた抵抗素子２１と、抵抗素子２１と並列に接続されたツェナーダイオード３７と、を備える。このような回路構成により高精度の過電流検出が可能である。 （もっと読む）

【課題】電圧駆動型半導体素子の特性のばらつきによりターンオフ時にコレクタ電圧差が生じる場合であっても、電圧分担をほぼ均一にすることである。
【解決手段】直列接続された３個以上の電圧駆動型半導体素子のコレクタとゲート駆動回路との接続線を互いにコモンモードリアクトルで磁気結合させ、リアクトルの磁気結合巻線にコンデンサ及び抵抗を直列接続して一方が各々の電圧駆動型半導体素子のコレクタに接続され他方が各々のゲート抵抗に接続される電圧均一化回路２２を設け、少なくともいずれか一つの電圧均一化回路２２のリアクトルを自己以外の二つ以上の他の電圧均一化回路２２のリアクトル１６と磁気結合させたときは、自己の電圧均一化回路２２は、磁気結合した各々のリアクトル１６の磁気結合巻線にコンデンサ１７をそれぞれ直列接続して並列接続し、その並列接続された磁気結合巻線に一つにまとめた抵抗１８を直列接続する。 （もっと読む）

【課題】素子数が少なくでき、且つグランドバウンスの影響が抑えられるようにしたＢＴＬ回路を提供する。
【解決手段】トランジスタＭＰ１，ＭＰ２と、該各トランジスタＭＰ１，ＭＰ２に直列接続されたトランジスタＭＮ１，ＭＮ２とからなり、トランジスタＭＰ１とＭＮ１の共通接続点を出力端子ＯＵＴＰとし、トランジスタＭＰ２とＭＮ２の共通接続点を出力端子ＯＵＴＮとするＢＴＬ回路である。入力端子ＶＩＮの入力信号とトランジスタＭＰ１のゲート電位を反転遅延させた信号とトランジスタＭＮ２のゲート電位の信号とを入力して、出力を、トランジスタＭＮ１のゲートにそのままの位相で帰還させ、トランジスタＭＰ２のゲートに反転して帰還させるノア回路ＮＯＲ１を有する。また、入力端子ＶＩＮの入力信号とトランジスタＭＮ１のゲート電位を反転遅延させた信号とトランジスタＭＰ２のゲート電位の信号とを入力して、出力を、トランジスタＭＰ１のゲートにそのままの位相で帰還させ、トランジスタＭＮ２に反転して帰還させるナンド回路ＮＡＮＤ１を有する。 （もっと読む）

【課題】小型でかつ所要の移相量が得られる移相器を提供する。
【解決手段】第１および第２の高周波信号入出力端子1a,1bと、前記第１および第２の高周波信号入出力端子とグランド間に並列に接続された少なくとも１つの移相ユニット7a,7bと、を備え、前記各移相ユニットが、前記第１および第２の高周波信号入出力端子の間に接続された第１のインダクタ3a、前記第１のインダクタに並列接続された第１のスイッチング素子と第２のスイッチング素子の直列回路2a,2b、前記第１のスイッチング素子と第２のスイッチング素子との接続点とグランドとの間に接続された第２のインダクタと第３のインダクタの直列回路3b,3c、前記第３のインダクタに並列接続された第３のスイッチング素子2cを含む。 （もっと読む）

【課題】補償回路とプリドライバを組み込んでおり、プロセス変動に対して補償されるスルーレートを有する出力バッファを提供する。
【解決手段】補償回路３７０は、演算増幅器２５０と、増幅器の出力に結合されたゲートを有する第２のＮＦＥＴ２４０、第３のＮＦＥＴ３７１、及び実行抵抗３８１から構成される。出力バッファ３００は、ＩＣチップのコア１５０がプリドライバ３１０に制御信号をアサートする。これに応答して、プリドライバ３１０は、第１のＮＦＥＴ３２０にバッファリングされた制御信号をアサートし、第１のＮＦＥＴ３２０をオンにし、ＶＳＳレベルの出力信号をパット２３０にアサートする。 （もっと読む）

【課題】高圧ポンプの吸入弁の駆動制御では、精度向上のため弁体を迅速に動作させるとともに、電磁コイル１７に通電する電力の消費を抑える必要がある。
【解決手段】制御すべき目標の電流値（目標値ｉｐ）と電流ｉ１７に相当する電流検出抵抗１０３の電圧降下の偏差に応じて、スイッチ素子１０１をＰＷＭ制御する。ＰＷＭ制御では、電磁コイル１７に流れる電流ｉ１７は、スイッチ素子１０１がオンの時にはバッテリ１００から、オフの時には電磁コイル１７のエネルギーがダイオード１０４の導通で流れ、目標値になるように制御される。電流ｉ１７の遮断は、スイッチ素子１０１と１０２を同時にオフする。電磁コイル１７に流れる電流ｉ１７を電流検出抵抗１０３で電圧に変換して制御回路１０５で読み取る。 （もっと読む）

【課題】アンテナスイッチのコスト削減を図る観点から、特に、アンテナスイッチをシリコン基板上に形成された電界効果トランジスタから構成する場合であっても、アンテナスイッチで発生する高調波歪みをできるだけ低減できる技術を提供する。
【解決手段】ＴＸシリーズトランジスタＳＥ（ＴＸ），ＲＸシリーズトランジスタＳＥ（ＲＸ）およびＲＸシャントトランジスタＳＨ（ＲＸ）を低耐圧ＭＩＳＦＥＴＱ_Ｎから構成する一方、ＴＸシャントトランジスタを高耐圧ＭＩＳＦＥＴＱ_Ｈから構成する。これにより、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する高耐圧ＭＩＳＦＥＴＱ_Ｈの直列接続数を少なくすることで、直列接続された各高耐圧ＭＩＳＦＥＴＱ_Ｈに印加される電圧振幅の不均一性を抑制する。この結果、高次高調波の発生を抑制することができる。 （もっと読む）

【課題】要求仕様に応じて電気的特性を適切に切り替えることが可能な半導体装置を提供する。
【解決手段】半導体装置１０１は、スイッチング損失および飽和電圧損失が互いに異なる複数の半導体スイッチ素子１１，１２と、複数の半導体スイッチ素子１１，１２のいずれかを選択し、選択した半導体スイッチ素子を駆動する選択駆動部５１と、複数の半導体スイッチ素子１１，１２および選択駆動部５１を収容するケースＫとを備える。 （もっと読む）

【課題】回路面積を削減しつつ、より適切に電流を制限することが可能な電流制限回路を提供する。
【解決手段】電流制限回路は、第１の端子と、第１の端子との間に負荷回路を接続した場合に、第１の端子よりも電位が低くなる第２の端子と、第１の端子と第２の端子との間に接続され、ｎ型ＭＯＳトランジスタである第１のトランジスタと、第１のトランジスタのソースと第２の端子との間に接続され、ＭＯＳトランジスタである第２のトランジスタと、第２のトランジスタのソース・ドレイン間の電圧を検知し、検知された検知電圧に基づいて、第１のトランジスタのゲートに印加する第１の電圧を制御する第１の制御回路と、第２のトランジスタのゲートに印加する第２の電圧を制御する第２の制御回路と、を備える。 （もっと読む）

【課題】ＳＬＶＳを多値化して、多値のＣＭＬ及び２値のＳＬＶＳと比べ１ビット当りの消費電力を削減し、ＳＬＶＳの多値化に際して生じる論理値の違いによる電源電流の変動を補償した多値論理ドライバを提供する。
【解決手段】第１、２の差動プッシュプル回路（ＤＰＰ）は各々対応する第１、２の差動入力を受け、各々第１〜４のトランジスタ（Ｔｒ）を含み、第１、３のＴｒのドレーン（Ｄ）は電源に接続され、第２、４のＴｒのソース（Ｓ）は接地され、第１、３のＴｒのゲート（Ｇ）は正入力に接続され、第２、４のＴｒのＧは補入力に接続され、第１のＴｒのＳと第２のＴｒのＤ及び第３のＴｒのＳと第４のＴｒのＤは第１、２のＤＰＰに亘り正・補各々コモン接続されて単一の差動出力を形成し、第１、２のＤＰＰを構成する各４個のＴｒのオン時の抵抗値は差動出力に接続される伝送路の特性抵抗値Ｚｏを単位として各々３／２、３に設定されている。 （もっと読む）

【課題】ＲＦリーク電圧によるスイッチドライバ回路の動作不良を回避する。
【解決手段】ＲＦ信号切替回路は、複数のＲＦ信号ポートを選択的に切替えてアンテナポートに接続するＲＦスイッチ３００ａ，３００ｂと、ＲＦスイッチの制御端子７００に制御信号を供給し、ＲＦスイッチのオン・オフを制御するスイッチドライバ２００と、制御端子７００と接地端子との間に設けられ、制御端子のＥＳＤ電圧が所定値を超えた時、制御端子を接地するＥＳＤ保護回路６００と、制御端子と接地端子との間に設けられ、制御端子のＲＦリーク電圧が所定値を超えた時、制御端子から接地へＲＦリーク電圧をショートするＲＦリーク電圧抑圧回路と、を備える。 （もっと読む）

【課題】容易に計算でき、出力精度を高め得るとともに，初期化させる必要な半導体集積回路及び種種の応用に対して高精度且つ有効なリセット信号を提供する。
【解決手段】電源電圧が一定のクランプ電圧レベルを超えると電源電圧の上昇に従って電圧が上昇するチャージクランプ回路と、電源電圧の上昇に基づき一定比率で電圧が上昇する分圧回路と、該チャージクランプ回路の出力と該分圧回路の出力を比較してチャージクランプ回路の出力電圧が上回った場合にリセット信号を出力するコンパレータ回路からなり、さらに、該比較回路の出力から出されるリセット信号を保持するヒステリシス回路を有するパワーオンリセット回路を提供する。 （もっと読む）

【課題】容量性負荷の充放電回路における省電力効果を高めること。
【解決手段】容量性負荷の充放電回路は、充放電部と、蓄電素子と、電位調整部と、経路選択部とを有する。充放電部は、容量性負荷の電位がアナログ信号の電位変化パターンに倣って変化するように容量性負荷に対する充放電を行う。蓄電素子は、電源部からの電流によって充電されるとともに容量性負荷に対する充電時の電流源となる。電位調整部は、蓄電素子が有する低電位側端子の電位を、アナログ信号の電位よりも所定量低くするように調整する。経路選択部は、容量性負荷からの電荷を電源部と蓄電素子の少なくとも一方に流す回生経路と、容量性負荷からの電荷をグランド側に流す放電経路とを、アナログ信号の電位に応じて選択する。 （もっと読む）

【課題】半導体集積回路にＤＡコンバータが内蔵され、且つ、上記ＤＡコンバータとデジタル回路とでパッドが共有される場合のアナログ電源電圧の動作範囲を改善する。
【解決手段】複数の抵抗が結合されて成るラダー抵抗回路を含むＲ−２Ｒ型ＤＡコンバータ（１０６）と、デジタル信号の入出力を可能とするデジタル回路（６０１）と、上記ＤＡコンバータの出力ポートと上記デジタル回路の入出力ポートとの間で共有されるパッド（６０２）とを設ける。そして、上記Ｒ−２Ｒ型ＤＡコンバータが非アクティブ状態とされるとき、上記ラダー抵抗回路を上記Ｒ−２Ｒ型ＤＡコンバータから切り放すためのスイッチ制御回路（２０）を設け、上記ＤＡコンバータのアナログ信号出力ポートを導電ライン（３２０）によって上記パッドに直結することで、アナログ電源電圧の動作範囲を拡大する。 （もっと読む）