【課題】ブリッジ回路を構成する高速スイッチング素子を駆動対象とする場合でも、セルフターンオンの発生を防止できる駆動回路を提供する。
【解決手段】ＳＪ−ＭＯＳＦＥＴであるＮチャネルＭＯＳＦＥＴ３Ｈ，３ＬによりＨブリッジ回路１を構成する場合に、駆動回路２１を、ＮチャネルＭＯＳＦＥＴ３のソースとゲートとの間に磁気結合構造２２を設け、ＮチャネルＭＯＳＦＥＴ３Ｈがターンオンした際に、オフ状態に維持されるＮチャネルＭＯＳＦＥＴ３Ｌの寄生ダイオード５Ｌに短絡電流が瞬間的に流れると、ＮチャネルＭＯＳＦＥＴ３Ｌのソースに発生する電圧変動に基づいてゲートに誘導される電圧変動を打ち消すため、磁気結合構造２２Ｌを、ＰＮＰトランジスタ８ＬのコレクタとＮチャネルＭＯＳＦＥＴ３のゲートとの間を接続する駆動側配線２４Ｌを、ＮチャネルＭＯＳＦＥＴ３Ｌのソース配線２３Ｌに対して同相で磁気結合させて構成する。 （もっと読む）

【課題】演算器等によりデューティー比を求めることなく、目標電流値に応じたデューティー比を自動で調整できる電磁誘導負荷の制御装置を提供する。
【解決手段】直流電源と接地間に、スイッチングデバイスＱおよび電磁誘導負荷１００を直列に接続した回路において、スイッチングデバイスＱのＰＷＭ駆動中のオフ時の回生電流を検出する電流センサ１１と、検出された検出電流が目標電流値よりも小さくなったときに電流検知信号Ｉｄｅｔｅｃｔを出力する電流検知回路１２と、所定周波数のクロック信号と前記電流検知信号Ｉｄｅｔｅｃｔを入力とし、前記Ｉｄｅｔｅｃｔが立ち上がってから前記クロック信号が立ち下がるまでの期間ハイレベル又はローレベルとなるＰＷＭ信号Ｖｐｗｍを生成するＰＷＭ信号生成回路１３と、前記ＰＷＭ信号ＶｐｗｍによってスイッチングデバイスＱを駆動制御するドライブ回路１４と、を備えた。 （もっと読む）

【課題】トランジスタ素子のソース電極とドレイン電極との間の電圧変化がトランジスタ素子のオープン故障又は過電流のどちらによるものなのかを正確に判定すること。
【解決手段】制御回路５０は、抵抗素子Ｒを流れる電流値を検出し、過電流検出回路４０によって検出された電圧値が所定値以上である場合、電流値が第１判定値以上であるか否かを判別し、電流値が第１判定値以上である場合、トランジスタ素子Ｔのオープン故障が発生したと判定し、電流値が第１判定値未満である場合には、過電流が発生したと判定する。 （もっと読む）

【課題】消費電力を低減したマルチプレクサを提供する。
【解決手段】マルチプレクサ１００は、複数の差動信号を受け、制御信号に応じたひとつを選択して出力ポートＰｏから出力する。複数の差動入力ポートＰｉ_１〜Ｐｉ_５には、複数の差動信号Ａ〜Ｅそれぞれが入力される。バッファＢＵＦ_１〜ＢＵＦ_５は、複数の差動入力ポートＰｉ_１〜Ｐｉ_５ごとに設けられ、それぞれが、対応する差動入力ポートと接続される差動入力端子Ｄｉと、出力ポートＰｏと接続される差動出力端子Ｄｏを有する。バッファＢＵＦは、差動入力端子Ｄｉに入力される差動信号に応じた差動信号を出力するイネーブル状態と、消費電流が実質的にゼロとなり、その差動出力端子がハイインピーダンスとなるディスエーブル状態と、が制御信号に応じて切りかえ可能に構成される。 （もっと読む）

【課題】回路に設けた容量をソフトスタート機能と共用可能でき、タイマ時間の設定の自由度が高くて精度の良いタイマ機能を実現可能な信号生成回路を提供する。
【解決手段】電流供給回路11から供給する電流Issを、回路に設けた共用する容量(Css)12に供給するとともに、差動増幅器21の比較入力としてクランプ回路20に加える。クランプ回路20は、容量(Css)12の電流供給回路11側端子電圧Vssとソフトスタート完了指示電圧Vc10を比較することにより、端子電圧Vssがソフトスタート完了電圧Vc1を上回った場合に、容量(Css)12に供給される電流Issを全て引き込むようしてクランプ機能を働かせる。クランプ回路20がクランプ作動状態に入る少し前に、差動増幅器21の出力Vo1が単相増幅器31のしきい値電圧Vtaを過ぎると、電流Issの切り替え(電流値Iss1から電流値Iss2への切り替え)が行われる。 （もっと読む）

【課題】同一の電源に接続された複数の過電流保護装置どうしで、リトライ動作を実行するタイミングに時間差を持たせることが可能な過電流保護装置、及び過電流保護システムを提供する。
【解決手段】ＩＣ回路５１-1のＦＥＴ（Ｑ１）をオンとした際に、バッテリ電圧ＶＢＡが閾値電圧以下となった場合には、各ＩＣ回路のＦＥＴ（Ｑ１）を全てオフとし、更に、ＦＥＴ（Ｑ１）のオンからバッテリ電圧ＶＢＡが閾値電圧以下となるまでの時間を計時する。この時間が４００μsec未満であれば、カウント値Ｎをインクリメントする。その後、ランダムに設定された待機時間Ｔｐが経過した後、再度ＦＥＴ（Ｑ１）をオンとする動作を繰り返し、カウント値Ｎが７に達した時点で、ＩＣ回路５１-1のＦＥＴ（Ｑ１）をオフ状態に保持する。従って、デッドショートの発生している負荷駆動用の回路のみを確実に停止させ、それ以外の負荷駆動用の回路の駆動を継続させることができる。 （もっと読む）

【課題】液晶表示パネルを駆動するソースドライバのソースアンプの振幅差偏差を向上する。
【解決手段】液晶表示パネルを駆動するソースドライバ１００が、画素データＤ_ＩＮに対応する階調電圧を出力するＤ／Ａコンバータ２３と、階調電圧に対応する駆動電圧を出力するソースアンプ２５とを備えている。ソースアンプ２５は、第１及び第２ＮＭＯＳトランジスタＭＮ１１，ＭＮ１２を含むＮＭＯＳ差動対と、第１及び第２ＰＭＯＳトランジスタＭＰ１１，ＭＰ１２を含むＰＭＯＳ差動対と、ＮＭＯＳ差動対とＰＭＯＳ差動対に流れる電流に応じて駆動電圧を出力する出力回路部（２，３）と、第１及び第２入力レベル変換回路４、５とを備えている。第１及び第２入力レベル変換回路４、５は、ソースアンプ２５に入力される階調電圧と、ソースアンプ２５の入力にフィードバックされる駆動電圧とに対し、駆動電圧の極性及び／又は階調電圧に応じて入力レベル変換を行う。 （もっと読む）

【課題】より簡単な構成で、正弦波と同様に緩やかに変化する波形でスイッチング素子を制御できる信号出力回路を提供する。
【解決手段】ＮチャネルＭＯＳＦＥＴ８Ｔは、ゲートに与えられるＰＷＭ信号のレベル変化に応じてカレントミラー回路７の動作を制御し、カレントミラー回路７が動作すると電流源６が発生した電流がミラー電流として流れ、ＮチャネルＭＯＳＦＥＴ１のゲートを介してゲート−ソース間の容量成分に充電されている電荷を放電させる電流が流れる。カレントミラー回路７の動作が停止すると、カレントミラー回路５より電流源６を介して流れる電流が、ＮチャネルＭＯＳＦＥＴ１のゲートに充電電流として供給される。 （もっと読む）

【課題】本発明は、安価かつ容易に歪特性の劣化を抑制できる検出回路とそれを用いた半導体装置を提供することを目的とする。
【解決手段】電力増幅器とアンテナの間に配置された方向性結合器の結合線路両端の信号を用いて、該電力増幅器の歪特性劣化を検出する回路であって、該結合線路の結合端子の電力を移相および減衰する移相・減衰器と、該移相・減衰器からの出力電力と、該結合線路のアイソレーション端子の電力の差分を出力する手段と、該差分をＤＣ信号に変換する検波回路と、該ＤＣ信号の電圧レベルが所定値よりも高いかを判定する比較回路とを備える。そして、該移相・減衰器は、該電力増幅器の歪特性が劣化する該アンテナ端の負荷状態において、該移相・減衰器が出力する信号の位相が該アイソレーション端子の信号の位相と１８０°の位相差になるように該結合端子の電力を移相することを特徴とする。 （もっと読む）

【課題】貫通電流を防止するレベルシフト回路
【解決手段】従来のレベルシフト回路にＰＭＯＳトランジスタＭＰ３およびＭＰ４ならびにレベルシフト回路の出力信号をフィードバックするスイッチ制御回路を追加することで、従来回路の問題点であった貫通電流の流れる時間を減らし、消費電力を低減させ、かつ実装面積の増加を抑えながら高速動作させる。 （もっと読む）

【課題】省電力化および信頼性の向上、または小面積化を実現可能な半導体装置を提供する。
【解決手段】電源遮断が行われない内部電源Ｖｉｎｔ０と電源遮断が行われる内部電源Ｖｉｎｔ１との間を接続する電源スイッチＳＷと、電源遮断が行われる内部電源Ｖｉｎｔ１の電圧を判定する内部電圧判定回路ＶＩＮＴＤＥＴを設ける。電源遮断が行われる内部電源Ｖｉｎｔ１は、外部電源Ｖｅｘｔからレギュレータ回路ＶＲＥＧを用いて生成する。Ｖｉｎｔ１の電源遮断時は、ＳＷをオフにし、ＶＲＥＧのオフおよびＶＲＥＧ出力の接地電位ＧＮＤへのショートを行い、Ｖｉｎｔ１の電源復帰時は、ＶＲＥＧのオンおよびショートの解除を行い、上昇したＶｉｎｔ１の電圧をＶＩＮＴＤＥＴで判定した上で回路ブロックＢＬＫ１の動作開始およびＳＷのオンを行う。 （もっと読む）

【課題】増幅回路の雑音指数の劣化を抑制すること。
【解決手段】送信端子Ｔｘから入力された送信信号を前記共通端子ＡＮＴに接続する送信スイッチＳＷ１と、前記共通端子から入力された受信信号を増幅し、受信端子Ｒｘに出力する増幅回路９０と、前記共通端子から他のスイッチを介さず入力された前記受信信号を前記増幅回路に接続する第１受信スイッチＳＷ２と、前記共通端子と前記受信端子との間で前記第１受信スイッチとは並列に接続され、前記共通端子から入力された前記受信信号を前記増幅回路とは別の経路で前記受信端子に接続する第２受信スイッチＳＷ３と、を具備する電子回路。 （もっと読む）

【課題】高耐圧で低抵抗なダイオード及びスイッチを構成する電力用半導体装置を提供すること。
【解決手段】ソースが整流素子のアノードとなる第１のトランジスタと、第１のトランジスタより高耐圧で、ソースが第１のトランジスタのドレインに接続され、ゲートが第１のトランジスタのソースに接続され、ドレインが整流素子のカソードとなるディプレッション型の第２のトランジスタと、第１のトランジスタより高耐圧で、ドレインが第２のトランジスタと共通に接続されたディプレッション型の第３のトランジスタと、第１のトランジスタのソースの電圧と第３のトランジスタのソースの電圧とを比較し、第１のトランジスタのゲート電圧を制御する比較器と、を備える構成とする。 （もっと読む）

【課題】従来技術によれば、過電流が発生した場合、比較器が過電流閾値との比較を行い、ＭＯＳＦＥＴをオフさせる構成となっている。この構成ではＭＯＳＦＥＴをオフした場合にＭＯＳＦＥＴのドレイン・ソース間電圧がＶＢ−ＧＮＤの値となり、その後に比較器がモニターした場合、ドレイン・ソース間電圧が過電流閾値を越えてしまうため、比較器は再び過電流と検知してしまうため、正常状態に復帰することができない。
【解決手段】過電流時に、ＭＯＳＦＥＳＴのドレイン・ソース間電圧が過電流閾値よりも大きくなった場合、ＭＯＳＦＥＴをオフする。その後、ＣＰＵがモータ端子の天絡、地絡を検出するために、モータ端子電圧のＡ／Ｄ値を用いて故障の診断を行う。その際、過電流検知の方法としてはコンパレータを用いるシートベルトリトラクタ用モータ制御装置を提供する。 （もっと読む）

【課題】ＦＥＴをオン状態に維持するための電流を従来よりも低減することができる負荷駆動装置を提供する。
【解決手段】ＦＥＴ１１のソースは、ヒューズ２を介してバッテリ電圧＋Ｖに接続され、ＦＥＴ１１のドレインには電気負荷１を接続してある。ＦＥＴ１１のゲートには、コンデンサ１２１と抵抗１２２で構成される直列回路１２のコンデンサ１２１と抵抗１２２との接続ノードが接続されている。直列回路１２には、ＦＥＴ１４を直列に接続している。コンデンサ１２１の両端には、ＦＥＴ１５のソース、ドレインが接続されている。ＦＥＴ１５のゲートには、抵抗１６と抵抗１８との接続ノードが接続されている。抵抗１７には、ＦＥＴ１８を接続している。 （もっと読む）

【課題】 高電位側スイッチング素子の導通を示す第１状態から前記高電位側スイッチングデバイスの非導通を示す第２状態への遷移、または前記第２状態から前記第１状態への遷移に伴い発生する過渡的な電圧ノイズに曝された場合であっても誤信号が発生することのない半導体回路を提供する。
【解決手段】 高電位側スイッチング素子駆動回路１は、レベルシフト回路２の第１の負荷抵抗２８、２８に発生するオン側、オフ側の第１のレベルシフト済み信号Ｓ４、Ｓ５のうち少なくとものいずれか一方に信号が発生したときに、第２の負荷抵抗３０、２９に同時に発生する第２のレベルシフト済み信号Ｓ６、Ｓ７によって制御され、他方の出力が発生しないようにレベルシフトの出力を抑制する短絡手段３１、３２を有する。 （もっと読む）

【課題】発振回路と信号入出力回路とを切り替えて使用可能な半導体装置、及びその制御方法を提供することである。
【解決手段】本発明にかかる半導体装置は、発振素子１が接続可能な第１及び第２の外部接続端子２、３と、反転増幅器４と、反転増幅器の出力側と入力側との間に接続されたフィードバック抵抗５と、反転増幅器４の入力側に接続されたカップリング容量１１に印加されるバイアスを安定化するバイアス安定化回路６と、第１の信号入出力部７と、第２の信号入出力部８と、を備える。半導体装置を発振回路として使用する場合は、反転増幅器４およびバイアス安定化回路６を動作状態とし、第１及び第２の信号入出力部７、８を停止状態とする。信号入出力回路として使用する場合は、反転増幅器４およびバイアス安定化回路６を停止状態とし、第１及び第２の信号入出力部７、８を動作状態とする。 （もっと読む）

【課題】ＰＫＧの設計期間を遅延させることなくクロストーク耐性を向上させることが可能な半導体集積回路を提供する。
【解決手段】複数の信号配線を有するＣｈｉｐ２０において、一の信号配線と前記一の信号配線に隣接する一方の隣接信号配線と前記一の信号配線に隣接する他方の隣接信号配線との間で生じるクロストークの発生量を抑制するための補正係数３１と、前記一の信号配線に送出される一の信号、前記一方の隣接信号配線に送出される一方の隣接信号、および前記他方の隣接信号配線に送出される他方の隣接信号の組み合わせパターンと、に基づいて、前記一の信号のスルーレートの低減度合を示す補正量を演算する補正量演算部４２ａ〜４２ｃと、前記補正量に基づいて、前記一の信号のスルーレートを調整するドライバ４１ａ〜４１ｃと、を備える。 （もっと読む）

【課題】短いパルスの制御信号であってもデッドタイムを確実に生成することができる。
【解決手段】外付け抵抗Ｒ１に応じて所定の電流Ｉ２を発生させ、デッドタイム制御信号Ｓ３及び所定のコンパレータ信号Ｓ２に基づいて、デッドタイム制御信号Ｓ３の立ち上がり及び立ち下がりから所定の遅延時間ｔ３だけ遅延させてデッドタイム生成信号Ｓ４を発生する。デッドタイム生成信号Ｓ４に基づいて電流Ｉ２を用いてコンデンサＣ１を充電し又は放電することを制御する。コンデンサＣ１の電圧Ｖｃを所定のしきい値電圧Ｖｔｈと比較して、電圧Ｖｃがしきい値電圧Ｖｔｈを超えたときにコンパレータ信号Ｓ２を発生させてデッドタイム生成信号Ｓ４を停止してデッドタイムを生成する。 （もっと読む）

【課題】アイソレーションを改善した半導体スイッチを提供する。
【解決手段】第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に接続されたスルーＦＥＴ及び前記第２の端子と第１の接地端子との間に接続されたシャントＦＥＴを有してなるスイッチ部と、前記スルーＦＥＴを駆動する第１の制御端子と、前記シャントＦＥＴを駆動する第２の制御端子と、前記スイッチ部と同一の基板に設けられ前記第１の制御端子及び前記第２の制御端子に差動出力する駆動回路と、を備えたことを特徴とする半導体スイッチが提供される。 （もっと読む）