【課題】アイソレーションを改善した半導体スイッチを提供する。
【解決手段】第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に接続されたスルーＦＥＴ及び前記第２の端子と第１の接地端子との間に接続されたシャントＦＥＴを有してなるスイッチ部と、前記スルーＦＥＴを駆動する第１の制御端子と、前記シャントＦＥＴを駆動する第２の制御端子と、前記スイッチ部と同一の基板に設けられ前記第１の制御端子及び前記第２の制御端子に差動出力する駆動回路と、を備えたことを特徴とする半導体スイッチが提供される。 （もっと読む）

【課題】パワー半導体素子を駆動するためのドライバを低コストで得ることが可能な半導体装置およびそれを備えた電子機器を提供する。
【解決手段】半導体装置１０１は、ノーマリーオン型の第５の電界効果トランジスタ１６，１７を含み、入力信号処理部６５から受けたスイッチング制御信号の基準電圧をシフトした信号を出力するためのレベルシフト部６２と、ノーマリーオン型の第１の電界効果トランジスタ５１および第３の電界効果トランジスタ５３と、ノーマリーオフ型の第２の電界効果トランジスタ５２および第４の電界効果トランジスタ５４とを備え、レベルシフト部６２、第１の電界効果トランジスタ５１および第３の電界効果トランジスタ５３は第１の半導体チップ７１に含まれている。 （もっと読む）

【課題】誤って接続された負荷状態の検出が可能な、電気負荷用の駆動回路を提供する。
【解決手段】電子回路(100)を開示し、この電子回路は、駆動する負荷(LD)に接続可能なノード(EX)、及びこのノードに接続された第１端子を有し、活性状態と非活性状態との間で切り替えることができるパワーデバイス(PD)を具えている。この回路はさらに：上記ノードに接続された出力端子を有し、少なくとも上記パワーデバイスが非活性状態にされている際にイネーブル状態にすることのできる電流発生器(I)と；上記ノードの電圧(V(EX))と基準電圧(V(REF))との比較器(CP)を具え、この比較器は比較結果(RESETN)を得るように構成され、この比較結果から、負荷の上記ノードへの電気接続の異なる状態を検出することができる。 （もっと読む）

【課題】複数の機能を備える光電センサユニットにおいてユーザの用途やワークに応じた設定を容易に設定可能とすることで、光電センサユニットが有する能力を適切に引き出すことができる光電センサユニットを提供すること。
【解決手段】検出機能及び表示機能を定める複数の設定パラメータの設定内容を初期化する通常の初期化処理を実行する通常初期化モードと、ユーザの用途に応じて一部の設定パラメータを推奨される設定内容に変更した上で、残りの設定パラメータを初期化する特別初期化モードのいずれかを選択する設定画面を表示し、特別初期化処理が実行されると、複数の設定パラメータの組み合わせが推奨される設定内容に自動的に設定される。 （もっと読む）

【課題】 電力用半導体をターンオフするために負電圧の電源を用いない単純な構成で、ゲート閾値電圧が低い電力用半導体素子でも、高速かつ確実に遮断させることを目的とする。
【解決手段】 主端子と制御基準端子と制御端子とを有しこの制御端子と制御基準端子との間に充電される電荷を制御して主端子と制御基準端子との間を流れる電流を制御するよう構成された電力用半導体を駆動する電力用半導体の駆動回路において、電源端子とグランド端子とを有する電源を備え、電源端子と制御端子の間に充電用制御回路を、制御基準端子とグランド端子の間に充電用スイッチを、電源端子と制御基準端子の間に放電用制御回路を、制御端子とグランド端子の間に放電用スイッチを、設けた。 （もっと読む）

【課題】誘導性負荷制御装置にて、誘導性負荷のグランドショートを検出しフェイルセーフを実施することと、誘導性負荷の電流制御を精度良く実施することとを両立させる。
【解決手段】装置１では、負荷Ｌの上流側と下流側とにスイッチング素子ＱＨ，ＱＬ（以下単に、ＱＨ，ＱＬ）があり、負荷ＬとＱＬとの間に電流検出用抵抗Ｒ０がある。そして、還流用ダイオード１１と、抵抗Ｒ０の両端電圧を入力とする差動増幅回路１３と、マイコン１５とを備え、マイコン１５は、ＱＨ，ＱＬの駆動信号ＤＬＨ，ＤＬＬのデューティ比を上記回路１３の出力電圧に基づき、負荷Ｌの電流が目標値となるように調節するが、駆動信号ＤＬＨの位相を微小一定時間だけ遅らせた信号を、駆動信号ＤＬＬとして出力する。更に、負荷Ｌの下流側電圧ＶＬＬがＤＬＨ＝ハイ且つＤＬＬ＝ローの期間にて規定値以上にならないと判定すると、グランドショートと判断しＱＨをオフに固定する。 （もっと読む）

【課題】初期不良を効率的に排除する。
【解決手段】端子１１ａ、１１ｍと、端子１１ａ、１１ｍ間を直列形態で接続する第１〜第２ｎ＋１（ｎは１以上の整数）の抵抗素子（抵抗素子群１２）と、第１の抵抗素子の一端が接続される端子１１ａを第０のノードとし、第２ｎ＋１の抵抗素子の他端が接続される端子１１ｍを第２ｎ＋１のノードとし、第ｉ（ｉ＝１〜２ｎの整数）の抵抗素子の他端および第ｉ＋１の抵抗素子の一端の接続点を第ｉのノードとし、第０〜第２ｎ＋１のノードのいずれか一点を選択して出力可能とする選択回路１４と、第２ｋ（ｋ＝０〜ｎの整数）のノードを全て短絡可能とするスイッチ群１５ａと、第２ｋ＋１のノードを全て短絡可能とする第２のスイッチ群１５ｂと、を備える。第２ｋのノード、第２ｋ＋１のノードを全て短絡状態とし、その後、端子１１ａ、１１ｍ間に所定の電圧を一時的に印加する。 （もっと読む）

【課題】アンテナスイッチのスイッチング用トランジスタにＳＯＩ ＭＯＳＦＥＴを用いながら、高調波歪を大幅に低減する。
【解決手段】アンテナスイッチの受信分路スルーＭＯＳＦＥＴグループ１３を構成するトランジスタ４４〜４８のドレイン−ゲート間の片方に静電容量素子５４〜５８を付加することにより、ソース−ゲート間とドレイン−ゲート間の電圧振幅が同じでなくなる。その結果、ソース−ドレイン間寄生容量の電圧依存は、電圧の極性に対して非対称となる。この非対称性は、同様の非対称性を有する信号歪を発生させるので、それを基板容量の電圧依存による２次高調波と同等の振幅と逆の位相を持つように設定することにより、２次高調波歪を打ち消すことができ、２次高調波歪を低減することができる。 （もっと読む）

【課題】電圧を印加した際に、所定のデューティ比で通電して作動する負荷を制御するための半導体素子を過電流から保護する半導体素子の保護装置を提供する。
【解決手段】負荷の駆動、停止を制御するための半導体素子として、１５０℃におけるオン抵抗が（７）式を満足するパワーＭＯＳＦＥＴ（Ｑ１）を用いる。また、モニタ電圧生成回路１３により、負荷電流ＩＬに比例したモニタ電圧ＶＭＯを発生し、このモニタ電圧ＶＭＯと、第１基準電圧Ｖref1〜第４基準電圧Ｖref4とを比較することにより、カウンタの累積カウント値を変更するためのポイント数を設定する。従って、過電流の度合いが大きいほど累積カウント値が早く上限カウント値２５５に到達させることができ、半導体素子を遮断して負荷回路を保護することができる。 （もっと読む）

【課題】同時スイッチングノイズを低減するスイッチング制御回路を提供する。
【解決手段】本発明のスイッチング制御回路は、入力端子１、出力端子２及びスイッチング素子を有する出力回路１０と、出力回路１０のスイッチング素子の制御端子に接続され、出力回路１０の出力信号が変化する期間において、入力信号を制御する第１の回路２０と、第１の回路２０の制御端子に接続され、出力回路１０の出力信号が変化する期間において、第１の回路２０に流れる電流を制御する制御信号を生成する第２の回路３０と、を備えている。 （もっと読む）

【課題】リカバリサージ電圧のピーク値が大きくなるのを抑制する。
【解決手段】バッテリ２９とフィルムキャパシタ２１とトランジスタ２３，２５とゲート抵抗２４，２６とフライホイールダイオード２２と電流センサ２７と制御ユニット３０とを備え、制御ユニット３０は、電流センサ２７により検出される負荷電流が所定値以下のときにはトランジスタ２３，２５のうち一方だけ（例えば、トランジスタ２３だけ）にオンとするための信号を出力し、負荷電流が所定値より大きいときにはトランジスタ２３，２５の両方にオンとするための信号を出力する。これにより、大きなゲート抵抗を用いることなくリカバリサージ電圧のピーク値が大きくなるのを抑制することができ、ゲート抵抗による損失も抑制することができる。 （もっと読む）

【課題】出力回路の出力バッファに備えるＭＯＳトランジスタの閾値電圧がばらついても、このＭＯＳトランジスタのｏｆｆ動作時における出力信号のスルーレートのばらつきを抑制する。
【解決手段】出力回路は、出力バッファ８のＮＭＯＳトランジスタ１５と、このトランジスタ１５をｏｎ動作させるためのトランジスタｏｎ動作駆動回路５１と、このトランジスタ１５をｏｆｆ動作させるためのＳＷ機能付電流源５２と、前記トランジスタｏｎ動作駆動回路５１と前記ＳＷ機能付電流源５２との各々を制御する駆動制御回路５０とにより構成される。前記ＳＷ機能付電流源５２の電流は、前記出力バッファ８のＮＭＯＳトランジスタ１５のゲート電圧が閾値電圧Ｖｔｈのばらつき範囲内でばらついても、一定の電流値でゲート端子の電荷を引き抜く。 （もっと読む）

【課題】 フォトカプラやＤＣ−ＤＣコンバータを用いない無電圧接点入力回路を提供する。
【解決手段】 信号入力部１に入力された無電圧接点信号が「開」か「閉」かを判断するＣＰＵ２と、入力された無電圧接点信号を、Ｈ／Ｌ信号としてＣＰＵ２に通知するためのインターフェース回路３とを有し、インターフェース回路３は、信号入力部１にコンデンサを設け、ＣＰＵ２の入力ポートＰｉに無電圧接点信号の開／閉に対応するＨ／Ｌ信号を出力する出力トランジスタＴｒ４と、コンデンサＣ１，Ｃ２を充電すると共に出力トランジスタＴｒ４を起動するための起動トランジスタＴｒ１と、コンデンサＣ１，Ｃ２の充電電荷を放電させるための放電トランジスタＴｒ２とを備え、ＣＰＵ２が入力ポートＰｉに入力される信号Ｈ／Ｌの状態を所定のタイミングで見ることで無電圧接点信号の開／閉を判断する。 （もっと読む）

【課題】 部品点数が少なく、簡単な回路で構成でき、複数の楽音信号を１本の信号経路で送信又は受信できる楽音信号送信装置及び楽音信号受信装置を提供する。
【解決手段】 １ビットＡ／Ｄ変換部１Ｌ及び１Ｒにより、電子楽器などから入力された複数のアナログ楽音信号は各々１ビットデジタル信号に変換され、重み付け部２Ｌ及び２Ｒによりこれらの各１ビットデジタル信号は重み付け加算されて、出力部３により出力されることになると共に、受信部４により受信された重み付け加算信号は、分離部５により各１ビットデジタル信号に分離変換され、さらにＤ／Ａ変換部６により、アナログ信号に復調されることになる。 （もっと読む）

【課題】従来の電源電圧検出回路は、電源電圧起動時等において安定した電源電圧を供給することができないという問題があった。
【解決手段】本発明にかかる電源電圧検出回路は、電源電圧ＶＤＤに基づいて基準信号を生成する基準電圧源１００と、基準信号に基づいて両端子間を流れる電流が制御されるスイッチ１０１と、電源電圧とスイッチ１０１の一方の端子との間に直列に接続され、電源電圧に応じた制御電圧を生成し、出力する電圧生成回路１０２と、制御電圧に基づいて、電源電圧を出力するか否かを制御するスイッチ１０７と、を備える。このような回路構成により、安定した電源電圧を供給することができる。 （もっと読む）

【課題】チップサイズを大きくすることなく、出力アンプ毎に最適な駆動能力を設定することができる表示装置駆動回路を提供することである。
【解決手段】本発明にかかる表示装置駆動回路は、異なる基準電位を有する少なくとも２つのバイアス配線１１ａ、１１ｂと、階調信号１４ａに基づきバイアス配線１１ａ、１１ｂのうちの一つを選択するセレクタ１２ａと、セレクタ１２ａにより選択されたバイアス配線の基準電位が供給されると共に、表示信号を生成し当該表示信号をデータ線に供給する出力アンプ１３ａと、を有する。 （もっと読む）

【課題】逆接保護機能を有する半導体装置の実装面積を縮小する。
【解決手段】半導体装置５０には逆接保護回路１と信号処理部２が設けられる。逆接保護回路１には制御部３、逆接保護ダイオードＤ１、及びＰｃｈパワーＭＯＳトランジスタＰＭＴ１が設けられる。逆接保護ダイオードＤ１はＰｃｈパワーＭＯＳトランジスタＰＭＴ１の寄生ダイオードである。ＰｃｈパワーＭＯＳトランジスタＰＭＴ１はドレインがノードＮ１に接続され、ソースがノードＮ２に接続され、ゲートに制御部３から出力される信号が入力される。制御部３は電源１１、電流源１２、コンパレータＣＭＰ１、抵抗Ｒ１、及びスイッチＳＷ１が設けられ、ＰｃｈパワーＭＯＳトランジスタＰＭＴ１のオン・オフ動作を制御する。ＰｃｈパワーＭＯＳトランジスタＰＭＴ１は電源３０の瞬停時や逆接続時にオフし、電源３０が正常にセットされたときにオンする。 （もっと読む）

【課題】リアクタンスによる挿入損失を生じさせずに、高周波信号の漏洩を防止できる、導通切替回路、導通切替回路の動作方法、及び導通切替回路ブロックを提供する。
【解決手段】第１ＭＯＳＦＥＴと、第１ノードを介して前記第１ＭＯＳＦＥＴと接続された第２ＭＯＳＦＥＴと、前記第１ノードに接続された第１制御端子とを具備する。前記第１ＭＯＳＦＥＴと前記第２ＭＯＳＦＥＴとは、オン時に前記第１ノードを介して電気的に直列に接続されるように設けられる。前記第１制御端子は、前記第１ＭＯＳトランジスタと前記第２ＭＯＳＦＥＴとがオフ状態であるときに、前記第１ノードに対して、前記第１ＭＯＳＦＥＴ及び前記第２ＭＯＳＦＥＴに生じる容量が少なくなるような電圧を印加する。 （もっと読む）

【課題】 高周波信号を制御するスイッチング回路の動作試験のコストを低減すること。
【解決手段】 本発明は、複数の入出力端子３４及び３６の間に接続されるＦＥＴ５と、複数の入出力端子３４及び３６のうち少なくとも一つとＦＥＴ５との間に接続されるキャパシタＣ５及びＣ６と、キャパシタＣ５及びＣ６と並列に接続され、ゲート電極が接地端子３８に接続されるＦＥＴ６及びＦＥＴ７と、を有するスイッチング回路の試験方法であって、接地端子３８にＦＥＴ６及びＦＥＴ７を接続状態にする電位を印加するステップと、ＦＥＴ６及びＦＥＴ７を介して、ＦＥＴ５の直流試験を実施するステップと、を備えることを特徴とするスイッチング回路の試験方法である。 （もっと読む）

【課題】貫通電流を防止する。
【解決手段】ハイサイドトランジスタ１６およびローサイドトランジスタ１８それぞれのゲート電極３０、４０は、異なる位置に設けられた駆動用コンタクト３２（４２）と検出用コンタクト３４（４４）を介して信号を入出力可能に構成される。ハイサイドドライバ２２は、制御信号Ｓ１が第１レベルであり、かつローサイドトランジスタ１８側の検出用コンタクト４４の信号ＳＬがローレベルのとき、ハイサイドトランジスタ１６側の駆動用コンタクト３２にローレベルを印加する。ローサイドドライバ２４は、制御信号Ｓ１が第２レベルであり、かつハイサイドトランジスタ１６側の検出用コンタクト３４の信号ＳＨがハイレベルのとき、ローサイドトランジスタ１８側の駆動用コンタクト３２にハイレベルを印加する。 （もっと読む）