【課題】簡単な構成で電源投入時にも精度よく電源電圧の状態を検出する。
【解決手段】第１スイッチ（１２２）と第２スイッチ（１２４）とは直列に接続されてスイッチ部を形成し、第１スイッチ（１２２）は、基準信号に基づいて開閉が制御される。判定信号生成回路（１１０）は、第１電源電圧（ＶＤＤ）と第２電源電圧（ＶＳＳ）とに基づいて電源電圧判定信号（ＶＧ）を生成し、第２スイッチ（１２４）は、電源電圧判定信号（ＶＧ）に基づいて開閉が制御される。第１負荷素子（１２６）は、第１電源電圧（ＶＤＤ）とスイッチ部との間に直列に挿入される。スイッチ部は、基準信号（Ｖｒｅｆ）が所定の第１電圧を超え、電源電圧判定信号（ＶＧ）が所定の第２電圧を超えたとき回路を閉成して第１負荷素子（１２６）に電流を供給し、第１負荷素子（１２６）とスイッチ部との接続ノードから第１電源電圧（ＶＤＤ）の状態を示す第１出力信号（ＶＯＵＴ）を出力する。 （もっと読む）

【課題】プッシュ・プル接続された二つのスイッチ素子のＯＮ／ＯＦＦを切り換えること
によって生じる電力損失を抑制する。
【解決手段】プッシュ・プル接続された二つのスイッチ素子に対して並列に還流ダイオー
ドを設けておく。そして、何れのスイッチ素子もＯＦＦの期間（デッドタイム期間）では
、ＯＮにしようとする方のスイッチ素子に設けられた還流ダイオードに順方向電圧がかか
ったら、デッドタイム期間を終了して、一方のスイッチ素子をＯＮにする。こうすれば、
二つのスイッチ素子の寄生容量での電荷の回生および充電が完了した後に、スイッチ素子
をＯＮに切り換えることができるので、ＯＮにしようするスイッチ素子の寄生容量に蓄え
られた電荷が、ＯＮにしたスイッチ素子を流れて電力損失が発生することを回避すること
が可能となる。 （もっと読む）

【課題】高位電源の電位より高い又は低位電源の電位より低い伝送信号を、ＭＯＳトランジスタを用いたアナログスイッチにより好適に阻止可能なアナログスイッチ回路を提供する。
【解決手段】第１のアナログスイッチ１１と、第１のアナログスイッチ１１の制御端子１１ｃに至る制御信号経路２１上に設けられた第２のアナログスイッチ１２と、伝送信号の電位が所定の高電位レベルより高い場合又は伝送信号の電位が所定の低電位レベルより低い場合に第１のアナログスイッチ１１の一方の入出力端子１１ａと制御端子１１ｃとを短絡するよう構成された第３のアナログスイッチ１３と、を備え、第２のアナログスイッチ１２は、少なくとも第３のアナログスイッチ１３が第１のアナログスイッチ１１の一方の入出力端子１１ａと制御端子１１ｃとを短絡する場合に、所定のレベルの電位が印加されてオフするようＭＯＳトランジスタを用いて構成される。 （もっと読む）

【課題】出力信号のデューティを保ちつつ消費電流の変化を低減する。
【解決手段】出力バッファ回路は、出力回路（３００）と、第１入力回路（２１０）と、第２入力回路（２２０）と、第１クランプ回路（１１０）と、第２クランプ回路（１２０）とを具備する。出力回路（３００）は、第１出力トランジスタ（Ｐ３０１）と第２出力トランジスタ（Ｎ３０１）とを備え、出力信号（ＶＯＵＴ）を出力する。第１クランプ回路（１１０）および第２クランプ回路（１２０）のそれぞれは、カスコード接続される第１導電型のトランジスタ（Ｐ１１１／Ｐ１２１）と、第２導電型のトランジスタ（Ｎ１１１／Ｎ１２１）とを備える。第１クランプ回路（１１０）は、所定の期間第１入力回路（２１０）の出力電圧（ＶＡ１）をクランプする。第２クランプ回路（１２０）は、所定の期間第２入力回路（２２０）の出力電圧（ＶＡ２）をクランプする。 （もっと読む）

【課題】オン駆動用定電流回路が故障しても、スイッチング素子の破損を抑えて駆動することができる電子装置を提供することを目的とする。
【解決手段】制御回路１２８は、オン駆動用定電流回路１２１が故障して、ＩＧＢＴ１１０ｄのゲートに正常時に流れ込む電流より大きい電流が流れ込むようになったとき、オフ駆動用定電流回路１２２の電流を調整する。これにより、ＩＧＢＴ１１０ｄのゲートに流れ込む電流、及び、ゲートから引き抜く電流を調整することができる。そのため、オン駆動用定電流回路１２１が故障しても、ＩＧＢＴ１１０ｄの破損を抑えて駆動することができる。 （もっと読む）

【課題】スイッチング素子をオンするために、スイッチング素子の制御端子に定電流を供給して電荷を充電するオン駆動用定電流回路の異常を検出できる電子装置を提供する。
【解決手段】制御装置１２は、オン駆動用定電流回路１２１と、オフ駆動用回路１２２と、制御回路１２８とを備えている。オン駆動用定電流回路１２１は、電流制御用ＦＥＴ１２１ａと、電流検出用抵抗１２１ｂとを有している。制御回路１２８は、電流検出用抵抗１２１ｂの電圧に基づいて電流制御用ＦＥＴ１２１ａを制御し、ＩＧＢＴ１１０ｄのゲートに定電流を流し込み、ＩＧＢＴ１１０ｄをオンする。オン駆動用定電流回路１２１の電流制御用ＦＥＴ１２１ａや電流検出用抵抗１２１ｂが故障すると、それらに流れる電流や、それらに印加される電圧が変化する。そのため、電流検出用抵抗１２１ｂの電圧に基づいてオン駆動用定電流回路１２１の異常を検出することができる。 （もっと読む）

【課題】スイッチング素子Ｓ＊＃のオン状態への切り替えによってこれを流れる電流が急激に大きくなると、ツェナーダイオード４０およびクランプ用スイッチング素子４２を備えて構成されるクランプ回路による対処が間に合わなくなるおそれがあること。
【解決手段】スイッチング素子Ｓ＊＃のオン操作指令に伴い、まず制限用電圧ＶＬを端子電圧とする直流電圧源２５を電源とし、定電流用スイッチング素子２７を用いてスイッチング素子Ｓ＊＃のゲート充電処理を行う。そして、所定時間が経過することで、定常用電圧ＶＨ（＞ＶＬ）を端子電圧とする直流電圧源２２を電源とし、定電圧用スイッチング素子２３を用いてスイッチング素子Ｓ＊＃のゲート充電処理を行う。 （もっと読む）

【課題】電圧駆動型素子のスイッチング特性におけるトレードオフ関係を改善する駆動回路を提供すること。
【解決手段】駆動回路１は、ゲート抵抗Ｒ１とそのゲート抵抗Ｒ１に対して並列に接続されている分岐回路部２３を備えている。分岐回路部２３は、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１を有するとともに、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１が直列に接続されている。ツェナーダイオードＺＤ１のカソードが駆動電源Ｖ１の正極端子１４側に接続されており、ツェナーダイオードＺＤ１のアノードがトランジスタＴｒ１の制御端子１２側に接続されている。 （もっと読む）

【課題】電源電圧の変動によるインジケータの光源のちらつきを抑制するインジケータ駆動回路を提供する。
【解決手段】インジケータ駆動回路１は、２つのｎｐｎトランジスタＱ２，Ｑ６からなるカレントミラー回路２００と、カレントミラー回路２００の制御側のトランジスタＱ２に制御電流を供給する電流源であるｐＭＯＳトランジスタＱ３，Ｑ４と、被制御側のｐＭＯＳトランジスタＱ６に流れる電流により駆動され、インジケータのＬＥＤ３０をオンオフさせるｐＭＯＳトランジスタＱ５を備える。電流源１００からカレントミラー回路２００へ流す制御電流は、外部からの制御信号によりｎＭＯＳトランジスタＱ１を介して切り換えられる。電流源１００を構成する２つのトランジスタＱ３，Ｑ４をカスコード接続で構成することで、カレントミラー回路２００に流れる電流に対する電源ＶＣＣの変動の影響を小さくする。 （もっと読む）

【課題】接点スイッチの仕様が変わっても回路変更が必要なくコストダウンを図ったスイッチ回路を提供する。
【解決手段】電流可変回路９が、接点スイッチ３に対して直列接続される。電流可変回路９は、互いに並列接続された複数の抵抗Ｒ１、Ｒ２、Ｒ３と、この複数の抵抗Ｒ１、Ｒ２、Ｒ３に各々直列接続されると共に互いに並列接続された複数のトランジスタスイッチＴｒ１、Ｔｒ２、Ｔｒ３と、を備えている。この電流可変回路９は、トランジスタスイッチＴｒ１、Ｔｒ２、Ｔｒ３のオンオフによって接点スイッチ３がオンのときに当該接点スイッチ３に流れる電流を可変にする。そして、制御ユニットが、接点スイッチ３の仕様に応じた電流が接点スイッチ３に流れるように電流可変回路９を制御する。 （もっと読む）

【課題】電気負荷に電流を流す複数の各トランジスタが設けられている並列な通電用配線の断線を、各トランジスタに大きな電流負担をかけることなく、また電気負荷への通電を中断してしまうことなく検出する。
【解決手段】２つのトランジスタＴｒ１，Ｔｒ２によりリレーのコイル１３ａに通電するＥＣＵ１１では、コイル１３ａへの通電期間中に、電圧変動制御部３１が、トランジスタＴｒ１，Ｔｒ２へのゲート電圧ＶＧ１，ＶＧ２の各々を定期的に且つ互いに時間をずらして所定時間だけ低下させることにより、一方のトランジスタの通電能力が落ちてドレイン・ソース間電圧が所定値以上になる期間を発生させる。そして、故障判定部３２は、各トランジスタのソース電圧ＶＳ１，ＶＳ２の差が所定の閾値以上になったことを検知すると、トランジスタＴｒ１，Ｔｒ２が設けられている通電用配線Ｌ１，Ｌ２の負荷側部分ＬＳ１，ＬＳ２の何れかが断線していると判断する。 （もっと読む）

【課題】電気負荷に電流を流す複数の各トランジスタが設けられている並列な通電用配線の断線を、各トランジスタに大きな電流負担をかけることなく、また電気負荷への通電を中断してしまうことなく検出する。
【解決手段】トランジスタＴｒ１，Ｔｒ２によりリレーのコイル１３ａに通電する装置１１では、コイル１３ａへの通電期間中に、電圧変動制御部３１が、トランジスタＴｒ１，Ｔｒ２へのゲート電圧ＶＧ１，ＶＧ２の両方を定期的に所定時間だけ低下させることにより、両トランジスタＴｒ１，Ｔｒ２の通電能力が落ちてドレイン・ソース間電圧が所定値以上になる検査用期間を発生させ、該検査用期間中に、故障判定部３２が、各トランジスタＴｒ１，Ｔｒ２のドレイン・ソース間電圧を監視し、ドレイン・ソース間電圧が判定値未満のトランジスタがあれば、該トランジスタが設けられている通電用配線の反負荷側部分（ＬＤ１又はＬＤ２）が断線していると判定する。 （もっと読む）

【課題】受信時だけではなく送信時にも消費電力が低減される高周波スイッチ回路を提供する。
【解決手段】本発明の高周波スイッチ回路は、パルス生成手段１２０と、クロック選択手段１３０と、降圧手段１４０と、スイッチング手段１５０と、を有する。パルス生成手段１２０は、所定のアクティブ期間を有するクロック選択用パルス信号を生成する。クロック選択手段１３０は、クロック選択用パルス信号がアクティブのとき基準クロック信号を選択する一方で、クロック選択用パルス信号がアクティブではないとき基準クロック信号よりも周波数が低い低速クロック信号を選択する。降圧手段１４０は、クロック選択手段１３０で選択されたクロック信号の周波数に応じた速度で負電荷をキャパシタに蓄積して所定の負電圧を生成する。スイッチング手段１５０は、所定の負電圧が印加されてオフ状態を維持する少なくとも１つのスイッチ素子を備える。 （もっと読む）

【課題】挿入損失特性および高調波特性が共に良好な高周波スイッチを実現することを目的とする。
【解決手段】アンテナへ送信信号が出力される共通ポートと、送信信号が入力される送信ポートと、複数の前記送信ポートと前記共通ポートとの間にそれぞれ接続され、各送信ポートと前記共通ポートとを導通または遮断する複数のスイッチ部と、を有し、前記スイッチ部は、シリコン基板に形成され直列に接続された複数のＭＯＳＦＥＴを有し、前記複数のＭＯＳＦＥＴはボディコンタクト型ＦＥＴおよびフローティングボディ型ＦＥＴのいずれかであって、各スイッチ部はボディコンタクト型ＦＥＴおよびフローティングボディ型ＦＥＴの両方を含む。 （もっと読む）

【課題】パワー素子にクランプ回路を接続してパワー素子の駆動端子に印加される電圧を所定電圧にクランプするに際し、スイッチング素子を駆動するための定電流の消費電流を削減できる負荷駆動装置を提供する。
【解決手段】クランプ回路５０は駆動端子４１に接続されており、ドライバ回路３０が駆動端子４１に定電流を流すことにより駆動端子４１に印加される電圧が所定電圧に達すると、駆動端子４１に印加される電圧を所定電圧にクランプする。また、ドライバ回路３０は、パワー素子４０の駆動端子４１に定電流を流すことでパワー素子４０をオン駆動する。さらに、ドライバ回路３０は、駆動端子４１に印加される電圧が所定電圧に達した後、駆動端子４１に流す定電流の電流量を、駆動端子４１に印加される電圧が所定電圧に達するまでに駆動端子４１に流す定電流の電流量よりも低減する可変定電流回路３２を備えている。 （もっと読む）

【課題】低消費電力で高速シリアル伝送が可能な半導体装置を提供する。
【解決手段】実施形態によれば、インタフェース部と、駆動回路部と、スイッチ部と、電源回路部と、を備えた半導体装置が提供される。前記インタフェース部は、フローティング状態のバックゲートを有しＳＯＩ基板上に設けられた第１のＭＯＳＦＥＴを含み、入力したシリアルデータの端子切替信号をパラレルデータに変換する。前記電源回路部は、ソースに接続されたバックゲートを有し前記ＳＯＩ基板上に設けられた第２のＭＯＳＦＥＴを含み、前記インタフェース部に供給される電源の電位よりも高いオン電位を生成する。前記駆動回路部は、ソースに接続されたバックゲートを有し前記ＳＯＩ基板上に設けられた第３のＭＯＳＦＥＴを含み、前記パラレルデータに応じて、前記オン電位をハイレベルとする制御信号を出力する。前記スイッチ部は、前記ＳＯＩ基板上に設けられ、前記制御信号を入力して端子間の接続を切り替える。 （もっと読む）

【課題】負荷駆動装置において負荷を駆動するためのスルーレートが狙い値となるように負荷駆動装置を製造する。
【解決手段】まず、半導体基板に第１基準電源３２、スイッチング素子３４、電流生成部３５、およびオペアンプ３３を備えた駆動回路３０を形成する。この場合、第１基準電源３２の第１基準電圧を調整することにより、負荷１０に流す定電流の大きさを調整する。続いて、電流生成部３５で生成されるテール電流が大きくなるようにテール電流のトリミングを行うことでオペアンプ３３のスルーレートを調整する。これにより、オペアンプ３３がスイッチング素子３４を駆動したときに負荷１０に流れる定電流が一定値に達するまでの定電流の立ち上がりの傾きを狙い値に調整することができる。 （もっと読む）

【課題】クロスバー回路のコンフリクトを解決する。
【解決手段】クロスバー回路はデータ入力経路１２およびデータ出力経路５０のアレイを有し、各交差点にはルーティング値を記憶するようにプログラム可能な構成記憶回路と、伝送回路と、アービトレーション回路とを備えるクロスバーセル２０が提供される。アービトレーション回路は、適応型優先順位スキームを適用するために、同じデータ出力経路と関連する他のクロスバーセルのアービトレーション回路と組み合わせて動作して、該複数のビット線上の電圧を選択的に修正するように動作可能である。同じデータ出力経路に複数の伝送要求がある場合、同じデータ出力経路と関連する唯一のクロスバーセルの構成記憶回路は、第１の値にプログラムされるルーティング値を有し、適応型優先順位スキームに従い複数の伝送要求間のコンフリクトを解決する。さらに、各クロスバーセルは優先順位記憶回路を備える。 （もっと読む）

【課題】負荷を駆動するための定電流のばらつきを低減することができる負荷駆動装置を提供する。
【解決手段】シャント抵抗２０の一端側をオペアンプ３４の反転入力端子に接続し、シャント抵抗２０の他端側を基準電源３２を介してオペアンプ３４の非反転入力端子に接続する。シャント抵抗２０に流れる電流は、駆動回路３０内の第１スイッチング素子３５を介して負荷１０であるＩＧＢＴのゲートに流れるようになっている。これにより、基準電源３２の基準電圧の値をＶｒｅｆとし、シャント抵抗２０の抵抗値をＲｏｕｔとし、負荷１０に流れる定電流の値をＩｃとすると、Ｖｒｅｆ＝Ｒｏｕｔ×Ｉｃとなるようにオペアンプ３４が第１スイッチング素子３５のゲートをフィードバック制御する。これにより、シャント抵抗２０に流れる電流の大きさが一定に制御され、ひいては負荷１０に流す定電流のばらつきが低減される。 （もっと読む）

【課題】オンオフ動作させる外部機器のＥＭＩによる誤作動を確実に防ぐスイッチング駆動回路を提供する。
【解決手段】スイッチング駆動回路１は、ＬＥＤ４をオンオフ動作させるスイッチ素子であるｐＭＯＳトランジスタＴ１と、ｐＭＯＳトランジスタＴ１のゲートソース間の抵抗１０と、抵抗１０に制御電流を供給するｎｐｎトランジスタＴ４を含むカレントミラー回路と、抵抗１０及びｎｐｎトランジスタＴ４との間に設けられる遮断回路としてのｎＭＯＳトランジスタＴ５とを備える。制御信号がＬＥＤ４を消灯制御するローレベルＬのときにｎＭＯＳトランジスタＴ５を同時にオフすることで、ＥＭＩの影響により抵抗１０から流れ込出す電流を遮断する。これにより、ＬＥＤ４の誤点灯を確実に防ぐ。 （もっと読む）