【課題】断熱動作を行う回路への電源電圧の供給を最適化することで好適な動作特性を実現する。
【解決手段】集積回路装置が、ＣＰＵ１０と電源生成回路４０とを具備している。当該集積回路装置が高速モードに設定されると、電源生成回路４０が直流の電源電圧をＣＰＵ１０に供給する。この場合、ＣＰＵ１０は、通常のＣＭＯＳ動作を行う。一方、当該集積回路装置が小電力モードに設定されると、電源生成回路４０が交流の電源電圧をＣＰＵ１０に供給する。ＣＰＵ１０は、複数の交流の電源電圧が供給されることで断熱動作を行う。該交流の電源電圧の少なくとも２つの電源電圧は、互いに、プルアップ及び／又はプルダウンのタイミングと、デューティ比とが異なっている。 （もっと読む）

【課題】低消費電力化を図る。
【解決手段】入力側電源３と１次側回路１との間にスイッチ部６を設け、従来は１次側回路１の入力信号端子ＴINに与えるようにしていた入力信号ＤINをスイッチ部６へ与えるようにし、入力信号ＤINのレベルに応じてスイッチ部６のオン／オフを行わせるようにする。また、入力信号端子ＴINには入力信号ＤINに代えて、１次側回路１への電源電圧ＶＤＤ１の供給遮断時に強制的に固定される２次側回路２からの出力信号ＤOUTのレベルとは逆のレベルの信号（出力信号「Ｈ」強制固定の場合は「Ｌ」レベルの信号、出力信号「Ｌ」強制固定の場合は「Ｈ」レベルの信号）を与えるようにする。 （もっと読む）

【課題】最適の時期に出力電流を流して、それ以外の時期には出力電流を止めることによって省エネ性能に優れた小振幅差動パルス送信回路を提供すること。
【解決手段】定電流を送信データに応じて差動的に出力する定電流差動出力回路１０１と、前記定電流差動出力回路１０１の出力を、送信データの値の変化による該出力の過渡現象が収束した後であって次のデータが出力される前における所定期間通過させるスイッチ回路１０２と、前記スイッチ回路１０２の出力を所定電位にバイアスするバイアス回路１０３とを備える小振幅差動パルス送信回路。 （もっと読む）

【課題】出力信号の電圧レベルの遷移の方向に応じて、電源線や接地線を通らず寄生インダクタンス成分の影響を受けない電流を加算して信号の電圧レベルの遷移をアシストすることにより、ＳＳＯノイズを抑制することが可能な電子回路および実装基板の制御方法を提供すること。
【解決手段】出力回路１は、出力バッファ４と、出力バッファ４から出力される出力信号が伝搬する出力線と、出力バッファ４に電源を供給する電源線ＶｄｅＬあるいは接地線ＶｇＬの少なくとも何れか一方と、出力線と電源線ＶｄｅＬあるいは接地線ＶｇＬとにより囲まれる磁心５０と、磁心５０に巻回される制御コイル５１と、出力信号の遷移を前もって検出し検出結果に応じて制御コイル５１への電流供給を制御するコイル電流制御回路３とを備え、出力信号の遷移方向に応じて、制御コイル５１からの電磁誘導により出力線の信号遷移をアシストするアシスト電流を流す。 （もっと読む）

【課題】安定な断熱的回路動作を実現し、消費電力を抑制することができる電源回路、回路装置及び電子機器等を提供すること。
【解決手段】電源回路２００は、第１の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第１の電源電圧ＶＰと、第２の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第２の電源電圧ＶＭとを出力する電圧出力回路１００と、制御信号ＳＣに基づいて電圧出力回路１００を制御する制御回路２１０と、第１の電源電圧ＶＰ及び第２の電源電圧ＶＭに基づいて制御信号ＳＣを生成して制御回路２１０に出力する制御信号生成回路２４０とを含み、制御回路２１０は、制御信号ＳＣに基づいて、電圧出力回路１００から出力される第１の電源電圧ＶＰ及び第２の電源電圧ＶＭの振幅を可変に制御する。 （もっと読む）

【課題】ノイズを低減することができるインターフェース回路を提供することを課題とする。
【解決手段】インターフェース回路は、電源電圧端子が第１の電源電圧ノードに接続され、入力信号を増幅する第１のバッファ（１１１）と、第２の電源電圧ノード及び前記第１のバッファの電源電圧端子間に接続されるスイッチ（１２４）と、前記第１のバッファの入力信号がローレベルからハイレベルに立ち上がると、遅延時間経過後に前記スイッチをオフからオンに切り換える第１の制御回路（１２７）とを有する。 （もっと読む）

【課題】 誘導性負荷を駆動する出力バッファ回路の電力損失を低減する。
【解決手段】 誘導性負荷２から出力バッファ回路１００に電流が流入している場合、スルーレート制御部１４０は、出力バッファ回路１００の出力信号ＶＯＵＴの立ち上がり過程において低いスルーレートから高いスルーレートへ変化させる制御を行うとともに、出力信号ＶＯＵＴの立ち下がり過程において高いスルーレートから低いスルーレートに変化させる制御を行う。また、出力バッファ回路１００から誘導性負荷２に電流が流出している場合に、スルーレート制御部１４０は、出力信号ＶＯＵＴの立ち上がり過程において高いスルーレートから低いスルーレートに変化させる制御を行うとともに、出力信号ＶＯＵＴの立ち下がり過程において低いスルーレートから高いスルーレートに変化させる制御を行う。 （もっと読む）

【課題】小さな回路規模により広帯域のクロック信号に対応できるクロックバッファ回路を提供すること。
【解決手段】本発明の一態様であるクロックバッファ回路１００は、ドライバ部１１及びＬＣタンク部２１を有する。ドライバ部１１は、クロック入力ＩＮ及びＩＮＢからの入力クロック信号の少なくとも正転出力を、それぞれクロック出力ＯＵＴ及びＯＵＴＢへ出力する。ＬＣタンク部は、ドライバ部１１とクロック出力ＯＵＴ及びＯＵＴＢとの間に配置される。ドライバ部１１は、入力クロック信号の周波数に対応した制御信号に応じて、ドライバ部１１の入力と出力とを短絡させるスイッチＳＷ１及びＳＷ２を有する。 （もっと読む）

【課題】部品を内蔵できる配線板を有する通信モジュールであって、アンテナの特性に応じて整合の調整が可能な通信モジュールおよびこれを用いたリーダライタを提供すること。
【解決手段】配線板と、配線板に備えられた通信処理用ＩＣと、通信処理用ＩＣに電気的に接続されて配線板に備えられた、外部に設けられるアンテナとの整合をとる整合回路と、を具備し、整合回路が、キャパシタまたはインダクタを少なくとも含む受動素子回路網の回路であり、該受動素子回路網を構成する回路エレメントのうちの少なくともひとつが、配線板に内蔵された第１の受動素子部品と、配線板の面上に実装された、該第１の受動素子部品と同じ種の受動素子部品である第２の受動素子部品との並列接続または直列接続でできた回路エレメントである。 （もっと読む）

【課題】製造プロセス条件の変動に関わらず短い電源立ち上げ時間を確保することが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、第１の電源線と第２の電源線との間に並列に配置された複数の電源スイッチと、複数の電源スイッチを設定時間間隔で順次導通させる駆動回路と、第２の電源線と第３の電源線との間に配置される内部回路と、第２の電源線と第３の電源線との間の電圧が上昇して所定値に到達すると検知信号をアサートする昇圧検知回路と、検知信号のアサート時において導通状態にある複数の電源スイッチの数に応じて設定時間間隔を変化させる制御回路とを含む。 （もっと読む）

【課題】電源電圧を高くしてもトランジスタのゲート耐圧を上げる必要がなく、低電源電圧から高電源電圧まで広範囲に使用できるレベルシフト回路を提供する。
【解決手段】レベルシフトトランジスタ１０５は、入力トランジスタ１０１と負荷トランジスタ１０３との間に、レベルシフトトランジスタ１０６は、入力トランジスタ１０２と負荷トランジスタ１０４との間にそれぞれ接続される。レベルシフトトランジスタ１０５，１０６の各ゲートＧは共通接続され、その共通接続点にはレベルシフト電圧生成回路１２０で生成されたレベルシフト電圧Ｖｓｃが電圧源Ｖ１の大きさに応動して印加される。負荷トランジスタ１０３，１０４のソース−ゲート間に印加される電圧Ｖ_ＳＧは、レベルシフト電圧Ｖｓｃによって、電圧源Ｖ1が増減してもほぼ一定になるように設定される。これにより、負荷トランジスタ１０３，１０４を低耐圧のトランジスタで構成することができる。 （もっと読む）

【課題】実装面積を削減できる回路装置、電子機器及び電源回路等を提供すること。
【解決手段】回路装置は、共振回路を有する電源回路と、論理回路と、を含む。共振回路は、第１のコイルＬ１と、第１のコイルＬ１とコア部を共有する第２のコイルＬ２と、を有する。論理回路は、共振回路により生成された電源電圧ＶＰ、ＶＭが供給されることで断熱的回路動作を行う。 （もっと読む）

【課題】複数の半導体デバイスを使用する電池駆動のドライバと同程度に効率的な圧電アクチュエータ用のシングルチップドライバを提供する。
【解決手段】圧電アクチュエータ用のドライバは、単一の半導体デバイスとしてパッケージされる、好ましくは単一の半導体ダイの上に形成されるパルス幅変調器３３および出力増幅器３４を含む。ドライバは、好ましくはプログラム可能な利得を有する出力増幅器３４に電力を供給する第１の昇圧コンバータを含む。第１の昇圧コンバータのスイッチングトランジスタのゲートを駆動するための第２の増幅器は、第２の昇圧コンバータによって電力が供給される。圧電アクチュエータ２２は、電池駆動の電子デバイスのキーボードまたはディスプレイに対して触覚フィードバックを提供する。 （もっと読む）

【課題】直流遮断コンデンサを用いるリーダ装置の送受信の切り替え待機時間を短縮する。
【解決手段】リーダ装置２は、ＲＦＩＤ３に対し、高周波搬送波信号を送信する送信回路４と、送信回路５により送信された高周波搬送波信号から、ＲＦＩＤ３の応答データを抽出する受信回路５とを備え、受信回路５は、高周波搬送波信号を検波する検波回路１４と、検波回路１４による検波後の高周波搬送波信号の信号処理を行い、ＲＦＩＤ３の応答データを取得する信号処理回路１８と、検波回路１４と信号処理回路１８とを接続する配線に間挿された直流遮断コンデンサ１５と、直流遮断コンデンサ１５と直列に接続され、オフのときに直流遮断コンデンサ１５の少なくとも一方の端子をオープンとするスイッチ素子１６とを有することを特徴とする。 （もっと読む）

【課題】フリーホイールダイオードを用いることなく、より低い電圧のアンダーシュートでも低減できる送信ドライバ回路を提供する。
【解決手段】ＰチャネルＭＯＳＦＥＴ２２のドレインをグランドに接続して、ＮチャネルＭＯＳＦＥＴ２１，ＰチャネルＭＯＳＦＥＴ２２のソースをそれぞれ信号線３Ｈ，３Ｌに接続する。第１データ電圧設定部４１は、信号出力部がハイレベル信号を出力すると、ゲート２１Ｇ，２２Ｇ間の電位差を（２・Ｒ１・Ｉref）にする電圧信号を設定し、第２データ電圧設定部４２は、信号出力部がロウレベル信号を出力すると、ゲート２１Ｇ，２２Ｇ間の電位差をゼロにする電圧信号を設定する。これらの作用により、伝送線路３を構成する信号線３Ｈ，３Ｌ間の電圧を変化させて差動信号を伝送する。 （もっと読む）

【課題】断熱的回路動作と非断熱的回路動作を切り替え可能である回路装置、電子機器及び電源供給方法等を提供すること。
【解決手段】回路装置は、論理回路２００と、電源回路１００と、を含む。第１のモードでは、電源回路１００は、非直流の電源電圧ＶＰＫ、ＶＭＫを論理回路２００に供給し、論理回路２００は、その非直流の電源電圧ＶＰＫ、ＶＭＫが供給されることで断熱的回路動作を行う。第２のモードでは、電源回路１００は、直流の電源電圧ＶＤＤ、ＶＳＳを論理回路２００に供給し、論理回路２００は、その直流の電源電圧ＶＤＤ、ＶＳＳが供給されることで非断熱的回路動作を行う。 （もっと読む）

アクティブデバイスに対するバイアス電圧を発生する装置が開示され、第１の電圧源と、第１の電圧源に応答してチャージを発生するように適応されたキャパシティブエレメントと、アクティブデバイスに対するバイアス電圧を発生するためにチャージを供給するように適応された第１のスイッチングエレメントとを備える。本装置は、アクティブデバイスの１以上の特性に基づいてキャパシティブエレメントをコントロールするように適応されコントローラを備えるかもしれない。コントローラは、リファレンス電圧に基づいて、すなわちアクティブデバイスの１以上の特性に基づいて前記キャパシティブエレメントのキャパシタンスをコントロールかもしれない。
（もっと読む）

【課題】積層実装されるチップ間で誘導結合による通信を行う集積回路において低電圧・低消費電力で動作し、小面積でレイアウトできる送信回路を備える集積回路を提供すること。
【解決手段】送信コイルＬ1、Ｌ2を２つにして、同心かつ電源ＶDDに接続される端子から他端への巻き方向が互いに逆になるように配置する。この送信コイルＬ1、Ｌ2にそれぞれ、ソースが接地されるＮＭＯＳＴ1、Ｔ2のドレインを接続して、送信データＴxdata及びその反転信号によって駆動する。 （もっと読む）

【課題】プリエンファシスと非プリエンファシスの２状態のデータを出力する送信回路において、データ変化点の波形のエッジに起因する電源変動、及びプリエンファシスと非プリエンファシスに起因する電源変動を抑制する。
【解決手段】図Ａに示す第１回路、図Ｂに示す第２回路からなる。第１回路の第１回路の入力回路601g〜jには第１信号601n,601qと第１プリエンファシス信号601p,601rが入力される。第２回路の入力回路602g〜jには第２信号602n,602qと第２プリエンファシス信号602p,602rが入力される。第２信号は第１信号が変化するときは変化せずに、第１信号が変化しない時は変化する。第１回路の出力回路601a,601bと第２回路の出力回路602a,602bのどちらかがプリエンファシス状態となるので、出力回路全体で流れる電流値は一定となる。 （もっと読む）

複合電子回路アセンブリは、パッケージ内で重ね合わされた２つのＭＯＳ又はＣＭＯＳ回路ダイ（１００、２００）を備える。回路アセンブリの異なるモジュールは、前記モジュールのデジタル、アナログ又はハイブリッドの特性に基づいて２つのダイに分散配置される。そのような分散配置により、回路アセンブリのデジタルモジュールを一方のダイに集め且つアナログ又はハイブリッドモジュールを他方のダイに集めることができる。従って、回路アセンブリの生産コスト、開発時間及び消費電気エネルギーが縮小されてもよい。 （もっと読む）