【課題】広い周波数範囲で安定して動作する電圧制御発振器を提供する。
【解決手段】電圧制御発振器１１の差動増幅器１２の出力を入力側に帰還する帰還キャパシタＣ１と、帰還キャパシタＣ１と差動増幅器１２の入力端子の接続点に一端が接続され、他端が接地された可変容量素子ＶＣを有する。電圧制御発振器１１の発振周波数が変更されると、制御部１３は、可変容量素子ＶＣに印加する電圧を制御してその容量値を変化させ、電圧制御発振器１１のオープンループゲインがほぼ一定になるようにする。 （もっと読む）

【課題】発振周波数を上昇させた場合であっても、電圧制御発振回路のコンデンサの充放電電流の増加を抑制する。
【解決手段】コンデンサの充電電圧を入力電圧に応じた周波数で発振させる電圧制御発振回路であって、コンデンサの充電電圧の最低電圧が第１電圧、充電電圧の最高電圧が第１電圧より高い第２電圧となるよう、コンデンサを繰り返し充放電する充放電回路と、入力電圧に応じて第１電圧と第２電圧との差を制御する制御回路と、を備える。 （もっと読む）

【課題】チップ占有面積が小さく低消費電力の広帯域RF信号処理回路を提供すること。
【解決手段】半導体集積回路は、第1制御端子101の第1制御信号Vc1により制御可能なキャパシタンスC_Rを有する第1キャパシタ1と、第2制御端子102の第2制御信号Vc2により制御可能なキャパシタンスC_Lを有する第2キャパシタ3を含み等価的にインダクタLをエミュレートするジャイレータ2、5とからなる共振回路を半導体チップに具備する。キャパシタンスC_RとインダクタLは、並列共振回路を構成する。並列共振周波数を変更する際に、第1と第2のキャパシタ1、3のキャパシタンスを協調的に変更する。並列共振回路は増幅素子Q1の出力電極に接続されるアクティブ負荷に好適である。 （もっと読む）

【課題】 ＭＯＳトランジスタ（以下、トランジスタを省略して、単にＭＯＳと表記）のスレッシュホールド電圧が変動しても、正確な発振周波数のＣＲ発振回路を提供する。
【解決手段】 電源端子Ｖccとアース間に抵抗１とキャパシタ２とが接続され、その接続点にゲートが並列接続されたＰＭＯＳ３、４と、ＮＭＯＳ６、７のドレインおよびソースが電源端子Ｖccとアース間に直列に接続され、さらに、ＰＭＯＳ５のソースが、ＰＭＯＳ３、４のドレイン・ソースの接続点に、ゲートがＰＭＯＳ４とＮＭＯＳ６のドレインの接続点に、ドレインがＮＭＯＳ８のゲートにそれぞれ接続され、ＮＭＯＳ８のドレインは電源端子Ｖccに、ソースはＮＭＯＳ６、７のソース・ドレインの接続点にそれぞれ接続されている。その出力がインバータ１０を介して、キャパシタ２の両端にドレイン・ソースが接続されたＮＭＯＳ９のゲートに接続されている。 （もっと読む）

【課題】温度によって変化する発振周波数を、応答性良く、正確に、所定の周波数に調整することができる発振周波数の制御方法及び発振器を提供する。
【解決手段】本発明の発振周波数制御方法は、発振周波数及び出力信号の振幅が温度に依存して変化し、所定の発振周波数制御信号を用いて発振周波数の変更が可能な発振器の発振周波数制御方法であって、振幅を測定する工程と、振幅に基づき発振周波数制御信号を制御し、発振周波数を変更する工程を備える。また、本発明の発振器は、発振周波数及び出力信号の振幅が温度に依存して変化し、所定の発振周波数制御信号を用いて発振周波数の変更が可能な発振器であって、振幅を測定する振幅測定部と、振幅に基づき発振周波数制御信号を制御し、発振周波数を変更する温度補償部を備える。 （もっと読む）

【課題】電圧制御発振器において、発振周波数が高い場合と低い場合で周波数感度を一定にする。
【解決手段】インダクタ回路と、第１基準電位が一端に、制御電位が他端に、それぞれ与えられた第１可変容量素子を含む可変容量回路と、第２基準電位が一端に、制御電位または所定電位のいずれか一方が他端に、それぞれ与えられた第２可変容量素子を含む可変容量調整部と、負性抵抗回路とを並列接続する。負性抵抗回路は、インダクタ回路のインダクタ値、可変容量回路の容量値、および可変容量調整部の容量値で決まる発振周波数で発振する。 （もっと読む）

【課題】ＶＣＯを備える周波数シンセサイザに関し、ＶＣＯのｆ−Ｖ特性のばらつきに対処する手法を提案する。
【解決手段】制御電圧Ｖ₁に応じて発振周波数ｆ₁が変化する第１の電圧制御発振器を備え、基準周波数に応じた周波数の信号を発振する第１の周波数シンセサイザと、制御電圧Ｖ₂に応じて発振周波数ｆ₂が変化する第２の電圧制御発振器を備え、前記第１の周波数シンセサイザと同じチップ上に設けられており、前記基準周波数に応じた周波数の信号を発振する第２の周波数シンセサイザと、前記第１の電圧制御発振器の制御電圧Ｖ₁をモニタし、前記第１の周波数シンセサイザの周波数がロックしているときにモニタされた前記制御電圧Ｖ₁と基準電圧とを比較し、前記制御電圧Ｖ₁と前記基準電圧との比較結果に基づいて、前記第２の電圧制御発振器のｆ₂−Ｖ₂（発振周波数−制御電圧）特性を変化させるコンパレータとを備えることを特徴とする集積回路装置。 （もっと読む）

発振信号がコールドスタートからの規定の定常状態条件に達する時を早める回路を含んでいる発振信号を生成するための装置。装置は、発振信号を生成するための発振回路と、発振回路に第１の電流を供給する第１の回路と、発振回路に第２の電流を供給する第２の回路と、を含み、第１および第２の電流は、発振信号が規定の定常状態条件に達するための時間分を縮小するのに適している。装置は、１以上の通信チャネルを確立するために低い負荷サイクルパルス変調を用いる通信システムに有益であるかもしれず、それによって装置はパルスのほぼ始めで発振信号を生成し始め、パルスのほぼ終わりに発振信号を終了する。
（もっと読む）

【課題】発振周波数の可変範囲を大きくすることができる電圧制御発振器を提供する。
【解決手段】本発明による電圧制御発振器は、ＬＣ共振回路１と、ＬＣ共振回路１と電源ＶＤＤ及び電源ＶＳＳとの間に設けられ、複数の負性抵抗を備える負性抵抗部２、３と、複数の容量群４１〜４４と、複数の負性抵抗回路と、複数の容量群４１〜４４とから選択的に任意の数の負性抵抗回路と容量群とをＬＣ共振回路１に接続する選択回路１０７とを具備する。選択回路１０７によって選択接続された負性抵抗回路は、共振回路１に電流を供給する。ＬＣ共振回路１は、選択回路１０７によって選択接続された容量群によって決定される周波数ｆ_ｖｃｏで発振する。 （もっと読む）

【課題】素子バラツキなどが生じた場合に、位相ノイズを効果的に低減することが困難であった。
【解決手段】電圧制御発振器は、電圧制御発振部へ動作電流を供給する可変電流生成回路と、インダクタと可変容量素子とで構成される共振回路を有し、可変電流生成回路の生成する電流に基づいた振幅の出力信号を出力する電圧制御発振部と、出力信号が入力され、可変電流生成回路の出力する電流の変化量に対する出力信号の振幅変化に基づいて電流設定信号を生成し、可変電流生成回路に供給する第１の最適化回路とを有する （もっと読む）

【課題】本発明は、発振回路及び半導体装置に関し、電源投入後、リセット後、スタンバイ状態からの復帰後のＭＣＵの処理の高速化と低消費電力化を両立することを目的とする。
【解決手段】第１の発振回路と、第１の発振回路より長い発振安定時間を有する第２の発振回路と、第２の発振回路の発振安定時間の経過を示す安定信号を出力する信号生成回路と、選択信号に基づいて第１及び第２の発振回路の出力の一方を選択出力するスイッチ回路と、抑止信号に基づいて第２の発振回路の起動を抑止する抑止回路とを備え、第１及び第２の発振回路が同時に起動されてスイッチ回路により第１の発振回路の出力が選択出力された後に第２の発振回路の出力に切り替えられるモードと、第１の発振回路が起動されて抑止回路により第２の発振回路が起動されずスイッチ回路により第１の発振回路の出力のみが選択出力されるモードを有するように構成する。 （もっと読む）

【課題】電圧制御発振器から出力される発振信号の発振周波数にかかわらず電圧制御発振器の位相雑音を最適化する位相雑音最適化方法および位相雑音最適化装置を提供する。
【解決手段】電圧制御発振器の発振信号を平滑化した検出電圧値を生成する。電圧制御発振器から出力される発振信号の出力振幅と位相雑音との関係によって示される位相雑音が最適となる出力振幅に基づいて設定された基準電圧値の範囲と検出電圧値とを比較して、比較結果に応じた判定信号を出力する。判定信号に基づいて電圧制御発振器の電流源のスイッチの開／閉を制御する電流切り替え信号を生成して出力することで出力振幅が安定し、位相雑音が最適となる。 （もっと読む）

【課題】聴取装置のLC共振回路を所望の周波数範囲で持続的に作動させる。
【解決手段】発振器Ｌ、Ｃ_resと発振器の発振周波数をトリミングするためのトリミング装置１１、１２とを有する聴取装置において、予め与えられた目標値に依存してトリミング装置１１、１２を用い発振器の発振周波数を自動的に調節するための調節装置１７、１８、１９を有する。 （もっと読む）

【課題】発振周波数毎の出力信号の電力及びＣ／Ｎ比の変動を抑制する発振器を提供すること。
【解決手段】
本発明は、それぞれ異なる発振周波数の発振信号を出力する複数の発振部１１〜1ｎと、複数の発振部１１〜１ｎのそれぞれの出力が結合し、出力端子Ｔｏｕｔの出力インピーダンスに対応する特性インピーダンスを有する伝送線路１５と、伝送線路１５と出力端子Ｔｏｕｔとの間に接続されているローパスフィルタ１８と、を具備する発振器である。 （もっと読む）

【課題】複数の異なる発振周波数を選択して出力する発振器において、Ｃ／Ｎ比を高くしかつ回路を小型化する。
【解決手段】それぞれ異なる発振周波数の発振信号をコレクタに出力する複数の第１トランジスタと、それぞれのエミッタの出力が結合し入力される共通ノードと、共通ノードの出力をそれぞれのベースに帰還する帰還回路と、複数の第１トランジスタのそれぞれのエミッタと共通ノードとの間に設けられ、共通ノードからの高周波成分を遮断する複数のアイソレーション回路とを有する。第１トランジスタのエミッタの出力をベースにフィードバックする帰還回路により、Ｃ／Ｎ比を高くすることができる。又、複数の第１トランジスタのエミッタがそれぞれのアイソレーション回路を介し共通ノードに結合されていることにより小型化が可能となる。さらに、アイソレーション回路により、エミッタへの信号の逆流を抑制することができる。 （もっと読む）

【課題】シングル・チャンネルの抵抗・容量可変ＲＣ発振器を提供する。
【解決手段】抵抗・容量可変ＲＣ発振器は、発振器の入力端に設置される抵抗・容量選択スイッチと、抵抗出力端と、容量出力端と、第１端が抵抗・容量選択スイッチに接続されて、第２端が抵抗出力端にフローティングする少なくとも一つの抵抗スイッチと、第１端が抵抗・容量選択スイッチに接続されて、第２端が容量出力端にフローティングする少なくとも一つの容量スイッチと、を備えてなるものであり、抵抗・容量選択スイッチによって、どの抵抗スイッチの第２端を抵抗出力端に接続する、及びどの容量スイッチの第２端を容量出力端に接続するかを選択して、抵抗出力端と容量出力端に異なる組み合わせの抵抗・容量出力値を発生させる。 （もっと読む）

【課題】 低周波の発振信号であっても安定して出力することが可能な電圧制御発振器及びＰＬＬ回路を提供する。
【解決手段】 本発明に係る電圧制御発振器１は、インダクタ４及び可変キャパシタ５を有するＬＣ共振回路２と、複数の負性抵抗回路ＮＲ１、ＮＲ２、…、ＮＲｎを備える。各負性抵抗回路ＮＲ１、ＮＲ２、…、ＮＲｎは、定電流源ＣＧ１、ＣＧ２、…、ＣＧｎを介して夫々接地線と接続される構成であり、各定電流源は、夫々個別に導通状態（一定電流を流す状態）と非導通状態（開放された状態）との間で切換制御が可能に構成されており、本発明に係る電圧制御発振器１は、これらの各定電流源の導通制御を行うための制御手段７を備える構成である。 （もっと読む）

【解決手段】プログラマブルバラクタ装置は、複数のデジタルバラクタビットによって制御される複数のバイナリ重み付けバラクタを含み得る。プログラマブルバラクタ装置は、複数のバイナリ重み付けバラクタと、プログラマブルバラクタ装置の実効容量を低減するために複数のバイナリ重み付けバラクタの１つまたはそれ以上を選択的にディセーブルとする制御とを含み得る。プログラマブルバラクタ装置の実効容量を変化させる方法は、複数のバイナリ重み付けバラクタを設けることと、プログラマブルバラクタ装置の実効容量を低減するために複数のバイナリ重み付けバラクタの１つまたはそれ以上を選択的にディセーブルとすることとを含み得る。 （もっと読む）

【課題】ＩＣへの集積化も容易で、かつ、浮遊容量の発振周波数への影響も効果的に低減することが可能な電圧制御発振器を提供する。
【解決手段】バリキャップＶＣ３，ＶＣ４のアノード共通接続点に設けられた第１のスイッチ回路Ｐ１と、第１の制御電圧Ｖ_ｔの供給配線上に設けられた第２のスイッチ回路Ｐ２と、バリキャップＶＣ３，ＶＣ４の各アノードと第２の制御電圧ＶＣＯＮＴの入力端子との間にそれぞれ接続された複数の抵抗Ｒ１，Ｒ２とを備え、バリキャップＶＣ３，ＶＣ４を切り離すために第１のスイッチ回路Ｐ１をオフにしたときは、バリキャップＶＣ３，ＶＣ４が抵抗Ｒ１，Ｒ２を介して第２の制御電圧ＶＣＯＮＴの入力端子に接続されるようにし、バリキャップＶＣ３，ＶＣ４を使用するときは第１および第２のスイッチ回路Ｐ１，Ｐ２をオンとし、同調電圧Ｖ_ｔによって発振周波数を制御できるようにする。 （もっと読む）

【課題】可変周波数範囲の広域化を可能にしつつ高い位相雑音特性を備えるＶＣＯ回路を提供する。
【解決手段】上記課題を解決するために、ＶＣＯ回路１００に、バッファ回路Ｂ１１、Ｐ型ＭＯＳトランジスタＱ１１及びキャパシタＣ１１からなるバイアス回路１０１と、アンプＡ１１と、インダクタＬ１１、可変キャパシタＣ１２、及びスイッチ付きキャパシタＣ１３、Ｃ１４、・・・からなる共振回路１０２と、を備える。 （もっと読む）