電圧制御発振回路
【課題】発振周波数を上昇させた場合であっても、電圧制御発振回路のコンデンサの充放電電流の増加を抑制する。
【解決手段】コンデンサの充電電圧を入力電圧に応じた周波数で発振させる電圧制御発振回路であって、コンデンサの充電電圧の最低電圧が第１電圧、充電電圧の最高電圧が第１電圧より高い第２電圧となるよう、コンデンサを繰り返し充放電する充放電回路と、入力電圧に応じて第１電圧と第２電圧との差を制御する制御回路と、を備える。
【解決手段】コンデンサの充電電圧を入力電圧に応じた周波数で発振させる電圧制御発振回路であって、コンデンサの充電電圧の最低電圧が第１電圧、充電電圧の最高電圧が第１電圧より高い第２電圧となるよう、コンデンサを繰り返し充放電する充放電回路と、入力電圧に応じて第１電圧と第２電圧との差を制御する制御回路と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振回路に関する。
【背景技術】
【０００２】
モータの回転速度制御等に使用されるＰＬＬ(Phase Locked Loop)回路においては、一般的に入力電圧に応じた電流でコンデンサを充放電させることにより、コンデンサの充電電圧を発振させる方式の電圧制御発振回路が用いられる。
【０００３】
図６に一般的な電圧制御発振回路のブロック図を示す（例えば、特許文献１または特許文献２参照）。電圧制御発振回路３００は、入力電圧Ｖｉｎに応じた周波数でコンデンサ３２０の充電電圧Ｖｃａｐを発振させる回路である。まず、電圧電流変換回路３１０は、入力電圧Ｖｉｎに応じた電流Ｉ１を生成する。切り替え回路３１１は、電圧電流変換回路３１０から供給される電流Ｉ１と比較回路３１２の比較結果Ｖｏとに基づいて、コンデンサ３２０を電流Ｉ１に応じた充放電電流Ｉｃａｐにて充放電する。詳述すると、コンデンサ３２０の充電電圧Ｖｃａｐが所定のしきい値電圧Ｖｔ１より低くなると、比較結果Ｖｏにより切り替え回路３１１は、コンデンサ３２０を電流Ｉｃａｐにて充電する。また、コンデンサ３２０の充電電圧Ｖｃａｐが、しきい値電圧Ｖｔ１より高い所定のしきい値電圧Ｖｔ２を超えると、比較結果Ｖｏにより切り替え回路３１１は、コンデンサ３２０を電流Ｉｃａｐにて放電するよう動作する。したがって、コンデンサの充電電圧Ｖｃａｐの発振周波数は、入力電圧Ｖｉｎに応じた充放電電流Ｉｃａｐの電流値により変化する。
【特許文献１】特開平５−３２７４２８号公報
【特許文献２】特開２０００−３４９５９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
電圧制御発振回路に求められる発振周波数は、ＰＬＬ回路の用途等に応じて異なる。したがって、電圧制御発振回路を集積回路で実現した場合、電圧制御発振回路の発振周波数を適宜変更できるよう、一般的にコンデンサ３２０は外付けとされる。外付けされるコンデンサの容量値は集積回路内のコンデンサの容量値より大きいため、コンデンサ３２０の容量値は大きくなり、電圧制御発振回路の消費電流のうち、コンデンサの充放電電流Ｉｃａｐは大きな割合を占めることとなる。
【０００５】
近年の電圧制御発振回路においては、発振周波数を上昇させた場合であっても消費電流の増加を抑制させる必要がある。しかしながら、図６に示した電圧制御発振回路では、発振周波数を上昇させる場合に、容量値の大きいコンデンサを充放電すべくコンデンサの充放電電流も大きく増加させる必要があるため、消費電流の増加を抑制できないという課題がある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の電圧制御発振回路は、コンデンサの充電電圧を入力電圧に応じた周波数で発振させる電圧制御発振回路であって、前記コンデンサの前記充電電圧の最低電圧が第１電圧、前記充電電圧の最高電圧が前記第１電圧より高い第２電圧となるよう、前記コンデンサを繰り返し充放電する充放電回路と、前記入力電圧に応じて前記第１電圧と前記第２電圧との差を制御する制御回路と、を備えることとする。
【発明の効果】
【０００７】
コンデンサの充電電圧を入力電圧に応じた周波数で発振させる電圧制御発振回路において、発振周波数を上昇させた場合であっても、コンデンサの充放電電流の増加を抑制する。
【発明を実施するための最良の形態】
【０００８】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【０００９】
図１は、本発明の一実施形態である電圧制御発振回路１の構成を示す図である。なお、本実施形態の電圧制御発振回路１は集積回路であることとする。
電圧制御発振回路１は、例えばモータの回転速度制御等に使用されるＰＬＬ回路に用いられ、入力電圧に応じた周波数の電圧を出力する回路であり、電圧電流変換回路１０（第１電流生成回路）、制御回路１１、切り替え回路１２、比較回路１３、方形波出力回路１４、端子３０，３１から構成される。なお、切り替え回路１２と比較回路１３とが本発明の充放電回路に相当する。
【００１０】
まず、図１に示した、電圧制御発振回路１を構成する各回路の概要を説明する。
電圧電流変換回路１０は、入力電圧Ｖｉｎが入力されることにより、入力電圧Ｖｉｎ及び抵抗２０の抵抗値Ｒ１に応じた電流Ｉ１（第１電流）を生成し、電流Ｉ１に基づいたバイアス電圧Ｖｂ１とバイアス電圧Ｖｂ２とを、制御回路１１と切り替え回路１２とに夫々出力する回路である。なお、入力電圧Ｖｉｎは、例えば、ＰＬＬ回路において電圧制御発振回路１の前段に設けられるフィルタ回路（不図示）からの電圧とする。
【００１１】
制御回路１１は、バイアス電圧Ｖｂ１と比較回路１３の比較結果である出力電圧Ｖｏとに応じたしきい値電圧Ｖｔを出力する回路である。なお本実施形態においては、電圧レベルの低いしきい値電圧Ｖｔ１（第１電圧）と、しきい値電圧Ｖｔ１より電圧レベルの高いしきい値電圧Ｖｔ２（第２電圧）との二つのしきい値電圧Ｖｔが出力されることとする。また、本実施形態において、入力電圧Ｖｉｎの上昇に応じてバイアス電圧Ｖｂ１が変化すると、低いしきい値電圧Ｖｔ１と高いしきい値電圧Ｖｔ２との差は、小さくなるように設計されていることとする。
【００１２】
切り替え回路１２は、バイアス電圧Ｖｂ２と比較回路１３の比較結果である出力電圧Ｖｏとに基づいて、コンデンサ２１を電流Ｉｃａｐにて充放電する回路である。
比較回路１３は、コンデンサ２１の充電電圧Ｖｃａｐと、制御回路１１からのしきい値電圧Ｖｔとを比較し、比較結果である出力電圧Ｖｏを出力する回路である。詳述すると、充電電圧Ｖｃａｐがしきい値電圧Ｖｔ１より低くなると、比較回路１３は、制御回路１１に高いしきい値電圧Ｖｔ２を出力させ、切り替え回路１２にコンデンサ２１を充電させる。一方、充電電圧Ｖｃａｐがしきい値電圧Ｖｔ２より高くなると、比較回路１３は、制御回路１１に低いしきい値電圧Ｖｔ１を出力させ、切り替え回路１２にコンデンサ２１を放電させる。なお本実施形態において、比較回路１３は、出力電圧Ｖｏとして電圧Ｖｏａ,Ｖｏｂの二つの電圧を出力することとする。
【００１３】
方形波出力回路１４は、出力電圧Ｖｏに基づいて方形波の発振電圧Ｖｏｓｃを出力する回路である。
また、電圧電流変換回路１０に端子３０を介して接続された抵抗２０には、電圧電流変換回路１０に入力された入力電圧Ｖｉｎに応じた電圧が印加されることにより、入力電圧Ｖｉｎに応じた電流Ｉ１が生成される。なお、本実施形態において電流Ｉ１の電流値はＩ１とする。
切り替え回路１２と比較回路１３とに端子３１を介して接続されたコンデンサ２１には、切り替え回路１２からの電流Ｉｃａｐが充放電されることにより充電電圧としてＶｃａｐが発生する。
【００１４】
前述の様に、本実施形態の電圧制御発振回路１は、入力電圧Ｖｉｎの上昇に応じて、制御回路１１の低いしきい値電圧Ｖｔ１と高いしきい値電圧Ｖｔ２との差が小さくなるよう設計されている。これにより、コンデンサ２１の充放電電流Ｉｃａｐの増加を抑制しつつ、電圧制御発振回路１の発振周波数を上昇させることが可能である。
【００１５】
次に、本実施形態の電圧制御発振回路１を構成する各回路の動作について説明する。
図２は、電圧電流変換回路１０の一実施形態を示す図である。電圧電流変換回路１０はオペアンプ４０、ＮＰＮトランジスタ４１、ＰＮＰトランジスタ４２から構成される。
【００１６】
ＮＰＮトランジスタ４１のベース電極とエミッタ電極とは夫々、オペアンプ４０の出力と反転入力とに接続されている。したがって、オペアンプ４０は、反転入力の電圧が非反転入力に印加された入力電圧Ｖｉｎに一致するように、ＮＰＮトランジスタ４１のベース電極に印加されるバイアス電圧Ｖｂ１を制御する。その結果、抵抗２０に印加される電圧は入力電圧Ｖｉｎに等しくなり、電流Ｉ１＝Ｖｉｎ／Ｒ１が抵抗２０に流れることとなる。また、ＰＮＰトランジスタ４２はダイオード接続されていることから、電流Ｉ１に応じたバイアス電圧Ｖｂ２がベース電極から出力される。
【００１７】
図３は、制御回路１１、切り替え回路１２、比較回路１３、方形波出力回路１４の一実施形態を示す図である。
【００１８】
制御回路１１は、ＮＰＮトランジスタ５０〜５３、ＰＮＰトランジスタ５４，５５、バイアス電流源５６，５７、抵抗５８〜６１から構成される。なお、本実施形態においては、ＰＮＰトランジスタ５４，５５は同じサイズであり、抵抗５９（電流電圧変換回路）の抵抗値はＲ２であることとする。
【００１９】
ＮＰＮトランジスタ５３とバイアス電流源５７とはエミッタフォロアを構成していることから、抵抗６０と抵抗６１とで電源電圧ＶＤＤを分圧した電圧に応じた電圧ＶｅがＮＰＮトランジスタ５３のエミッタ電極から出力される。また、ＮＰＮトランジスタ５３から出力される電圧Ｖｅが一端に印加された抵抗５９は、ＮＰＮトランジスタ５０，５１と、バイアス電流源５６とからなる差動回路の負荷に相当する。なお、本実施形態ではバイアス電流源５６（定電流回路）の電流を電流Ｉ２（定電流）とする。また、電流Ｉ２の電流値はＩ２とし、ＮＰＮトランジスタ５１と抵抗５９とが接続されたノードから出力される電圧をしきい値電圧Ｖｔとする。抵抗５８は、バイアス電圧Ｖｂ１がベース電極に印加されたＮＰＮトランジスタ５２のエミッタ抵抗に相当するため、抵抗５８にはバイアス電圧Ｖｂ１に応じた電流Ｉ３（第３電流）が流れる。なお、本実施形態において、電流Ｉ３の電流値はＩ３とする。電流Ｉ３が流れることにより、ダイオード接続されたＰＮＰトランジスタ５４のベース電極には、電流Ｉ３に応じた電圧が発生する。ＰＮＰトランジスタ５４，５５は同じサイズのトランジスタによるカレントミラーであるため、ＰＮＰトランジスタ５５にも同様に電流Ｉ３が流れ、結果としてバイアス電流源５６に電流Ｉ３が供給されることとなる。なお、本実施形態においては、電流値Ｉ３が電流値Ｉ２より小さくなるよう設計されている。ここで、前述のようにＮＰＮトランジスタ５０，５１、電流Ｉ３が供給されたバイアス電流源５６は差動回路を構成するため、ＮＰＮトランジスタ５０，５１の何れか一方のみがオンすることとなる。なお、本実施形態においては、電流Ｉ２と電流Ｉ３との差の電流を電流Ｉ４（第２電流）とし、電流Ｉ４の電流値をＩ４とする。まず、ＮＰＮトランジスタ５０がオンで、ＮＰＮトランジスタ５１がオフしている場合、しきい値電圧ＶｔにはＮＰＮトランジスタ５３から出力される電圧Ｖｅが発生する。一方、ＮＰＮトランジスタ５０がオフで、ＮＰＮトランジスタ５１がオンしている場合、しきい値電圧Ｖｔとしては、ＮＰＮトランジスタ５３から出力される電圧Ｖｅから抵抗５９に流れる電流の電流値分だけ降下した電圧が出力される。すなわち、抵抗５９の抵抗値はＲ２、抵抗５９に流れる電流はＩ４であることから、しきい値電圧Ｖｔとしては、Ｖｅ−Ｒ２×Ｉ４が出力されることとなる。本実施形態では、ＮＰＮトランジスタ５０，５１の状態が変わることにより出力されるしきい値電圧Ｖｔのうち、低いしきい値電圧をＶｔ１とし、高いしきい値電圧をＶｔ２としている。したがって、しきい値電圧としてＶｔ１＝Ｖｅ−Ｒ２×Ｉ４，Ｖｔ２＝Ｖｅとが夫々ＮＰＮトランジスタ５０，５１の状態に応じて出力されることとなる。なお、ＮＰＮトランジスタ５２，ＰＮＰトランジスタ５４，５５、バイアス電流源５６、抵抗５８が本発明の第２電流生成回路に相当し、ＮＰＮトランジスタ５０，５１が本発明の電流制御回路に相当し、ＮＰＮトランジスタ５２，ＰＮＰトランジスタ５４，５５、抵抗５８が本発明の第３電流生成回路に相当する。
【００２０】
切り替え回路１２は、ＮＰＮトランジスタ７０〜７４、ＰＮＰトランジスタ７５，７６から構成される。なお、本実施形態において、ＰＮＰトランジスタ４２，７５，７６は同じサイズ、さらにＮＰＮトランジスタ７０〜７２は同じサイズであることとする。
【００２１】
ＰＮＰトランジスタ７５，７６と電圧電流変換回路１０のＰＮＰトランジスタ４２とはカレントミラーを構成するため、ＰＮＰトランジスタ７５，７６には電流Ｉ１が流れる。ＮＰＮトランジスタ７０はダイオード接続されていることから、電流Ｉ１が供給されることにより電流Ｉ１に応じた電圧がベース電極に生成される。さらに、ＮＰＮトランジスタ７１，７２は、ＮＰＮトランジスタ７０とカレントミラーを構成していることから、ＮＰＮトランジスタ７１，７２の夫々には電流Ｉ１が流れることとなる。
【００２２】
また、電流Ｉ１が夫々流れるＮＰＮトランジスタ７１，７２とＮＰＮトランジスタ７３，７４とは差動回路を構成している。まず、ＮＰＮトランジスタ７３がオフし、ＮＰＮトランジスタ７４がオンしている場合、ＮＰＮトランジスタ７４には、電流値２×Ｉ１の電流が流れ、コンデンサ２１は、ＰＮＰトランジスタ７６からの電流Ｉ１により充電されることとなる。一方、ＮＰＮトランジスタ７３がオンし、ＮＰＮトランジスタ７４がオフしている場合、ＮＰＮトランジスタ７１，７２に供給される電流の電流値が合計２×Ｉ１となるように、ＰＮＰトランジスタ７６からの電流Ｉ１に加え、コンデンサ２１に充電された電荷が電流Ｉ１となるように放電される。したがって、切り替え回路１２は、ＮＰＮトランジスタ７３とＮＰＮトランジスタ７４との差動入力の状態により、コンデンサ２１を電流Ｉ１にて充放電する。本実施形態におけるコンデンサ２１を充放電する電流Ｉｃａｐとしては、電流Ｉ１が相当することとなる。
【００２３】
比較回路１３は、ＮＰＮトランジスタ８０〜８３、バイアス電流源８４〜８６、抵抗８７〜９０から構成される。バイアス電流源８４とＮＰＮトランジスタ８０，８１とは、差動回路を構成し、ＮＰＮトランジスタ８０，８１の夫々のコレクタ電極には負荷として抵抗８７，８８が接続されている。なお、本実施形態では、バイアス電流源８４の電流を電流Ｉ５とし、電流Ｉ５の電流値はＩ５とする。また、抵抗８７，８８の抵抗値は同じでありＲ３とする。したがって、ＮＰＮトランジスタ８０，８１のベース電極に夫々印加された電圧により、ＮＰＮトランジスタ８０，８１の夫々のコレクタ電極がハイレベル（電源電圧ＶＤＤの電圧レベル、以下Ｈレベル）、またはローレベル（ＶＤＤ−Ｒ３×Ｉ５、以下Ｌレベル）に変化する。ＮＰＮトランジスタ８２のエミッタ電極は、抵抗８９を介してバイアス電流源８５に接続されており、エミッタフォロアを構成する。したがって、抵抗８９とバイアス電流源８５とが接続されたノードからは、ＮＰＮトランジスタ８２のベース電極に印加された電圧に応じた電圧が出力されることとなる。なお、ＮＰＮトランジスタ８３、バイアス電流源８６、抵抗９０は夫々ＮＰＮトランジスタ８２、バイアス電流源８５、抵抗８９と同じ構成であることから、抵抗９０とバイアス電流源８６とが接続されたノードからは、ＮＰＮトランジスタ８３のベース電極に印加された電圧に応じた電圧が出力されることとなる。また、本実施形態においては、バイアス電流源８５と抵抗８９とが接続されたノードの電圧を出力電圧Ｖｏの一方である電圧Ｖｏａ、バイアス電流源８６と抵抗９０とが接続されたノードの電圧を出力電圧Ｖｏの他方である電圧Ｖｏｂとする。ここで、ＮＰＮトランジスタ８０がオンし、ＮＰＮトランジスタ８１がオフしている場合は、ＮＰＮトランジスタ８２のベース電極に印加された電圧がＬレベルとなり、ＮＰＮトランジスタ８３のベース電極に印加された電圧がＨレベルとなるため電圧Ｖｏａが電圧Ｖｏｂより低くなる。一方、ＮＰＮトランジスタ８０がオフし、ＮＰＮトランジスタ８１がオンしている場合は、ＮＰＮトランジスタ８２のベース電極に印加された電圧がＨレベルとなり、ＮＰＮトランジスタ８３のベース電極に印加された電圧がＬレベルとなるため電圧Ｖｏａが電圧Ｖｏｂより高くなる。
【００２４】
方形波出力回路１４は、コンパレータ１００からなる。コンパレータ１００の非反転入力と反転入力には夫々比較回路１３からの電圧Ｖｏａ,Ｖｏｂが印加される。したがって、電圧Ｖｏａが電圧Ｖｏｂより高い場合、コンパレータ１００の出力である発振電圧ＶｏｓｃはＨレベルとなり、電圧Ｖｏａが電圧Ｖｏｂより低い場合、コンパレータ１００の出力である発振電圧ＶｏｓｃはグランドＧＮＤの電圧レベルとなる。
【００２５】
ここで、本実施形態の電圧制御発振回路１の動作について説明する。なお、本実施形態における電圧制御発振回路１のコンデンサ２１は、起動時は放電されているものとする。また、起動時のコンデンサ２１の放電は、例えば起動されるとオンし、その後にオフするようなスイッチ（不図示）により実現可能である。図４は、電圧制御発振回路１の動作を説明するためのタイミングチャートであり適宜参照する。
【００２６】
まず、電圧制御発振回路１が起動されると、バイアス電流源５６，５７，８４〜８６が生成され、制御回路１１のＮＰＮトランジスタ５３からは電圧Ｖｅが出力されることとなる。一方、起動後にコンデンサ２１の充電電圧Ｖｃａｐは、グランドＧＮＤの電圧レベルとなるように放電されている。したがって、しきい値電圧Ｖｔの値によらず、比較回路１３のＮＰＮトランジスタ８０はオフし、ＮＰＮトランジスタ８１はオンすることとなる。この結果、比較回路１３の出力である電圧Ｖｏａは電圧Ｖｏｂより高くなり、制御回路１１からは高いしきい値電圧Ｖｔ２が出力される。さらに、切り替え回路１２からの充放電電流Ｉｃａｐとして、電流Ｉ１がコンデンサ２１に供給される。また、電圧Ｖｏａは電圧Ｖｏｂより高いため、コンパレータ１００から出力される発振電圧ＶｏｓｃはＨレベルとなる。
【００２７】
電流Ｉ１によりコンデンサ２１が充電され、コンデンサ２１の充電電圧Ｖｃａｐが高いしきい値電圧Ｖｔ２を超えると、比較回路１３のＮＰＮトランジスタ８０はオンし、ＮＰＮトランジスタ８１はオフする。この結果、比較回路１３の出力である電圧Ｖｏａは電圧Ｖｏｂより低くなり、制御回路１１からは低いしきい値電圧Ｖｔ１が出力される。さらに、切り替え回路１２は、充放電電流Ｉｃａｐとして電流Ｉ１でコンデンサ２１を放電する。また、電圧Ｖｏａは電圧Ｖｏｂより低いため、コンパレータ１００から出力される発振電圧ＶｏｓｃはグランドＧＮＤの電圧レベルとなる。さらに、電流Ｉ１によりコンデンサ２１が放電され、コンデンサ２１の充電電圧Ｖｃａｐが低いしきい値電圧Ｖｔ１より低くなると、比較回路１３のＮＰＮトランジスタ８０はオフし、ＮＰＮトランジスタ８１はオンすることとなるため、前述の様に、制御回路１１からは高いしきい値電圧Ｖｔ２が出力され、切り替え回路１２からの充放電電流Ｉｃａｐとして、電流Ｉ１がコンデンサ２１に供給される。この様に、本実施形態の電圧制御発振回路１は、充電電圧Ｖｃａｐの最低電圧が低いしきい値電圧Ｖｔ１、充電電圧Ｖｃａｐの最高電圧が高いしきい値電圧Ｖｔ２となるように、コンデンサ２１の充放電を繰り返す。
【００２８】
つぎに、入力電圧Ｖｉｎの電圧値を変化させた場合の電圧制御発振回路１の動作について、図５に示した入力電圧Ｖｉｎと発振電圧Ｖｏｓｃの周波数との関係を参照しつつ説明する。前述の様に、コンデンサ２１を充放電する電流Ｉ１及び低いしきい値電圧Ｖｔ１＝Ｖｅ−Ｒ２×Ｉ４は入力電圧Ｖｉｎに応じて変化する。具体的には、入力電圧Ｖｉｎが上昇すると、電流Ｉ１の電流値は増加する。また、Ｉ４＝Ｉ２−Ｉ３で、Ｉ３が入力電圧Ｖｉｎの上昇に応じて増加するため、低いしきい値電圧Ｖｔ１は上昇する。したがって、入力電圧Ｖｉｎが上昇することにより、充電電圧Ｖｃａｐと発振電圧Ｖｏｓｃとの周波数は上昇する。一方、入力電圧Ｖｉｎが低下すると、前述の逆の動作となるため、結果的に充電電圧Ｖｃａｐと発振電圧Ｖｏｓｃとの周波数は低下する。したがって、しきい値電圧Ｖｔ１，Ｖｔ２が所定の電圧であり、入力電圧Ｖｉｎに対して変化しない一般的な電圧制御発振回路と比較すると、本実施形態の電圧制御発振回路１は入力電圧Ｖｉｎの変化範囲が同じであっても、出力可能な周波数範囲が拡大することとなる。
【００２９】
以上に説明した構成からなる電圧制御発振回路１は、入力電圧Ｖｉｎの上昇に応じて、低いしきい値電圧Ｖｔ１と高いしきい値電圧Ｖｔ２との差を小さくできる。これにより、例えば、コンデンサ２１の充放電電流Ｉｃａｐの電流値が一定であっても、入力電圧Ｖｉｎの上昇に応じて、コンデンサ２１の充電電圧Ｖｃａｐの発振周波数を上昇させることが可能である。したがって、発振周波数を上昇させる場合に、消費電流の増加に大きく寄与するコンデンサ２１の充放電電流の増加を抑制することができる。
【００３０】
また、電圧制御発振回路１は、入力電圧Ｖｉｎの上昇に応じて、低いしきい値電圧Ｖｔ１と高いしきい値電圧Ｖｔ２との差を小さくするとともに、コンデンサ２１の充放電電流Ｉｃａｐを増加することができる。したがって、入力電圧Ｖｉｎの変化に応じて、しきい値電圧Ｖｔと充放電電流Ｉｃａｐとのどちらか一方のみを変化させる場合と比較して、発振周波数の範囲を広く変化することが可能である。さらに、しきい値電圧Ｖｔと充放電電流Ｉｃａｐの両方を入力電圧Ｖｉｎの上昇に応じて変化させたときは、充放電電流Ｉｃａｐのみを変化させた場合と比べ、同じ周波数を得るためにコンデンサ２１を充放電する電流を少なくできる。
【００３１】
また、制御回路１１は、比較回路１３の出力電圧Ｖｏに応じて、低いしきい値電圧Ｖｔ１か高いしきい値電圧Ｖｔ２のどちらか一方のみを出力する。したがって、例えば特開２０００−３４９５９８号公報に示されるように、２つのしきい値電圧Ｖｔに対して夫々比較回路を設ける必要はなく、回路規模を小さくすることが可能となる。
【００３２】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【図面の簡単な説明】
【００３３】
【図１】電圧制御発振回路１の構成を示す図である。
【図２】電圧電流変換回路１０の一実施形態を示す図である。
【図３】制御回路１１、切り替え回路１２、比較回路１３、方形波出力回路１４の一実施形態を示す図である。
【図４】電圧制御発振回路１の動作を説明するためのタイミングチャートである。
【図５】入力電圧Ｖｉｎと発振電圧Ｖｏｓｃの周波数との関係を示す図である。
【図６】一般的な電圧制御発振回路の一例を示す図である。
【符号の説明】
【００３４】
１ 電圧制御発振回路
１０ 電圧電流変換回路
１１ 制御回路
１２ 切り替え回路
１３ 比較回路
１４ 方形波出力回路
２０，５８〜６１，８７〜９０ 抵抗
２１ コンデンサ
３０，３１ 端子
４０ オペアンプ
１００ コンパレータ
【技術分野】
【０００１】
本発明は、電圧制御発振回路に関する。
【背景技術】
【０００２】
モータの回転速度制御等に使用されるＰＬＬ(Phase Locked Loop)回路においては、一般的に入力電圧に応じた電流でコンデンサを充放電させることにより、コンデンサの充電電圧を発振させる方式の電圧制御発振回路が用いられる。
【０００３】
図６に一般的な電圧制御発振回路のブロック図を示す（例えば、特許文献１または特許文献２参照）。電圧制御発振回路３００は、入力電圧Ｖｉｎに応じた周波数でコンデンサ３２０の充電電圧Ｖｃａｐを発振させる回路である。まず、電圧電流変換回路３１０は、入力電圧Ｖｉｎに応じた電流Ｉ１を生成する。切り替え回路３１１は、電圧電流変換回路３１０から供給される電流Ｉ１と比較回路３１２の比較結果Ｖｏとに基づいて、コンデンサ３２０を電流Ｉ１に応じた充放電電流Ｉｃａｐにて充放電する。詳述すると、コンデンサ３２０の充電電圧Ｖｃａｐが所定のしきい値電圧Ｖｔ１より低くなると、比較結果Ｖｏにより切り替え回路３１１は、コンデンサ３２０を電流Ｉｃａｐにて充電する。また、コンデンサ３２０の充電電圧Ｖｃａｐが、しきい値電圧Ｖｔ１より高い所定のしきい値電圧Ｖｔ２を超えると、比較結果Ｖｏにより切り替え回路３１１は、コンデンサ３２０を電流Ｉｃａｐにて放電するよう動作する。したがって、コンデンサの充電電圧Ｖｃａｐの発振周波数は、入力電圧Ｖｉｎに応じた充放電電流Ｉｃａｐの電流値により変化する。
【特許文献１】特開平５−３２７４２８号公報
【特許文献２】特開２０００−３４９５９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
電圧制御発振回路に求められる発振周波数は、ＰＬＬ回路の用途等に応じて異なる。したがって、電圧制御発振回路を集積回路で実現した場合、電圧制御発振回路の発振周波数を適宜変更できるよう、一般的にコンデンサ３２０は外付けとされる。外付けされるコンデンサの容量値は集積回路内のコンデンサの容量値より大きいため、コンデンサ３２０の容量値は大きくなり、電圧制御発振回路の消費電流のうち、コンデンサの充放電電流Ｉｃａｐは大きな割合を占めることとなる。
【０００５】
近年の電圧制御発振回路においては、発振周波数を上昇させた場合であっても消費電流の増加を抑制させる必要がある。しかしながら、図６に示した電圧制御発振回路では、発振周波数を上昇させる場合に、容量値の大きいコンデンサを充放電すべくコンデンサの充放電電流も大きく増加させる必要があるため、消費電流の増加を抑制できないという課題がある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の電圧制御発振回路は、コンデンサの充電電圧を入力電圧に応じた周波数で発振させる電圧制御発振回路であって、前記コンデンサの前記充電電圧の最低電圧が第１電圧、前記充電電圧の最高電圧が前記第１電圧より高い第２電圧となるよう、前記コンデンサを繰り返し充放電する充放電回路と、前記入力電圧に応じて前記第１電圧と前記第２電圧との差を制御する制御回路と、を備えることとする。
【発明の効果】
【０００７】
コンデンサの充電電圧を入力電圧に応じた周波数で発振させる電圧制御発振回路において、発振周波数を上昇させた場合であっても、コンデンサの充放電電流の増加を抑制する。
【発明を実施するための最良の形態】
【０００８】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【０００９】
図１は、本発明の一実施形態である電圧制御発振回路１の構成を示す図である。なお、本実施形態の電圧制御発振回路１は集積回路であることとする。
電圧制御発振回路１は、例えばモータの回転速度制御等に使用されるＰＬＬ回路に用いられ、入力電圧に応じた周波数の電圧を出力する回路であり、電圧電流変換回路１０（第１電流生成回路）、制御回路１１、切り替え回路１２、比較回路１３、方形波出力回路１４、端子３０，３１から構成される。なお、切り替え回路１２と比較回路１３とが本発明の充放電回路に相当する。
【００１０】
まず、図１に示した、電圧制御発振回路１を構成する各回路の概要を説明する。
電圧電流変換回路１０は、入力電圧Ｖｉｎが入力されることにより、入力電圧Ｖｉｎ及び抵抗２０の抵抗値Ｒ１に応じた電流Ｉ１（第１電流）を生成し、電流Ｉ１に基づいたバイアス電圧Ｖｂ１とバイアス電圧Ｖｂ２とを、制御回路１１と切り替え回路１２とに夫々出力する回路である。なお、入力電圧Ｖｉｎは、例えば、ＰＬＬ回路において電圧制御発振回路１の前段に設けられるフィルタ回路（不図示）からの電圧とする。
【００１１】
制御回路１１は、バイアス電圧Ｖｂ１と比較回路１３の比較結果である出力電圧Ｖｏとに応じたしきい値電圧Ｖｔを出力する回路である。なお本実施形態においては、電圧レベルの低いしきい値電圧Ｖｔ１（第１電圧）と、しきい値電圧Ｖｔ１より電圧レベルの高いしきい値電圧Ｖｔ２（第２電圧）との二つのしきい値電圧Ｖｔが出力されることとする。また、本実施形態において、入力電圧Ｖｉｎの上昇に応じてバイアス電圧Ｖｂ１が変化すると、低いしきい値電圧Ｖｔ１と高いしきい値電圧Ｖｔ２との差は、小さくなるように設計されていることとする。
【００１２】
切り替え回路１２は、バイアス電圧Ｖｂ２と比較回路１３の比較結果である出力電圧Ｖｏとに基づいて、コンデンサ２１を電流Ｉｃａｐにて充放電する回路である。
比較回路１３は、コンデンサ２１の充電電圧Ｖｃａｐと、制御回路１１からのしきい値電圧Ｖｔとを比較し、比較結果である出力電圧Ｖｏを出力する回路である。詳述すると、充電電圧Ｖｃａｐがしきい値電圧Ｖｔ１より低くなると、比較回路１３は、制御回路１１に高いしきい値電圧Ｖｔ２を出力させ、切り替え回路１２にコンデンサ２１を充電させる。一方、充電電圧Ｖｃａｐがしきい値電圧Ｖｔ２より高くなると、比較回路１３は、制御回路１１に低いしきい値電圧Ｖｔ１を出力させ、切り替え回路１２にコンデンサ２１を放電させる。なお本実施形態において、比較回路１３は、出力電圧Ｖｏとして電圧Ｖｏａ,Ｖｏｂの二つの電圧を出力することとする。
【００１３】
方形波出力回路１４は、出力電圧Ｖｏに基づいて方形波の発振電圧Ｖｏｓｃを出力する回路である。
また、電圧電流変換回路１０に端子３０を介して接続された抵抗２０には、電圧電流変換回路１０に入力された入力電圧Ｖｉｎに応じた電圧が印加されることにより、入力電圧Ｖｉｎに応じた電流Ｉ１が生成される。なお、本実施形態において電流Ｉ１の電流値はＩ１とする。
切り替え回路１２と比較回路１３とに端子３１を介して接続されたコンデンサ２１には、切り替え回路１２からの電流Ｉｃａｐが充放電されることにより充電電圧としてＶｃａｐが発生する。
【００１４】
前述の様に、本実施形態の電圧制御発振回路１は、入力電圧Ｖｉｎの上昇に応じて、制御回路１１の低いしきい値電圧Ｖｔ１と高いしきい値電圧Ｖｔ２との差が小さくなるよう設計されている。これにより、コンデンサ２１の充放電電流Ｉｃａｐの増加を抑制しつつ、電圧制御発振回路１の発振周波数を上昇させることが可能である。
【００１５】
次に、本実施形態の電圧制御発振回路１を構成する各回路の動作について説明する。
図２は、電圧電流変換回路１０の一実施形態を示す図である。電圧電流変換回路１０はオペアンプ４０、ＮＰＮトランジスタ４１、ＰＮＰトランジスタ４２から構成される。
【００１６】
ＮＰＮトランジスタ４１のベース電極とエミッタ電極とは夫々、オペアンプ４０の出力と反転入力とに接続されている。したがって、オペアンプ４０は、反転入力の電圧が非反転入力に印加された入力電圧Ｖｉｎに一致するように、ＮＰＮトランジスタ４１のベース電極に印加されるバイアス電圧Ｖｂ１を制御する。その結果、抵抗２０に印加される電圧は入力電圧Ｖｉｎに等しくなり、電流Ｉ１＝Ｖｉｎ／Ｒ１が抵抗２０に流れることとなる。また、ＰＮＰトランジスタ４２はダイオード接続されていることから、電流Ｉ１に応じたバイアス電圧Ｖｂ２がベース電極から出力される。
【００１７】
図３は、制御回路１１、切り替え回路１２、比較回路１３、方形波出力回路１４の一実施形態を示す図である。
【００１８】
制御回路１１は、ＮＰＮトランジスタ５０〜５３、ＰＮＰトランジスタ５４，５５、バイアス電流源５６，５７、抵抗５８〜６１から構成される。なお、本実施形態においては、ＰＮＰトランジスタ５４，５５は同じサイズであり、抵抗５９（電流電圧変換回路）の抵抗値はＲ２であることとする。
【００１９】
ＮＰＮトランジスタ５３とバイアス電流源５７とはエミッタフォロアを構成していることから、抵抗６０と抵抗６１とで電源電圧ＶＤＤを分圧した電圧に応じた電圧ＶｅがＮＰＮトランジスタ５３のエミッタ電極から出力される。また、ＮＰＮトランジスタ５３から出力される電圧Ｖｅが一端に印加された抵抗５９は、ＮＰＮトランジスタ５０，５１と、バイアス電流源５６とからなる差動回路の負荷に相当する。なお、本実施形態ではバイアス電流源５６（定電流回路）の電流を電流Ｉ２（定電流）とする。また、電流Ｉ２の電流値はＩ２とし、ＮＰＮトランジスタ５１と抵抗５９とが接続されたノードから出力される電圧をしきい値電圧Ｖｔとする。抵抗５８は、バイアス電圧Ｖｂ１がベース電極に印加されたＮＰＮトランジスタ５２のエミッタ抵抗に相当するため、抵抗５８にはバイアス電圧Ｖｂ１に応じた電流Ｉ３（第３電流）が流れる。なお、本実施形態において、電流Ｉ３の電流値はＩ３とする。電流Ｉ３が流れることにより、ダイオード接続されたＰＮＰトランジスタ５４のベース電極には、電流Ｉ３に応じた電圧が発生する。ＰＮＰトランジスタ５４，５５は同じサイズのトランジスタによるカレントミラーであるため、ＰＮＰトランジスタ５５にも同様に電流Ｉ３が流れ、結果としてバイアス電流源５６に電流Ｉ３が供給されることとなる。なお、本実施形態においては、電流値Ｉ３が電流値Ｉ２より小さくなるよう設計されている。ここで、前述のようにＮＰＮトランジスタ５０，５１、電流Ｉ３が供給されたバイアス電流源５６は差動回路を構成するため、ＮＰＮトランジスタ５０，５１の何れか一方のみがオンすることとなる。なお、本実施形態においては、電流Ｉ２と電流Ｉ３との差の電流を電流Ｉ４（第２電流）とし、電流Ｉ４の電流値をＩ４とする。まず、ＮＰＮトランジスタ５０がオンで、ＮＰＮトランジスタ５１がオフしている場合、しきい値電圧ＶｔにはＮＰＮトランジスタ５３から出力される電圧Ｖｅが発生する。一方、ＮＰＮトランジスタ５０がオフで、ＮＰＮトランジスタ５１がオンしている場合、しきい値電圧Ｖｔとしては、ＮＰＮトランジスタ５３から出力される電圧Ｖｅから抵抗５９に流れる電流の電流値分だけ降下した電圧が出力される。すなわち、抵抗５９の抵抗値はＲ２、抵抗５９に流れる電流はＩ４であることから、しきい値電圧Ｖｔとしては、Ｖｅ−Ｒ２×Ｉ４が出力されることとなる。本実施形態では、ＮＰＮトランジスタ５０，５１の状態が変わることにより出力されるしきい値電圧Ｖｔのうち、低いしきい値電圧をＶｔ１とし、高いしきい値電圧をＶｔ２としている。したがって、しきい値電圧としてＶｔ１＝Ｖｅ−Ｒ２×Ｉ４，Ｖｔ２＝Ｖｅとが夫々ＮＰＮトランジスタ５０，５１の状態に応じて出力されることとなる。なお、ＮＰＮトランジスタ５２，ＰＮＰトランジスタ５４，５５、バイアス電流源５６、抵抗５８が本発明の第２電流生成回路に相当し、ＮＰＮトランジスタ５０，５１が本発明の電流制御回路に相当し、ＮＰＮトランジスタ５２，ＰＮＰトランジスタ５４，５５、抵抗５８が本発明の第３電流生成回路に相当する。
【００２０】
切り替え回路１２は、ＮＰＮトランジスタ７０〜７４、ＰＮＰトランジスタ７５，７６から構成される。なお、本実施形態において、ＰＮＰトランジスタ４２，７５，７６は同じサイズ、さらにＮＰＮトランジスタ７０〜７２は同じサイズであることとする。
【００２１】
ＰＮＰトランジスタ７５，７６と電圧電流変換回路１０のＰＮＰトランジスタ４２とはカレントミラーを構成するため、ＰＮＰトランジスタ７５，７６には電流Ｉ１が流れる。ＮＰＮトランジスタ７０はダイオード接続されていることから、電流Ｉ１が供給されることにより電流Ｉ１に応じた電圧がベース電極に生成される。さらに、ＮＰＮトランジスタ７１，７２は、ＮＰＮトランジスタ７０とカレントミラーを構成していることから、ＮＰＮトランジスタ７１，７２の夫々には電流Ｉ１が流れることとなる。
【００２２】
また、電流Ｉ１が夫々流れるＮＰＮトランジスタ７１，７２とＮＰＮトランジスタ７３，７４とは差動回路を構成している。まず、ＮＰＮトランジスタ７３がオフし、ＮＰＮトランジスタ７４がオンしている場合、ＮＰＮトランジスタ７４には、電流値２×Ｉ１の電流が流れ、コンデンサ２１は、ＰＮＰトランジスタ７６からの電流Ｉ１により充電されることとなる。一方、ＮＰＮトランジスタ７３がオンし、ＮＰＮトランジスタ７４がオフしている場合、ＮＰＮトランジスタ７１，７２に供給される電流の電流値が合計２×Ｉ１となるように、ＰＮＰトランジスタ７６からの電流Ｉ１に加え、コンデンサ２１に充電された電荷が電流Ｉ１となるように放電される。したがって、切り替え回路１２は、ＮＰＮトランジスタ７３とＮＰＮトランジスタ７４との差動入力の状態により、コンデンサ２１を電流Ｉ１にて充放電する。本実施形態におけるコンデンサ２１を充放電する電流Ｉｃａｐとしては、電流Ｉ１が相当することとなる。
【００２３】
比較回路１３は、ＮＰＮトランジスタ８０〜８３、バイアス電流源８４〜８６、抵抗８７〜９０から構成される。バイアス電流源８４とＮＰＮトランジスタ８０，８１とは、差動回路を構成し、ＮＰＮトランジスタ８０，８１の夫々のコレクタ電極には負荷として抵抗８７，８８が接続されている。なお、本実施形態では、バイアス電流源８４の電流を電流Ｉ５とし、電流Ｉ５の電流値はＩ５とする。また、抵抗８７，８８の抵抗値は同じでありＲ３とする。したがって、ＮＰＮトランジスタ８０，８１のベース電極に夫々印加された電圧により、ＮＰＮトランジスタ８０，８１の夫々のコレクタ電極がハイレベル（電源電圧ＶＤＤの電圧レベル、以下Ｈレベル）、またはローレベル（ＶＤＤ−Ｒ３×Ｉ５、以下Ｌレベル）に変化する。ＮＰＮトランジスタ８２のエミッタ電極は、抵抗８９を介してバイアス電流源８５に接続されており、エミッタフォロアを構成する。したがって、抵抗８９とバイアス電流源８５とが接続されたノードからは、ＮＰＮトランジスタ８２のベース電極に印加された電圧に応じた電圧が出力されることとなる。なお、ＮＰＮトランジスタ８３、バイアス電流源８６、抵抗９０は夫々ＮＰＮトランジスタ８２、バイアス電流源８５、抵抗８９と同じ構成であることから、抵抗９０とバイアス電流源８６とが接続されたノードからは、ＮＰＮトランジスタ８３のベース電極に印加された電圧に応じた電圧が出力されることとなる。また、本実施形態においては、バイアス電流源８５と抵抗８９とが接続されたノードの電圧を出力電圧Ｖｏの一方である電圧Ｖｏａ、バイアス電流源８６と抵抗９０とが接続されたノードの電圧を出力電圧Ｖｏの他方である電圧Ｖｏｂとする。ここで、ＮＰＮトランジスタ８０がオンし、ＮＰＮトランジスタ８１がオフしている場合は、ＮＰＮトランジスタ８２のベース電極に印加された電圧がＬレベルとなり、ＮＰＮトランジスタ８３のベース電極に印加された電圧がＨレベルとなるため電圧Ｖｏａが電圧Ｖｏｂより低くなる。一方、ＮＰＮトランジスタ８０がオフし、ＮＰＮトランジスタ８１がオンしている場合は、ＮＰＮトランジスタ８２のベース電極に印加された電圧がＨレベルとなり、ＮＰＮトランジスタ８３のベース電極に印加された電圧がＬレベルとなるため電圧Ｖｏａが電圧Ｖｏｂより高くなる。
【００２４】
方形波出力回路１４は、コンパレータ１００からなる。コンパレータ１００の非反転入力と反転入力には夫々比較回路１３からの電圧Ｖｏａ,Ｖｏｂが印加される。したがって、電圧Ｖｏａが電圧Ｖｏｂより高い場合、コンパレータ１００の出力である発振電圧ＶｏｓｃはＨレベルとなり、電圧Ｖｏａが電圧Ｖｏｂより低い場合、コンパレータ１００の出力である発振電圧ＶｏｓｃはグランドＧＮＤの電圧レベルとなる。
【００２５】
ここで、本実施形態の電圧制御発振回路１の動作について説明する。なお、本実施形態における電圧制御発振回路１のコンデンサ２１は、起動時は放電されているものとする。また、起動時のコンデンサ２１の放電は、例えば起動されるとオンし、その後にオフするようなスイッチ（不図示）により実現可能である。図４は、電圧制御発振回路１の動作を説明するためのタイミングチャートであり適宜参照する。
【００２６】
まず、電圧制御発振回路１が起動されると、バイアス電流源５６，５７，８４〜８６が生成され、制御回路１１のＮＰＮトランジスタ５３からは電圧Ｖｅが出力されることとなる。一方、起動後にコンデンサ２１の充電電圧Ｖｃａｐは、グランドＧＮＤの電圧レベルとなるように放電されている。したがって、しきい値電圧Ｖｔの値によらず、比較回路１３のＮＰＮトランジスタ８０はオフし、ＮＰＮトランジスタ８１はオンすることとなる。この結果、比較回路１３の出力である電圧Ｖｏａは電圧Ｖｏｂより高くなり、制御回路１１からは高いしきい値電圧Ｖｔ２が出力される。さらに、切り替え回路１２からの充放電電流Ｉｃａｐとして、電流Ｉ１がコンデンサ２１に供給される。また、電圧Ｖｏａは電圧Ｖｏｂより高いため、コンパレータ１００から出力される発振電圧ＶｏｓｃはＨレベルとなる。
【００２７】
電流Ｉ１によりコンデンサ２１が充電され、コンデンサ２１の充電電圧Ｖｃａｐが高いしきい値電圧Ｖｔ２を超えると、比較回路１３のＮＰＮトランジスタ８０はオンし、ＮＰＮトランジスタ８１はオフする。この結果、比較回路１３の出力である電圧Ｖｏａは電圧Ｖｏｂより低くなり、制御回路１１からは低いしきい値電圧Ｖｔ１が出力される。さらに、切り替え回路１２は、充放電電流Ｉｃａｐとして電流Ｉ１でコンデンサ２１を放電する。また、電圧Ｖｏａは電圧Ｖｏｂより低いため、コンパレータ１００から出力される発振電圧ＶｏｓｃはグランドＧＮＤの電圧レベルとなる。さらに、電流Ｉ１によりコンデンサ２１が放電され、コンデンサ２１の充電電圧Ｖｃａｐが低いしきい値電圧Ｖｔ１より低くなると、比較回路１３のＮＰＮトランジスタ８０はオフし、ＮＰＮトランジスタ８１はオンすることとなるため、前述の様に、制御回路１１からは高いしきい値電圧Ｖｔ２が出力され、切り替え回路１２からの充放電電流Ｉｃａｐとして、電流Ｉ１がコンデンサ２１に供給される。この様に、本実施形態の電圧制御発振回路１は、充電電圧Ｖｃａｐの最低電圧が低いしきい値電圧Ｖｔ１、充電電圧Ｖｃａｐの最高電圧が高いしきい値電圧Ｖｔ２となるように、コンデンサ２１の充放電を繰り返す。
【００２８】
つぎに、入力電圧Ｖｉｎの電圧値を変化させた場合の電圧制御発振回路１の動作について、図５に示した入力電圧Ｖｉｎと発振電圧Ｖｏｓｃの周波数との関係を参照しつつ説明する。前述の様に、コンデンサ２１を充放電する電流Ｉ１及び低いしきい値電圧Ｖｔ１＝Ｖｅ−Ｒ２×Ｉ４は入力電圧Ｖｉｎに応じて変化する。具体的には、入力電圧Ｖｉｎが上昇すると、電流Ｉ１の電流値は増加する。また、Ｉ４＝Ｉ２−Ｉ３で、Ｉ３が入力電圧Ｖｉｎの上昇に応じて増加するため、低いしきい値電圧Ｖｔ１は上昇する。したがって、入力電圧Ｖｉｎが上昇することにより、充電電圧Ｖｃａｐと発振電圧Ｖｏｓｃとの周波数は上昇する。一方、入力電圧Ｖｉｎが低下すると、前述の逆の動作となるため、結果的に充電電圧Ｖｃａｐと発振電圧Ｖｏｓｃとの周波数は低下する。したがって、しきい値電圧Ｖｔ１，Ｖｔ２が所定の電圧であり、入力電圧Ｖｉｎに対して変化しない一般的な電圧制御発振回路と比較すると、本実施形態の電圧制御発振回路１は入力電圧Ｖｉｎの変化範囲が同じであっても、出力可能な周波数範囲が拡大することとなる。
【００２９】
以上に説明した構成からなる電圧制御発振回路１は、入力電圧Ｖｉｎの上昇に応じて、低いしきい値電圧Ｖｔ１と高いしきい値電圧Ｖｔ２との差を小さくできる。これにより、例えば、コンデンサ２１の充放電電流Ｉｃａｐの電流値が一定であっても、入力電圧Ｖｉｎの上昇に応じて、コンデンサ２１の充電電圧Ｖｃａｐの発振周波数を上昇させることが可能である。したがって、発振周波数を上昇させる場合に、消費電流の増加に大きく寄与するコンデンサ２１の充放電電流の増加を抑制することができる。
【００３０】
また、電圧制御発振回路１は、入力電圧Ｖｉｎの上昇に応じて、低いしきい値電圧Ｖｔ１と高いしきい値電圧Ｖｔ２との差を小さくするとともに、コンデンサ２１の充放電電流Ｉｃａｐを増加することができる。したがって、入力電圧Ｖｉｎの変化に応じて、しきい値電圧Ｖｔと充放電電流Ｉｃａｐとのどちらか一方のみを変化させる場合と比較して、発振周波数の範囲を広く変化することが可能である。さらに、しきい値電圧Ｖｔと充放電電流Ｉｃａｐの両方を入力電圧Ｖｉｎの上昇に応じて変化させたときは、充放電電流Ｉｃａｐのみを変化させた場合と比べ、同じ周波数を得るためにコンデンサ２１を充放電する電流を少なくできる。
【００３１】
また、制御回路１１は、比較回路１３の出力電圧Ｖｏに応じて、低いしきい値電圧Ｖｔ１か高いしきい値電圧Ｖｔ２のどちらか一方のみを出力する。したがって、例えば特開２０００−３４９５９８号公報に示されるように、２つのしきい値電圧Ｖｔに対して夫々比較回路を設ける必要はなく、回路規模を小さくすることが可能となる。
【００３２】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【図面の簡単な説明】
【００３３】
【図１】電圧制御発振回路１の構成を示す図である。
【図２】電圧電流変換回路１０の一実施形態を示す図である。
【図３】制御回路１１、切り替え回路１２、比較回路１３、方形波出力回路１４の一実施形態を示す図である。
【図４】電圧制御発振回路１の動作を説明するためのタイミングチャートである。
【図５】入力電圧Ｖｉｎと発振電圧Ｖｏｓｃの周波数との関係を示す図である。
【図６】一般的な電圧制御発振回路の一例を示す図である。
【符号の説明】
【００３４】
１ 電圧制御発振回路
１０ 電圧電流変換回路
１１ 制御回路
１２ 切り替え回路
１３ 比較回路
１４ 方形波出力回路
２０，５８〜６１，８７〜９０ 抵抗
２１ コンデンサ
３０，３１ 端子
４０ オペアンプ
１００ コンパレータ
【特許請求の範囲】
【請求項１】
入力電圧に応じた周波数でコンデンサを充放電することにより発振する電圧制御発振回路であって、
前記コンデンサの充電電圧の最低電圧が第１電圧、前記充電電圧の最高電圧が前記第１電圧より高い第２電圧となるよう、前記コンデンサを繰り返し充放電する充放電回路と、
前記入力電圧に応じて前記第１電圧と前記第２電圧との差を制御する制御回路と、
を備えることを特徴とする電圧制御発振回路。
【請求項２】
前記入力電圧の上昇に応じて電流値が増加する第１電流を生成する第１電流生成回路を更に備え、
前記充放電回路は、前記コンデンサの充電または放電の少なくとも何れか一方を前記第１電流生成回路の前記第１電流に応じた電流で行い、
前記制御回路は、前記入力電圧の上昇に応じて前記第１電圧と前記第２電圧との前記差が小さくなるよう、前記差を制御すること、
を特徴とする請求項１に記載の電圧制御発振回路。
【請求項３】
前記制御回路は、
前記入力電圧の上昇に応じて電流値が減少する第２電流を生成する第２電流生成回路と、
一端に前記第２電流が供給され、前記第２電流の電流値の減少に応じて前記一端と他端との間の電圧差が小さくなる電流電圧変換回路と、
を含み、
前記第１電圧と前記第２電圧との前記差は、前記電流電圧変換回路の両端の前記電圧差に基づいて制御されること、
を特徴とする請求項１または請求項２に記載の電圧制御発振回路。
【請求項４】
前記第１電圧または前記第２電圧の何れか一方は、前記電流電圧変換回路の前記他端に印加された電圧であり、
前記電流電圧変換回路は、
前記第２電流が供給されると、前記第１電圧または前記第２電圧のうち前記他端に印加されていない何れか一方を前記一端に出力し、前記第２電流の供給が停止されると、前記他端に印加された前記電圧を前記一端に出力し、
前記充放電回路は、
前記コンデンサの前記充電電圧と前記電流電圧変換回路の前記一端の電圧とを比較する比較回路と、
前記比較回路の比較結果に基づき、前記充電電圧が前記一端の電圧より低くなると、前記コンデンサを充電し、前記充電電圧が前記一端の電圧より高くなると、前記コンデンサを放電する切り替え回路と、
を含み、
前記制御回路は、
前記比較回路の比較結果に基づき、前記充電電圧が前記一端の電圧より低くなると、前記電流電圧変換回路の前記一端に前記第２電圧が出力され、前記充電電圧が前記一端の電圧より高くなると、前記電流電圧変換回路の前記一端に前記第１電圧が出力されるよう、前記第２電流の前記電流電圧変換回路への供給を制御する電流制御回路を更に含むこと、
を特徴とする請求項３に記載の電圧制御発振回路。
【請求項５】
前記第２電流生成回路は、
所定電流値の定電流を生成する定電流回路と、
前記入力電圧の上昇に応じて電流値が増加し、前記所定電流値より小さい第３電流を生成し、前記定電流回路に前記第３電流を供給する第３電流生成回路と、
を含み、
前記第２電流は、
前記定電流と前記第３電流との差に応じた電流であること、
を特徴とする請求項３または請求項４に記載の電圧制御発振回路。
【請求項１】
入力電圧に応じた周波数でコンデンサを充放電することにより発振する電圧制御発振回路であって、
前記コンデンサの充電電圧の最低電圧が第１電圧、前記充電電圧の最高電圧が前記第１電圧より高い第２電圧となるよう、前記コンデンサを繰り返し充放電する充放電回路と、
前記入力電圧に応じて前記第１電圧と前記第２電圧との差を制御する制御回路と、
を備えることを特徴とする電圧制御発振回路。
【請求項２】
前記入力電圧の上昇に応じて電流値が増加する第１電流を生成する第１電流生成回路を更に備え、
前記充放電回路は、前記コンデンサの充電または放電の少なくとも何れか一方を前記第１電流生成回路の前記第１電流に応じた電流で行い、
前記制御回路は、前記入力電圧の上昇に応じて前記第１電圧と前記第２電圧との前記差が小さくなるよう、前記差を制御すること、
を特徴とする請求項１に記載の電圧制御発振回路。
【請求項３】
前記制御回路は、
前記入力電圧の上昇に応じて電流値が減少する第２電流を生成する第２電流生成回路と、
一端に前記第２電流が供給され、前記第２電流の電流値の減少に応じて前記一端と他端との間の電圧差が小さくなる電流電圧変換回路と、
を含み、
前記第１電圧と前記第２電圧との前記差は、前記電流電圧変換回路の両端の前記電圧差に基づいて制御されること、
を特徴とする請求項１または請求項２に記載の電圧制御発振回路。
【請求項４】
前記第１電圧または前記第２電圧の何れか一方は、前記電流電圧変換回路の前記他端に印加された電圧であり、
前記電流電圧変換回路は、
前記第２電流が供給されると、前記第１電圧または前記第２電圧のうち前記他端に印加されていない何れか一方を前記一端に出力し、前記第２電流の供給が停止されると、前記他端に印加された前記電圧を前記一端に出力し、
前記充放電回路は、
前記コンデンサの前記充電電圧と前記電流電圧変換回路の前記一端の電圧とを比較する比較回路と、
前記比較回路の比較結果に基づき、前記充電電圧が前記一端の電圧より低くなると、前記コンデンサを充電し、前記充電電圧が前記一端の電圧より高くなると、前記コンデンサを放電する切り替え回路と、
を含み、
前記制御回路は、
前記比較回路の比較結果に基づき、前記充電電圧が前記一端の電圧より低くなると、前記電流電圧変換回路の前記一端に前記第２電圧が出力され、前記充電電圧が前記一端の電圧より高くなると、前記電流電圧変換回路の前記一端に前記第１電圧が出力されるよう、前記第２電流の前記電流電圧変換回路への供給を制御する電流制御回路を更に含むこと、
を特徴とする請求項３に記載の電圧制御発振回路。
【請求項５】
前記第２電流生成回路は、
所定電流値の定電流を生成する定電流回路と、
前記入力電圧の上昇に応じて電流値が増加し、前記所定電流値より小さい第３電流を生成し、前記定電流回路に前記第３電流を供給する第３電流生成回路と、
を含み、
前記第２電流は、
前記定電流と前記第３電流との差に応じた電流であること、
を特徴とする請求項３または請求項４に記載の電圧制御発振回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００９−４４６４６（Ｐ２００９−４４６４６Ａ）
【公開日】平成２１年２月２６日（２００９．２．２６）
【国際特許分類】
【出願番号】特願２００７−２０９７９３（Ｐ２００７−２０９７９３）
【出願日】平成１９年８月１０日（２００７．８．１０）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【Ｆターム（参考）】
【公開日】平成２１年２月２６日（２００９．２．２６）
【国際特許分類】
【出願日】平成１９年８月１０日（２００７．８．１０）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【Ｆターム（参考）】
[ Back to top ]