【課題】 ループ利得の変動を抑圧できるループ利得検出回路を備えたＰＬＬ回路を提供する。
【解決手段】 ＰＬＬ回路内の電圧発振器１で駆動されるカウンタ６と、その出力を周期的に積算するアキュームレータ（ＡＣＬ）と、ＡＣＬのカウント値とレジスタ９に予め設定された設計値とを比較する比較演算回路部８を設け、ＡＣＬのカウント値がループ利得と反比例することを応用してＰＬＬ回路のループ利得を検出する。検出結果に基づいてチャージポンプ電流等でループ利得の補正を行ってループ利得を校正する。これにより、ＰＬＬ回路は、ＰＬＬを構成する各素子の特性のばらつきに影響しない安定したループ特性を保つことができる。 （もっと読む）

【課題】 電圧降下回路における電力損失を少なくすることが可能な複合回路を提供する。
【解決手段】 ＡＣ出力回路ＨＳ１とＤＣ出力回路ＩＣ１とが電源電流の経路に対し直列に接続される。複合回路３に供給される電源電圧はＡＣ出力回路ＨＳ１とＤＣ出力回路ＩＣ１を並列接続する場合よりも高くなり、電圧降下回路２における電圧降下が小さくなる。よって電圧降下回路２における電力損失を小さくすることができる。高周波発振回路とＤＣ出力回路との間に接続される高周波接地回路によって、ＡＣ出力回路とＤＣ出力回路とが直列接続された場合でも高周波発振回路の基準電位は安定し、所望の高周波ＡＣ信号が得ることが可能になる。 （もっと読む）

本発明による周波数発生器は、制御入力端および発振器出力端を備えた制御可能な発振器（１６）であって、制御入力端における制御信号（Ｓ_LOC）に依存する発振器周波数を持つ発振器信号（Ｓ_out）を発振器出力端で出力するように形成された制御可能な発振器（１６）と、サンプル信号（Ｓ_d）を得るために、発振器信号（Ｓ_out）またはそこから取り出された制御可能な発振器（１６）の信号を基準周波数でサンプリングするためのサンプリング手段（１２）と、制御信号（Ｓ_LOC）またはこの制御信号（Ｓ_LOC）の基礎をなす信号（Ｓ_TP）を得るために、サンプル信号（Ｓ_d）またはそこから取り出された信号を低域ろ波するためのローパスフィルタ（１４）とを含む。本発明によれば、集約の少ない構成、特に、分周器の不要と、現在発生されている周波数の迅速な調節機能とにより、電流を節約する周波数発生が得られる。
（もっと読む）

無線端末（１０）の所望の基準周波数を生成するための、低減された起動時間を有するＶＣＸＯ（Voltage Controlled Crystal Oscillator）（１００）のような電圧制御発振器（１００）が本願明細書において記載されている。本発明によれば、ＶＣＸＯ（１００）は、電圧コントローラ（１１０）によって発振器（１２０）に印加された可変電圧に基づいて、所望の基準周波数を生成する発振器（１２０）を含む。加えて、ＶＣＸＯ（１００）は、発振器（１２０）に伴うキャパシタンスを低減するためバイアス電圧を発振器の入力ノードに印加し、ＶＣＸＯ（１００）のＤＣ電流消費または同調レンジに悪影響を与えること無く起動時間を低減する起動コントローラ（１３０）を含む。
（もっと読む）

【課題】基準クロック信号/クロック信号間の位相を合致させるように位相制御の遅延ロックループ(DLL)回路で、回路規模縮小化、低消費電力化を図かった、電圧制御可変遅延線（VCDL）を使用するアナログDLL回路を提供
【解決手段】イニシャル信号入力により第1のクロック信号の初期位相設定を行う遅延ロックループ回路で、基準クロック信号位相と第1のクロック信号位相の比較結果に応じた信号を出力の位相比較器と、イニシャル信号入力時に位相比較器出力信号に応じた選択信号を発生の初期位相差検出器と、イニシャル信号入力時に初期位相差検出器からの選択信号で位相が異なる第2のクロック信号中の基準クロック信号に最近接位相の第2のクロックを選択し、第3のクロック信号として出力の初期位相差設定回路と、第3のクロック信号に位相比較器からの信号に応じた位相遅延を付加の第1のクロック信号を出力の電圧制御可変遅延線とを備える遅延ロックループ回路を提供。 （もっと読む）

【課題】 ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）のチャージポンプ回路でアイドルパスを間欠的に有効化することで省電力化を図る場合に、制御の誤動作の起こる可能性が高いロックイン過程において、アイドルパス制御の抑制を行うこと。
【解決手段】 ＰＬＬがロックされてロック検出器８の出力ｉが正論理の時に限り、アイドルパスの制御を行う。基準発振器１と周波数可変発振器２を分周するカウンタ９、１０にパルス幅の制御回路１１、１２を付加し、ラスター信号ｃとローカル信号ｄのパルス幅をチャージポンプの電流源の起動に充分な長さに設定する。これら２信号とロック検出器８の反転出力の論理和をとることでアイドルパス有効化信号ｈを作る。 （もっと読む）

【課題】 受信データレートの４分の１の周波数を有するクロックとして動作しかつ、四つの位相補間器を用いるクロックデータ復元回路を提供する。
【解決手段】 受信データレートの４分の１の周波数で０°、９０°、１８０°および２７０°の位相差を有する第１クロック乃至第４クロックを生成するクロック生成部３６０と、制御信号に基づいて前記第１クロック乃至第４クロックを位相補間して受信データレートの４分の１の周波数で受信データの位相を追従する０°、４５°、９０°および１３５°の位相差を有する第５クロック乃至第８クロックを生成する位相補間部３５０と、受信データと前記第５クロック乃至第８クロックとの位相差に対応する信号を出力する位相検出部３１０と、位相検出部の出力信号を受信して位相補間部を制御するための制御信号を生成する位相補間部制御回路３２０とを含む。 （もっと読む）

受信用ＶＣＯ（２５０）と送信用ＶＣＯ（２４０ａ，２４０ｂ）と中間周波数用ＶＣＯ（２３０）のうち少なくとも１つのＶＣＯが変復調回路と共に１つの半導体チップ上に形成された通信用半導体集積回路において、オンチップのＶＣＯを複数の周波数帯で動作可能に構成し、また該ＶＣＯの発振周波数を測定する回路（２２）および測定された値を記憶する記憶回路（１８）と該記憶回路に記憶されている測定値と外部からの設定値とを比較して上記ＶＣＯの使用周波数帯を決定する回路（１９）を設けるとともに、該記憶回路の記憶データを外部へ読出しまた外部から書き込むことができるように構成した。
（もっと読む）

【課題】低い電源電圧で動作し、かつ、高い周波数で発振することができる周波数可変発振回路並びにそれを用いた広い発振周波数範囲を有する位相同期回路及びクロック同期回路を提供すること。
【解決手段】ｐＭＯＳ及びｎＭＯＳトランジスタのゲートを相互に接続して入力端子とし、かつ、ドレインを相互に接続して出力端子とした相補型増幅回路を用いて差動増幅回路及び入出力端子を互いに交叉して接続した正帰還回路を構成し、差動増幅回路の出力端子間に正帰還回路を接続し、前記相補型増幅回路のソース電流を制御するための周波数制御信号をゲートに入力するＭＯＳトランジスタと前記相補型増幅回路とを電源端子と接地端子の間に直列に接続して構成した遅延回路を環状に縦続接続して周波数可変発振回路を構成する。 （もっと読む）

クロック捕捉同期回路は、まず基準クロック信号から同期クロック信号を生成し、そして同期クロック信号を捕捉し、基準クロック信号が除かれた後も同期クロック信号を出力し続ける。クロック捕捉同期回路はまた、同期クロック信号の入力依存ジッタを低減する。本発明により、基準クロック信号が除かれた後、同期クロック信号を出力し続けるクロック同期回路が提供される。また、本発明により、同期クロック出力信号の入力依存ジッタをもし除去しないとしても低減はするクロック同期回路が提供される。
（もっと読む）

セルラー電話のような電池から電力を得る装置中の集積回路電圧制御発振器（ＶＣＯ）は、比較的狭い制御電圧範囲を使用して非常に広い周波数範囲にわたって同調するように構成されることができる。ＶＣＯの周波数応答は、ＶＣＯ共振回路の一部を形成するバラクタ310a-310bに温度可変電圧ソースを与えることにより温度補償されることができる。バラクタのレファレンス端部は、バラクタ温度依存性を実質的に補償する温度依存性を有する温度依存電圧ソース370、380により供給されることができる。温度依存電圧ソース370,380は、絶対温度比例（ＰＴＡＴ）装置であることができる。ＶＣＯは、基板上に製造されたＣＭＯＳ発振器、基板上のＬＣ共振タンク、および共通の陽極接続を有する少なくとも一対のバラクタ310a、310b；320a、320bを含んでいる。 （もっと読む）

ループフィルタ（３０）は、電流信号の入力端と基準電圧との間に設けられた第１の容量素子（３１）と、上記入力端と第１の容量素子（３１）との間に設けられたスイッチトキャパシタ回路（３２）と、第１の容量素子（３１）及び前記スイッチトキャパシタ回路（３２）に並列に設けられた第２の容量素子（３３）とを備えている。スイッチトキャパシタ回路（３２）において、第３の容量素子（３２１）が第１の容量素子（３１）側に接続されるとき、第４の容量素子（３２２）は第２の容量素子（３３）側に接続される。上記構成のループフィルタ（３０）において、第２の容量素子（３３）の容量値を、第３及び第４の容量素子（３２１，３２２）の容量値よりも大きく設定する。 （もっと読む）

従来技術の不利な点を取り除き、特性（１）高い長期安定性、（２）低位相雑音、（３）高耐熱性、（４）その基準発振器の周波数についての正確な値、を改善したＭＥＭＳ基準発振器を提供することが、本発明の目的である。
（もっと読む）

互いに排他的に動作するように配置構成された２つのプログラマブル・リング発振器（１０、２０）と、プログラマブル可変遅延要素（図示せず）とを含むクロック発生回路。入力プログラミング・パターン（１４）が発振回路に入力として供給され、プログラミング・パターン（１４）は、クロック信号を発生させる必要のある周波数のシーケンスを表すデータを提供する。２つの発振器（１０、２０）の出力端がクロック・スイッチ（１６）に接続され、発生されたクロック信号（１８）がこのスイッチから出力される。周波数変更を求める要求が受け取られたときは、まず現在アイドル状態の発振器（２０）が必要とされる次の周波数で活性化され、次いで現在動作中の発振器（１０）の出力が、そのクロック信号がローのときに、ゲート制御されるようになる。次に、前にゲート制御されていた発振器（２０）の出力が、その出力がローのときに、ゲート制御されないようにされ、次いで発振器（１０）が非活性化される。
（もっと読む）

カレントミラーと共に使用するための電流補償回路が開示される。カレントミラー回路は、第２カレントミラー段を駆動する第１カレントミラー段によって規定される電流経路を有し、第２カレントミラー段は、供給電圧源に結合している。電流補償回路は、供給電圧及び出力ノードに結合するインピーダンス分割器を備える。インピーダンス分割器は、供給電圧源の電圧変化を表す、ノードにおける補償信号を生成するように動作する。補償回路はさらに、出力ノードに結合する入力及び電流経路に接続される電流出力を有する利得段を含む。利得段は補償信号に応答して電流経路に印加するための補償電流を生成するように動作する。
（もっと読む）

本発明の目的は、周波数発振器を作ること、すなわち、外部外乱にも関わらず信頼性高く機能し、かつそれ専用の周波数を維持するために容易な制御を有するであろう水晶発振器をより正確に作ることである。この目的は、周波数発振器として、その出力周波数よりずっと低い範囲を持つ水晶発振器、或いは相当する機械共振器を選択することにより達され、その周波数は典型的には１００ｋＨｚ以下である。このような発振器は、サイズが小さく、製造するのが容易であり、それはまた、外部外乱にも関わらず、それ専用の周波数を非常によく維持する能力を持つ。その小さいサイズのおかげで、その発振器の消費電力は小さく、これは、例えばブルートゥース応用例において重要である。
（もっと読む）