【課題】入力データ論理判定用クロックとして、周波数の安定したクロックを得ることができ、しかも、消費電力を低減することができるＣＤＲ回路を提供する。
【解決手段】入力データの論理判定に使用する内部クロックＲＣＫの発生源として電圧制御発振器１５を設ける。電圧制御発振器１５は、ＣＭＯＳインバータをリング接続して構成し、常に電流を消費することがないものとする。両エッジ検出部１３は、ＰＬＬ１２内の電圧制御発振器２１の出力クロックＶＣＯ＿ＣＫの遷移タイミングを検出し、電圧制御発振器１５の発振周波数がＰＬＬ１２内の電圧制御発振器２１の発振周波数と同一となるように電圧制御発振器１５を制御する。 （もっと読む）

【課題】高精度発振器間の位相同期を間欠動作にすることにより低消費電力化する。
【解決手段】基準となる周波数の基準信号Ｆｒｅｆを出力する周波数確度が高い高精度発振器１００と、出力信号Ｆｏｕｔの周波数を制御電圧Ｖｃで制御する電圧制御発振器１１０と、基準信号Ｆｒｅｆの位相と出力信号Ｆｏｕｔの位相との位相差を検出し位相差信号Ｐｏを出力する位相比較部１２０と、位相差信号Ｐｏに基づき制御電圧Ｖｃを生成する制御電圧生成部１３０と、位相比較部１２０への電源ＶＤＤの接続を接続状態または非接続状態に切り替えるスイッチ回路１４０と、位相差信号Ｐｏに基づき位相差が無くなった時点から所定の時間が経過するまでの期間はスイッチ回路１４０を接続状態にし、期間以外はスイッチ回路１４０を非接続状態にする制御信号Ｓｗを出力するタイマ回路１５０と、を含む発振回路１。 （もっと読む）

【解決手段】相異なる周波数クロックの組から選択された参照クロックを生成するように適合されたプログラマブル周波数デバイスを備えた装置であって、プログラマブル周波数デバイスは更に、相異なる周波数クロック間での切り替えの際に、参照クロックのトリガエッジの同じ時間的関係を維持するように適合される。装置は更に、入力信号と出力信号との間の所定の位相関係を確立するために選択された参照クロックを使用する、デジタルＰＬＬ（ＤＰＬＬ）のような位相ロックループを備える。相異なる周波数クロック間の切り替えの際に参照信号の同じ時間的関係を実質的に維持することで、参照クロックが変化しても、位相ロックループ（ＰＬＬ）の連続且つ有効な動作は、大きくはディスターブされない。これは、装置の電力消費を制御するために使用され得る。 （もっと読む）

【課題】本発明は、ミキサの数を減らすことで回路面積及び消費電力を縮小し、位相の不整合を抑制することが可能な位相補間器を提供する。
【解決手段】位相差が０度のクロックＤ０を与えられミキサ２個分の遅延量を有するクロックＤ０＋２Ｄｃを出力する２ミキサＭ１１、Ｍ１２、位相差が０度のクロックＤ０と位相差が９０度のクロックＤ９０とを与えられ位相差が４５度の遅延量とミキサ２個分の遅延量とを有するクロックＤ９０＋２Ｄｃを出力するミキサＭ１、Ｍ１３、クロックＤ０、Ｄ９０、Ｄ４５＋２Ｄｃのいずれか２つを用いて位相差が所定角度の遅延量とミキサ２個分の遅延量とを有するクロックを生成して出力する少なくとも１つのミキサを備える。 （もっと読む）

【課題】消費電流を低減しつつ、出力のオーバーシュートを抑制することが可能なチャージポンプ回路を提供する。
【解決手段】チャージポンプ回路は、入出力端子を充電する場合は、第１のスイッチ素子、第４のスイッチ素子、および第５のスイッチ素子をオンするとともに、第２のスイッチ素子、第３のスイッチ素子、および第６のスイッチ素子をオフし、入出力端子を放電する場合は、第１のスイッチ素子、第４のスイッチ素子、および第５のスイッチ素子をオフするとともに、第２のスイッチ素子、第３のスイッチ素子、および第６のスイッチ素子をオンし、入出力端子を充放電しない場合は、第１のスイッチ素子、第２のスイッチ素子、第５のスイッチ素子、および第６のスイッチ素子をオフするとともに、第３のスイッチ素子、および第４のスイッチ素子をオンする。 （もっと読む）

【課題】光強度を小さくしてＥＩＴ信号の半値全幅を小さくしてＱ値を高めると共に、Ｓ／Ｎ比を高めて、高精度で低消費電力の原子発振器を提供する。
【解決手段】各共鳴光を出射するＬＤ５３と、金属原子ガス中に各共鳴光を通過させる共鳴ガスセル５８と、透過光１を検出するＰＤ５５と、受光電流に含まれる差周波ビート成分を検出するビート成分検出手段２と、ビート成分検出手段２により検出された差周波ビート成分の振幅レベルを検波する検波手段３と、検波手段３の検波出力に基づいて水晶発振器６０の制御電圧を生成する周波数制御手段５９と、周波数制御手段５９から生成された制御電圧に基づいて規定の周波数を発振する水晶発振器６０と、水晶発振器６０の発振周波数を基に合成・逓倍して生成した変調周波数ω_mによりＬＤ（コヒーレント光源）５３のＤＣ電流を変調する変調手段６１と、を備えて構成されている。 （もっと読む）

【課題】
本発明は、誘導結合(inductive coupling)送受信装置に関する。
【解決手段】
本発明の一実施例による誘導結合送受信装置は、データを送信及び/又は受信する誘導結合送受信器と、前記誘導結合送受信器に接続されたインダクタ(inductor)と、前記誘導結合送受信器及び前記インダクタに接続されて前記インダクタのインダクタンス(inductance)変化を補償する共振補償装置を含む。 （もっと読む）

【課題】 水晶発振回路が定常発振に達するまでの起動時間を短くすることができる起動制御回路付き水晶発振回路、水晶発振回路の起動時間を短くすることで間欠動作の比率を大きくし、低消費電力化に寄与する位相同期回路を実現する。
る。
【解決手段】 水晶振動子と負性抵抗回路を備えた水晶発振回路の起動制御を行う起動制御回路を含み、一定の発振周波数の信号を出力させる起動制御回路付き水晶発振回路であって、水晶発振回路は、水晶振動子を励振する励振信号を外部から入力するための信号入力端子を備え、起動制御回路は、発振周波数またはそれに近い周波数を有する励振信号を生成し、水晶発振回路の起動時に励振信号を励振信号入力端子に入力し、水晶発振回路の発振周波数が安定する前に励振信号の入力を停止する構成である。 （もっと読む）

【課題】ＰＬＬ回路を搭載する電子機器を低消費電力で運用するモードに切替えるとき、または、高速処理可能な運用モードに切替えるとき、一度回路の処理を止めてから、クロック周波数、電源電圧、ＭＯＳＦＥＴの閾値電圧を切替える必要があった。また切替えにそれぞれ別の制御回路、手法が必要であった。
【解決手段】ＰＬＬ回路のループフィルタが出力する電圧値に連動させて電源電圧および、ＭＯＳＦＥＴの閾値電圧を切替えることによって、クロック周波数を変える動作をさせるだけで、被制御回路の電源電圧およびＭＯＳＦＥＴの閾値電圧も切替える。また、ＰＬＬ回路の応答特性を単調増加もしくは単調減少で緩やかな変化にすることで、回路の動作を止めずにモードが切替えを可能とする。 （もっと読む）

固体原子クロックは、周波数標準を生成するために、超微細共振を示すことが可能な量子状態を利用する可能性がある。出力信号を生成するために自由走行発振器を超微細共振周波数に結合することが可能なデバイスが本明細書で述べられる。本発明のある態様では、原子クロックは、シリコン基材上で作製されてもよく、また、電子集積回路の一部として、チップスケールで集積化されてもよい。固体原子クロックを利用した動作原理、作製方法、およびシステムもまた開示される。 （もっと読む）

【課題】より向上したデューティー比特性を有するクロックを生成し、半導体集積回路の動作をより安定的に支援するＤＬＬ回路およびその制御方法を提供する。
【解決手段】本発明のＤＬＬ回路は、基準クロックを所定の分周比で分周して分周クロックを生成するクロック分周手段；前記分周クロックに対する遅延固定動作を行って遅延クロックを生成するフィードバックループ；前記遅延クロックを前記基準クロックの半周期だけ遅延させて半周期遅延クロックを生成する半周期遅延手段；および前記遅延クロックと前記半周期遅延クロックを組み合わせ演算して出力クロックを生成する演算手段；を含むことを特徴とする。 （もっと読む）

【課題】広帯域の信号を発生させる場合において、消費電力を低減することが可能な信号発生回路を提供することを目的とする。
【解決手段】基準信号ａを出力する基準信号源５１と、基準信号ａと出力信号ｃとの位相差に対応する電圧を出力する位相比較器５３と、位相比較器５３から出力される電圧に基づく発振信号ｂを出力する電圧制御発振器５５と、発振信号ｂを分周して出力信号ｃを出力する分周回路３と、ロック検出器５６と、基準信号ａと出力信号ｃとの位相差がゼロであることを示すフラグ信号ｆがロック検出器５６から出力されている間、分周回路３に流れる電流を所定量ずつ下げ続け、その後、ロック検出器５６からフラグ信号ｆが出力されなくなると、分周回路３に流れる電流を少なくとも上記所定量上げて再度上記位相差をゼロにさせる制御回路２とを備えて信号発生回路１を構成する。 （もっと読む）

デジタルPLL（DPLL）、時間／デジタル変換器（TDC）および制御ユニットを含む。TDCは、位相情報を量子化するために、短い時間の間、周期的に有効され、電力消費を削減するために、残り時間の間、無効にされる。TDCは、第1のクロック信号と第1の基準信号を受信し、第1のクロック信号と第1の基準信号との位相差を示す出力をTDCに提供する。制御ユニットは、主基準信号に基づいてイネーブル信号を生成し、イネーブル信号でTDCを有効および無効にする。ある設計において、制御ユニットは、第1の基準信号および第2の基準信号を獲得するために、主基準信号を遅らせ、主基準信号および第2の基準信号に基づいてイネーブル信号を生成し、TDCに対する第1のクロック信号を獲得するために、イネーブル信号で主クロック信号をゲートする。 （もっと読む）

【課題】発振信号を出力し、かつ低消費電力化を図ることが可能な半導体装置を提供する。
【解決手段】半導体装置１０１は、第１の制御電圧に応じた周波数で発振することにより発振信号を出力する電圧制御発振回路５と、電圧制御発振回路５から受けた発振信号の周波数を電圧に変換する周波数／電圧変換回路２と、周波数／電圧変換回路２によって変換された電圧と前回生成した第２の制御電圧との間のレベルを有する新たな第２の制御電圧を生成する制御電圧生成回路１１と、第２の制御電圧を積分することにより第１の制御電圧を生成し、第１の制御電圧を電圧制御発振回路５へ出力するアナログ積分回路３とを備える。 （もっと読む）

【課題】消費電力を低減できる局所発振回路を提供する。
【解決手段】周波数ｆｓの基準振動信号と周波数ｆｏｕｔ／（ｍ×ｎ）の分周信号の位相を比較する位相比較器１と、上記両信号の位相のずれに応じた電流ＩＯＵＴを出力する電荷ポンプ１０と、上記出力電流ＩＯＵＴに応じた制御電圧ＶＣを生成するループフィルタ３と、上記制御電圧ＶＣに応じた発振周波数ｆｏｕｔの信号を出力する電圧制御発振器４と、電圧制御発振器４の出力信号を設定周波数に応じた分周値（ｍ×ｎ）で分周して上記分周信号を出力する前置分周器５および可変カウンタ６とを備え、上記発振周波数ｆｏｕｔを上記設定周波数に引き込む局所発振回路において、上記電荷ポンプ１０は、出力電流ＩＯＵＴの値を上記設定周波数に応じて切り換える。 （もっと読む）

局部発振器が位相ロック・ループを含む。前記位相ロック・ループは電圧制御発振器（ＶＣＯ）と新規のＶＣＯ制御回路を含む。前記ＶＣＯ制御回路はプログラム可能で設定可能であることが出来る。１つの例では、前記ＶＣＯの電力状態を変更するために、命令が前記ＶＣＯ制御回路に受信される。前記命令は、セルラー電話における無線チャネル状態の検出された変化（例えば、信号対雑音判定の変化）に応答して、他の回路によって発せられる。応答して、前記ＶＣＯ制御回路は、前記ＰＬＬのループ帯域幅を徐々に拡大し、次に該ＶＣＯバイアス電流を徐々に変更して該ＶＣＯ電力状態を変更し、そして次に前記ＰＬＬのループ帯域幅を縮小して元の帯域幅に戻す、制御信号を出力する。ＰＬＬ帯域幅を拡大すること、ＶＣＯ電力状態を変更すること、及びＰＬＬ帯域幅を縮小すること、の全過程は前期ＰＬＬがロックされたままで行われる。
（もっと読む）

【課題】 シリアルデータの高速化にともなう受信性能の低下および連続同符合データ受信によるクロックデータリカバリー回路の精度低下を防止し、尚且つ消費電力の低いクロックデータリカバリー回路を提供する。
【解決手段】 シリアルデータを受信するSerDes回路101と、並走クロック信号を受信する参照SerDes回路102とを有し、SerDes回路101は、参照SerDes回路102の生成した位相制御信号P_CSを用いて位相制御された再生クロックにより受信したシリアルデータの直列並列変換を行う。 （もっと読む）

【課題】ＰＬＬの低消費電力化、回路規模の低減、設計の困難性の低減。
【解決手段】所定の局部発振周波数ＩＰＡ，ＱＰＡを出力する局部発振回路１１０を含み、受信信号ＲＦと局部発振周波数ＩＰＡ，ＱＰＡとを乗算した中間周波信号Ｉｉｎ，Ｑｉｎを出力するアナログ直交復調回路１００と、中間周波信号Ｉｉｎ，Ｑｉｎを入力しフィルタ信号Ｉｏｕｔ，Ｑｏｕｔを出力する中心周波数と通過帯域とのどちらか少なくとも一方を可変にできる可変バンドパスフィルタ２００と、フィルタ信号Ｉｏｕｔ，Ｑｏｕｔをデジタル信号Ｉｄｉ，Ｑｄｉに変換するアナログ−デジタル変換回路３１０，３２０と、所定の数値制御発振周波数ＩＰＢ，ＱＰＢを出力する数値制御発振回路４１０を含み、デジタル信号Ｉｄｉ，Ｑｄｉと数値制御発振周波数ＩＰＢ，ＱＰＢとを乗算した復調信号Ｉｄｍ，Ｑｄｍを出力するデジタル直交復調回路４００と、を含む受信回路。 （もっと読む）

発振信号の周波数は、出力信号の位相および／または周波数を調整するために一時的に調整される。例えば、発振信号の周波数は、出力信号の位相を調整するために、極めて短期間で調整されてもよい。加えて、発振信号の周波数は、出力信号の有効周波数を調整するために、反復される手法で一時的に調整されてもよい。いくつかの態様では、発振信号の周波数は、発振回路に関連したリアクタンス回路の再構成によって調整される。
（もっと読む）

入力信号を追跡するように出力信号の周波数及び位相が調整される。前記出力信号が導き出される発振信号の周波数を制御するように制御信号が調整される。幾つかの側面においては、前記発振信号の前記周波数は、発振器回路に結合されたリアクティブ回路の再構成によって調整される。前記出力信号の位相は、前記発振信号と調整可能スレショルドの比較に基づいて調整することができる。例えば、前記調整可能スレショルドは、トランジスタ回路に関する調整可能バイアス信号を備えることができ、それにより、前記発振信号は、前記トランジスタ回路への入力として提供され、前記トランジスタ回路の前記出力は、前記出力信号を提供する。 （もっと読む）